JPH0750395A

JPH0750395A - 半導体記憶装置およびその製造方法

Info

Publication number: JPH0750395A
Application number: JP5195829A
Authority: JP
Inventors: Hiroshi Miki; 浩史三木; Yuzuru Oji; 譲大路; Shinichi Taji; 新一田地
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-08-06
Filing date: 1993-08-06
Publication date: 1995-02-21

Abstract

(57)【要約】【目的】結晶性絶縁膜を誘電体として用いるコンデンサ
を具備した高集積密度を有する半導体記憶装置を、低い
コストで製造できる構造の半導体記憶装置およびその製
造方法を提供する。【構成】下部電極が存在しない部分上に形成された絶縁
膜の表面を、イオン打込みなどによって改質して、結晶
性薄膜との反応性を高め、下地電極上には結晶性の高い
絶縁膜、上記改質された表面上には、結晶性の低い絶縁
膜を、それぞれ形成する。【効果】下地電極が存在しない部分上では、結晶性が失
なわれて誘電率が低下し、隣接する電極間の電気的な結
合を弱められる。この結果結晶性絶縁膜のドライエッチ
ングや別の絶縁物質の形成プロセスが不要になり、高集
積化された半導体装置の製造コストが低減される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体記憶装置およびそ
の製造方法に関し、詳しくは、小型大容量のコンデンサ
（容量）を具備した半導体記憶装置およびその製造方法
に関する。

【０００２】

【従来の技術】結晶性をもつ薄膜のうち、例えばチタン
酸鉛(ＰｂＴｉＯ₃)は絶縁性を示し、１００程度の比誘
電率と、強誘電性と呼ばれる非線型の電圧-容量特性を
有しているため、半導体記憶装置等のコンデンサ用誘電
体薄膜として開発が行われている。

【０００３】コンデンサは、一般に、誘電体薄膜の両面
上にそれぞれ形成された２枚の導電性膜を電極として用
いる２端子素子であるが、半導体記憶装置等では、この
コンデンサを、同一平面上に数多く集積して配置するこ
とが行われている。この場合、隣接するコンデンサ間に
おける電気信号の干渉を防ぎ、かつ寄生容量を減少させ
るためには、対向する２枚の電極にはさまれていない部
分、すなわち、これら２枚の電極の外側の誘電体膜は、
寄生容量を減少させるために、上記結晶性の絶縁薄膜で
はなく、比較的誘電率の低い誘電体、例えばアモルファ
スであるシリコン酸化膜かなることが望ましい。

【０００４】そのため、例えばＶＬＳＩシステムデザイ
ン１９８８年５月号１１６頁から１２３頁に見られるよ
うに、結晶性の誘電体膜を、下地電極形状に合わせてパ
ターニングし、除去された部分には他の誘電体材料を埋
め込んで、隣接するコンデンサの結晶性誘電体膜を、互
いに分離する方法が提案されている。

【０００５】

【発明が解決しようとする課題】しかし、半導体記憶装
置の高集積化にともなって生じる困難を、上記従来技術
によって解決するのは困難である。

【０００６】第１の理由は、結晶性誘電体膜の微細加工
を、高い精度で行なうのが困難であることである。周知
のように、集積密度の増大にともなって加工寸法が著し
く小さくなり、水平方向におけるエッチング量（サイド
エッチング量）が、要求される寸法精度に対して無視で
きなくなったため、エッチングが等方的に進行するウエ
ットエッチングに代って、エッチングが方向性を持つド
ライエッチングが用いらている。

【０００７】このドライエッチングを行なうためには、
揮発性の高いハロゲン化合物を形成できる元素が、構成
元素として被エッチング物に含有されていることが必要
である。しかし、結晶性誘電体膜のうち、特にペロブス
カイト型構造を有する酸化物、例えばチタン酸バリウム
やチタン酸鉛に含まれるバリウムや鉛は、ハロゲン化物
の蒸気圧が低く、ドライエッチングによって所定の形状
に加工するのは困難である。

【０００８】第２の理由は、必要なプロセス装置数が増
加し、製造コストが上昇することである。高集積化され
た半導体装置の実現には、製造に使用される各種容器あ
るいは装置を、極度に清浄とすることが必要であるた
め、上記バリウムや鉛などの重金属が付着した半導体ウ
エハを扱う装置は、他のプロセスと共用できない。この
ため、結晶性誘電体薄膜を形成した後のプロセスにおけ
る装置の数が増加して、製造コストが著しく上昇してし
まう。

【０００９】本発明の目的は、上記従来の問題を解決
し、結晶性絶縁膜を有するコンデンサを具備し、高い集
積密度を有する半導体記憶装置およびこの半導体記憶装
置を容易かつ低いコストで製造することのできる、半導
体記憶装置の製造方法を提供することである。

【００１０】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、下部電極と上部電極の間の部分には、結
晶性絶縁膜を介在させ、上記下部電極が存在しない外側
の部分では、表面が解質された例えば二酸化シリコンな
どの絶縁膜の上に、上記結晶性絶縁膜を延在させて、上
記表面が改質された絶縁膜の上に形成された上記結晶性
絶縁膜の、結晶性を低下させるものである。

【００１１】上記表面の改質は、例えば下部電極をマス
クとして、上記絶縁膜にイオン打ち込みすることによっ
て、行なうことができる。

【００１２】

【作用】表面が改質された絶縁膜は、結晶性薄膜との反
応性が著しく高くなる。そのため、絶縁膜の表面を改質
した後、結晶性絶縁膜を全面に形成すると、下部電極上
に形成された部分は、そのまま高い結晶性が保持される
が、上記表面が改質された絶縁膜上に形成された結晶性
絶縁膜は、結晶性が著しく低下し、それにともなって油
田率が著しく低下して、寄生容量の増大が防止される。

【００１３】すなわち、第１図に示したように、結晶性
絶縁膜のうち、下部電極１０４が存在しない部分、すな
わち表面が改質された絶縁膜１０５が、露出されている
部分上に形成された部分は、結晶性絶縁膜と絶縁膜１０
５の間の相互反応によって結晶性が低下する。そのた
め、この部分の結晶性絶縁膜１０３は、本来の高誘電率
と非線型容量特性を示さなくなって、誘電率も１／１０
以下に低下する。

【００１４】結晶性絶縁膜のうち、下部電極１０４上に
形成された部分１０２は、高誘電率および非線型性を示
し、コンデンサとしての性能は低下しない。

【００１５】すなわち、本発明によれば、下部電極１０
４上に形成された結晶性絶縁膜１０２の結晶性、高誘電
率および非線型容量特性を損なうことなしに、下部電極
１０４の外側の、下部電極１０４が形成されていない部
分上の結晶性絶縁膜１０３の特性のみを、自己整合的に
選択的に変えることができる。その結果、上記従来技術
では必要だった結晶性絶縁膜のドライエッチング、ある
いは他の絶縁膜を形成するための工程が不要になり、高
集積化された各種半導体装置を、従来よりはるかに低い
コストで製造することが出来る。

【００１６】

【実施例】図１は、本発明のコンデンサの一実施例を示
す断面図であリ、このコンデンサを形成するためのプロ
セスを、図２〜図４によって説明する。

【００１７】まず、図２（ａ）に示したように、コンデ
ンサに印加される電圧を制御するための素子（図示せ
ず）が形成されてある半導体層２０１を、周知の方法を
用いて形成した。この半導体層２０１としては、例えば
コンデンサを駆動させるための電界効果トランジスタが
形成されてある、半導体基板を用いることが出来る。

【００１８】この半導体層２０１の上面には、コンデン
サに接続されるべき上記素子の電極端子（図示せず）の
上面が露出されている。

【００１９】次にコンデンサの下部電極と上記電極端子
を互いに絶縁するための絶縁膜２０３を形成した。この
絶縁膜２０３としては、本実施例では、常圧ＣＶＤ法で
形成された酸化シリコン膜を用いたが、コンデンサの下
部電極と酸化シリコン膜２０３との界面の平坦性を向上
させるために、例えばホウ素や燐等を加えて、絶縁膜の
高温での流動性を高め、熱処理を行なってもよい。

【００２０】次に上記絶縁膜２０３に接続用孔を形成
し、コンデンサの下部電極と上記電極端子とを接続する
導電性プラグ２０３を形成した。この導電性プラグ２０
３は、減圧ＣＶＤ法を用いてタングステンや窒化チタン
を堆積し、上記接続用孔内を充填して形成した。タング
ステンの代わりに窒化チタンを堆積してもよい。

【００２１】次に、下部電極となるべき導電体層２０４
を形成した。この導電体層２０４の材質は、その上に堆
積される結晶性絶縁膜の材質によって異なるが、例えば
上記結晶性絶縁膜がジルコニウム酸チタン酸鉛（ＰＺ
Ｔ）膜である場合は、白金と窒化チタンの積層膜や、白
金とタンタルの積層膜が好ましい。

【００２２】下部電極を所定の形状に加工するためのホ
トレジスト膜からなるマスク層２０５を形成した後、図
２（ｂ）に示したように、アルゴンイオンミリングによ
って、上記導電体層２０４の露出された部分を除去し、
下部電極２０４を形成した。この際、エッチング時間を
長くして、下地である絶縁膜２０３の露出された部分が
若干エッチされるようにした。この工程を終えた段階
で、残ったマスク層２０５の膜厚は、少なくとも２００
ｎｍであるようにした。上記マスク層２０５としては、
半導体装置の形成に用いられる、周知の各種ホトレジス
トを用いることが出来る。

【００２３】次に、加速電圧４０ｋＶ、打込み量１×１
０¹⁷/ｃｍ²という条件で、シリコン原子をイオン打込み
し、図３（ａ）に示したように、絶縁膜２０３の表面か
ら深さ約１００ｎｍの領域に、シリコン原子を多く含む
層２０６を形成した。この際の打ち込み種としては、シ
リコン以外にも、ハロゲン原子、望ましくはフッ素ある
いは塩素を含む打ち込み種を用いることができ、後の工
程で形成される結晶性絶縁膜の結晶化を抑制するために
有効である。

【００２４】図３（ｂ）にに示したように、上記マスク
層２０５を除去した後、図４（ａ）に示したように、結
晶性絶縁膜を全面に形成した。本実施例では、結晶性絶
縁膜として、ＭＯＣＶＤによってチタン酸鉛を１００ｎ
ｍ堆積して形成した。チタン酸鉛は、アルゴンをキャリ
アガスとして、140℃に加熱したＰｂ（ＤＰＭ）₂および
３０℃に加熱したＴｉ（ｉ−ＯＣ₃Ｈ₇）₄を反応容器内
に導入するとともに、酸素を１０００ｃｃ／分の流量で
供給し、原料を酸化した。基板温度は５５０℃とした。

【００２５】図４（ａ）から明らかなように、Ｓｉのイ
オン打込みによって形成された、上記Ｓｉを多く含む層
２０６上に形成されたチタン酸鉛膜２０８は、層２０６
内に含まれるＳｉがチタン酸鉛膜２０８中を拡散するた
め、結晶化が妨げられ、誘電率は１０〜２０程度であっ
た。Ｓｉを多く含む層２０６上に形成された、チタン酸
鉛膜２０８におけるこのような特異な現象は、鉛の存在
下でシリコンが増速酸化されたために生じたものと考え
られる。

【００２６】上記シリコン打ち込みエネルギーを２００
ｋｅＶまで高くすると、改質される層２０８が、下部絶
縁層絶縁膜２０３を通過して上記素子が形成されてある
層２０１に達して、上記層２０１内に形成されている素
子の特性が劣化してしまう。また、Ｓｉイオンが、イオ
ン打込みのマスク層２０５を通過して、下部電極２０４
に到達し、マスク層２０５を除去した後にも、下部電極
２０４内にＳｉが残るため、下部電極２０４上に堆積さ
れたチタン酸鉛膜２０７も結晶性が劣化してしまう。

【００２７】さらに、チタン酸鉛撒２０７の膜厚を５０
０ｎｍ程度に大きくすると、上記結晶化抑制の効果は小
さくなる。これは、Ｓｉを打ち込まれた表面改質層２０
６から供給されるシリコンの量が、厚いチタン酸鉛膜２
０７に対して不足するためである。チタン酸鉛膜２０７
のうち、下部電極２０４上に堆積された部分２０７の誘
電率は１５０程度であり、容量の電圧依存性は、非線型
特性とヒステリシス特性を示した。

【００２８】次に、ＭＯＣＶＤ法によって白金膜を堆積
して、上部電極２０９を形成し、図４（ｂ）に示す半導
体装置が形成された。

【００２９】なお、上記表面の改質が行われず、Ｓｉを
多く含む層２０８が形成されない場合は、下部電極２０
４と絶縁膜２０３上では、チタン酸鉛の堆積速度が異な
るので、絶縁膜２０３上には、表面の凹凸が顕著で導電
性の高い層が形成される場合があり、これに起因して、
隣接するコンデンサ間に電気的絶縁不良が起こることが
あった。しかし、本発明では、上記のように、絶縁膜２
０３の表面にＳｉを多く含む層２０８が形成されるの
で、このような導電性の高い層がその上に形成されるこ
とはなく、隣接するコンデンサ間に電気的絶縁不良が起
こる恐れはない。

【００３０】本発明において、上記シリコン原子がパー
セントオーダー添加されると、明確な効果が得られたの
で、上記シリコン原子のイオン打ち込み量は、ほぼ１０
¹⁵ｃｍ~³以上とすればよい。また、上記絶縁膜の表面を
改質するための手段としては、上記イオン打込みの代わ
りに、コンデンサの下部電極２０４をパターンして形成
した後、水素雰囲気中で１０００℃、３０分程度の熱処
理を行なって、露出された下部絶縁膜２０３の表面を還
元してもよい。また、絶縁膜２０３の表面を改質する代
りに、あらかじめ下部絶縁膜２０３形成の最終段階にお
いて、絶縁膜の組成を故意に変化させても、同様な効果
を得ることもできる。改質された表面に形成された血漿
性絶縁膜中のシリコンイオンやハロゲンイオンの濃度
は、ほぼ１パーセント（原子数で）以上であると、好ま
しい結果が得られる。

【００３１】本発明は、特に高い集積密度を有する半導
体装置に有効であるが、高い集積密度を必要としない半
導体装置、例えばアナログＩＣに用いられる大容量コン
デンサにも適用可能である。

【００３２】また、図１では、コンデンサに印加される
電圧を制御する素子は、上記層２０１内に含まれている
例を示したが、適当な配線層を設けることにより、同一
平面上に形成することも可能である。

【００３３】

【発明の効果】上記説明から明らかなように、本発明に
よれば、互いに隣接する結晶性絶縁膜を用いたコンデン
サ間の干渉および寄生容量の増加を効果的に防止し、高
集積化および製造コストの低減に有効である。

【図面の簡単な説明】

【図１】本発明の一実施例を示す断面図。

【図２】本発明の一実施例を示す工程図。

【図３】本発明の一実施例を示す工程図。

【図４】本発明の一実施例を示す工程図。

【符号の説明】

１０１…上部電極、１０２…結晶性絶縁膜、１０３
…非結晶性化絶縁膜、１０４…下部電極、１０５…層
間絶縁膜、１０６…電極接続用プラグ、１０７、２
０１…素子を含む層、２０２…接続プラ
グ、２０３…絶縁膜、２０４…下部電極白金、２
０５…マスク層、２０６…改質層、２０７…結晶性
チタン酸鉛膜、２０８…非結晶性チタン酸鉛、２０９
…上部電極。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 21/8242 27/108 29/78 21/8247 29/788 29/792 7514−4ＭＨ０１Ｌ 29/78 ３０１Ｍ３７１

Claims

【特許請求の範囲】

【請求項１】コンデンサを駆動するための素子が形成さ
れてある半導体層上に形成された絶縁膜と、当該絶縁膜
の所定領域上に形成された所定の形状を有する下部電極
と、上記絶縁膜の露出された表面と上記下部電極の上に
連続して形成された結晶性絶縁膜と、当該結晶性絶縁膜
上に形成された上部電極を具備し、上記絶縁膜のうち、
上記下部電極がその上に形成されていない部分は改質さ
れた表面を有し、当該改質された表面上に形成された上
記結晶性絶縁膜の結晶性と誘電率は、上記下部電極上に
形成された上記結晶性絶縁膜の結晶性と誘電率より低い
ことを特徴とする半導体記憶装置。
【請求項２】上記結晶性絶縁膜はチタン酸バリウム若し
くはチタン酸鉛からなることを特徴とする請求項１記載
の半導体記憶装置。
【請求項３】上記絶縁膜は二酸化シリコンからなり、上
記改質された層は、シリコンの酸化数が減少した層であ
ることを特徴とする請求項１若しくは２に記載の半導体
記憶装置。
【請求項４】上記改質された表面は、イオン打込みされ
た層であることを特徴とする請求項１から３のいずれか
に記載の半導体記憶装置。
【請求項５】上記改質された表面は、シリコンを他の部
分より多く含んでいることを特徴とする請求項３若しく
は４記載の半導体記憶装置。
【請求項６】上記絶縁膜は二酸化シリコンからなり、上
記改質された表面は、二酸化シリコンが還元された層で
あることを特徴とする請求項１から３のいずれかに記載
の半導体記憶装置。
【請求項７】上記半導体層は、ＭＯＳトランジスタが形
成されてある半導体基板であることを特徴とする請求項
１から６のいずれかに記載の半導体記憶装置。
【請求項８】素子が形成されてある半導体層の表面上に
絶縁膜を形成する工程と、当該絶縁膜上に導電性膜を形
成する工程と、当該導電性膜の不要部分を除去して所望
の形状を有する下部電極を形成し、さらに上記絶縁膜の
露出された部分を所望深さだけエッチする工程と、上記
絶縁膜の露出された領域を改質する工程と、結晶性絶縁
物を堆積して、上記改質された絶縁膜の表面上に、上記
下部電極上に形成された上記結晶性絶縁膜よりも結晶性
および誘電率が低い膜を形成する工程と、上部電極を形
成する工程を含むことを特徴とする半導体記憶装置の製
造方法。
【請求項９】上記絶縁膜の露出された領域を改質する工
程は、イオン打込みによって行なわれることを特徴とす
る請求項８に記載の半導体記憶装置の製造方法。
【請求項１０】シリコンがイオン打ち込みされることを
特徴とする請求項９に記載の半導体記憶装置の製造方
法。
【請求項１１】７ａ族元素がイオン打ち込みされること
を特徴とする請求項９に記載の半導体記憶装置の製造方
法。
【請求項１２】上記絶縁膜の露出された領域を改質する
工程は、上記絶縁膜の露出された領域を還元することに
よって行なわれることを特徴とする請求項８に記載の半
導体記憶装置の製造方法。