JPH0749428Y2

JPH0749428Y2 - 光電スイッチ回路

Info

Publication number: JPH0749428Y2
Application number: JP1990049440U
Authority: JP
Inventors: 誠川口; 孝至里井; 邦夫大井
Original assignee: 和泉電気株式会社
Priority date: 1990-05-11
Filing date: 1990-05-11
Publication date: 1995-11-13
Anticipated expiration: 2005-05-11
Also published as: JPH048984U

Description

【考案の詳細な説明】（ａ）産業上の利用分野この考案は、投光回路から投光された光を受光回路にお
いて受光し、物体の有無を検出する光電スイッチ回路に
関し、特に受光回路側において雑音光（ノイズ）による
誤動作を防止するようにした光電スイッチ回路に関す
る。

（ｂ）従来の技術パルス変調された光を投光回路から投光し、受光回路に
おける光の有無によって被検出物の有無を検出するよう
にした光電スイッチ回路では、ノイズによる誤動作の発
生を防止しなければならない。この誤動作の発生防止の
ために、受光回路から出力されたパルス信号を積分回路
に入力し、この積分出力を弁別回路において所定レベル
で弁別し、オン／オフのスイッチング出力を抽出してい
た。ところが、この積分回路はコンデンサやコイル等の
リアクタンス素子によって構成されており、光電スイッ
チ回路をIC化する場合にはこのリアクタンス素子を外付
けしなければならず、小型化の妨げとなる問題があっ
た。また、積分回路の時定数がこれらリアクタンス素子
の固体差によってばらつきを生じ、動作時間に誤差を生
じる問題があった。

そこで、従来の光電スイッチ回路では特公昭56−28049
号公報に開示されているように、受光回路から出力され
たパルス信号を直列入力並列出力型シフトレジスタに一
定周期で直列に入力し、このシフトレジスタの並列出力
が全て“1"の時にセットされ、全て“0"となった時にリ
セットされるフリップフロップを設け、このフリップフ
ロップの出力をスイッチング出力として取り出すように
したものがあった。以上の構成によりコンデンサやコイ
ル等のリアクタンス素子を用いることなくパルス信号の
遅延を行い、外付けされる電子部品を不要にして小型化
を容易にし、IC化に適した光電スイッチ回路を得るよう
にしている。

（ｃ）考案が解決しようとする課題しかしながら、上記従来の光電スイッチ回路では、スイ
ッチング出力の設定を行うフリップフリップのセット／
リセットをシフトレジスタの並列出力が全て“1"または
“0"の時に切り換えるようにしていたため、シフトレジ
スタの段数分の並列出力が入力されるANDゲートが必要
になり、遅延段数の増加にあたってはシフトレジスタの
増設にともなってANDゲートへの入力ラインをも増設し
なければならず、遅延段数の増減にともなって大幅な回
路構成の変更が必要になり、遅延段数の変更を容易に行
うことができない問題があった。

この考案の目的は、最終段のシフトレジスタの出力を直
接スイッチング出力として取り出すことにより、受光回
路の出力パルス信号の弁別を行うフリップフロップを不
要にし、回路構成の変更を必要とすることなく容易に遅
延段数の変更を行うことができる光電スイッチ回路を提
供することにある。

（ｄ）課題を解決するための手段この考案の光電スイッチ回路は、パルス変調された光を
投光する投光回路および投光回路からの光を受光する受
光回路と、受光回路のパルス信号が入力されるｎ段のシフトレジス
タと、ｍ段目（１≦ｍ＜ｎ）およびｎ段目のシフトレジ
スタのセット出力の論理積をｍ＋１段目のシフトレジス
タの直接セット端子に入力するセット出力論理積手段
と、ｍ段目およびｎ段目のシフトレジスタのリセット出
力の論理積をｍ＋１段目のシフトレジスタの直接リセッ
ト端子に入力するリセット出力論理積手段と、を有する
信号処理回路と、から構成したことを特徴とする。

また、前記投光回路に供給するパルス信号を発生する第
１の発振器と、前記シフトレジスタの各段に入力するク
ロックパルスを発生する第２の発振器と、を別体に設け
ることもできる。

（ｅ）作用この考案においては、投光回路から投光された光が受光
回路により受光され、この受光回路の受光パルス信号が
信号処理回路に入力される。信号処理回路はｎ段のシフ
トレジスタとセット出力論理積手段と、リセット出力論
理積手段とを備えている。受光回路の受光パルス信号は
第１段のシフトレジスタに入力され、この第１段のシフ
トレジスタからはセット信号が出力される。この第１段
のシフトレジスタのセット信号は第２段のシフトレジス
タに入力され、順次次段のシフトレジスタにセット信号
を入力していく。また、受光回路の受光パルス信号が入
力されない場合には第１段のシフトレジスタはリセット
され、そのリセット信号が順次次段のシフトレジスタに
入力されていく。

このようにして各段のシフトレジスタのセット信号およ
びリセット信号が次段のシフトレジスタに入力されてい
き、最終段のシフトレジスタのセット信号およびリセッ
ト信号がオン／オフのスイッチング出力として取り出さ
れる。また、ｍ段目のシフトレジスタのセット信号およ
びｎ段目のシフトレジスタのセット信号の論理積がセッ
ト出力論理積手段によりｍ＋１段目以降のシフトレジス
タの直接セット端子に入力され、ｍ段目およびｎ段目の
シフトレジスタのリセット信号の論理積がリセット出力
論理積手段よりｍ＋１段目以降のシフトレジスタの直接
リセット端子に入力される。

したがって、ｍ段目からｎ段目までのシフトレジスタの
段数に相当する数の受光パルス信号が受光回路から連続
して出力された際に初めてｎ段目のシフトレジスタから
セット信号が出力される。また、ｍ段目からｎ段目まで
のシフトレジスタの段数に相当する数の受光パルス信号
が続けて受光回路から出力されなかった時に初めてｎ段
目のシフトレジスタからリセット信号が出力される。こ
のように、信号処理回路のスイッチング出力としてｎ段
目のシフトレジスタのセット信号およびリセット信号を
用いるため、シフトレジスタの段数を増加する場合には
中間段にシフトレジスタを追加するだけでよく、他の回
路構成の変更を必要としない。

（ｆ）実施例第１図は、この考案の実施例である光電スイッチ回路の
構成を示すブロック図である。

同図に示す光電スイッチ回路は投光回路３および受光回
路４により構成される拡散反射型光電スイッチである。
パルス発振器１は周期的な基本クロックパルスを出力し
ており、分周器２はこの基本クロックパルスを分周して
投光回路３に投光クロックパルスａを供給している。投
光回路３はこの投光クロックパルスａの入力によりパル
ス変調された光を投光する。また、分周器２は信号保持
回路７および信号処理回路８に対して、それぞれリセッ
トパルスｃおよび読込クロックパルスｅを供給してい
る。投光回路３から投光された光は光電スイッチの前方
に位置する被検出物によって拡散反射し、受光回路４に
よって受光される。

受光回路４の出力は増幅回路５を介して弁別回路６に入
力され、所定のしきい値と比較される。弁別回路６から
はしきい値によって弁別された受光パルス信号ｂが出力
され、信号保持回路７に入力される。信号保持回路７
は、分周器２から入力されたリセットパルスｃに基づい
て受光パルス信号ｂを保持し、受光信号ｄとして出力す
る。信号処理回路８は、分周器２から供給される読込ク
ロックパルスｅ毎に受光信号ｄを読み込み、出力信号ｆ
を出力する。この出力信号ｆが出力回路９を経て外部に
出力される。

第２図は、上記光電スイッチ回路の要部の構成を詳細に
示す回路図である。この例においてはｍ＝1,n＝５であ
る。

信号保持回路７はＤフリップフロップによって構成され
ており、分周回路２から供給されるリセットパルスｃ
（アクティブ“H"）が“L"レベルの間に受光パルス信号
ｂが入力されると、その立ち上がりで受光信号ｄである
Ｑ出力が“H"レベルとなる。一方、リセットパルスｃが
“H"レベルになるとＱ出力がリセットされ受光信号ｄが
“L"レベルとなる。

信号処理回路８はJKフッリプフロップ13〜17、AND回路1
9〜26およびインバータ回路18から構成されている。上
記信号処理回路８においてJKフリップフロップ13〜17お
よびAND回路20〜22,24〜26が５段のシフトレジスタを構
成している。第１段のJKフリップフロップ13は、分周器
２から供給される読込クロックパルスｅの立ち上がりタ
イミングで、信号保持回路７から出力された受信信号ｄ
を読み込む。以下、クロックパルスｅに同期して受光信
号ｄがシフトレジスタ内を送られていく。

AND回路19は、第１段のJKフッリプフロップ13のＱ出力
と、最終段のJKフリップフロップ17のＱ出力との論理積
をJKフリップフロップ14〜17のそれぞれの直接セット端
子Ｓに入力する。この考案のセット出力論理積手段であ
る。したがって、最終段のJKフリップフロップ17のＱ出
力ｆが“H"レベルであり、且つ第１段のJKフリップフロ
ップ13のＱ出力ｇが“H"レベルであると、JKフリップフ
ロップ14〜17は入力状態に無関係にセットされ、それぞ
れのＱ出力h,i,j,fが“H"レベルになる。また、AND回路
23は第１段のJKフロップフロップ13の出力ｍと、最終
段のJKフリップフロップ17の出力ｒとの論理積をJKフ
ッリプフロップ14〜17の直接リセット端子Ｒに入力す
る、この考案のリセット出力論理積手段である。したが
って、最終段のJKフリップフロップ17の出力ｒが“H"
レベルで、且つ第１段のJKフリップフロップ13の出力
ｍが“H"レベルであると、JKフリップフロップ14〜17が
リセットされ、それぞれの出力n,o,pが“H"レベルに
なる。

第３図は上記光電スイッチ回路の各点における信号波形
を示すタイミングチャートである。

被検出物11が光電スイッチの前方にない場合には、受光
回路４は反射光を検出せず、受光パルス信号ｂは出力さ
れない。この状態から光電スイッチの前方に被検出物11
が出現すると、受光回路４は投光回路３の光の反射光を
受光する。これによって時間t₁において受光パルス信号
ｂが現れ、受光信号ｄが“H"レベルになる。この受光信
号ｄが時間t₂において、読込クロックパルスｅの立ち上
がりタイミングで信号処理回路８に読み込まれ、第１段
目のJKフリップフロップ13のＱ出力ｇが“H"レベルにな
る。

信号保持回路７を構成するＤフリップフロップ12は、分
周回路２から供給されるリセットパルスｃによってリセ
ットする。したがって、被検出物11が光電スイッチの前
方に位置している状態では受光信号ｄは受光パルス信号
ｂの立ち上がりでオンし、リセットパルスｃの立ち上が
りでオフするパルス波形を呈する。信号処理回路８は読
込クロックパルスｅの立ち上がりのタイミングで受光信
号ｄを読み取る。したがって、被検出物11が存在してい
る状態では、読込クロックパルスｅの立ち上がりタイミ
ングでJKフリップフロップ13〜17のＱ出力g,h,i,j,fが
順に“H"レベルになっていく。このようにして時間t₃に
おいて最終段のJKフリップフロップ17のＱ出力が“H"レ
ベルになる。また、これとともに、AND回路19の入力レ
ベルがいずれも“H"レベルであり、AND回路19の出力ｋ
も“H"レベルになる。

時間t₄においてノイズによって連続して３個の受光パル
ス信号ｂが消失した場合、第１段〜第３段のJKフリップ
フロップ13〜15のＱ出力g,h,iが“L"レベルになるが、
第４段目および第５段目のJKフリップフロップ16,17の
Ｑ出力j,fは“H"レベルのままである。ノイズが除去さ
れて再び受光パルス信号ｂが出力され始めると、時間t₆
において第１段目のJKフリップフロップ13のＱ出力ｇが
再び“H"レベルになる。これにともなってAND回路19の
出力ｋも“H"レベルになり、JKフリップフロップ14〜17
は直接セット端子に“H"レベルの出力ｋとが入力される
ことによってセットされ、これらJKフリップフロップ14
〜16のＱ出力h,i,j,fは全て“H"レベルになる。これに
よって、最終段のJKフリップフロップ17のＱ出力ｆは継
続的に“H"レベルとなる。

この後時間t₇で被検出物11がなくなると、時間t₈におい
て受信信号ｄが信号処理回路８に入力されなくなり、こ
の時からJKフリップフロップ13〜17のＱ出力が順次“L"
レベルになっていく。受信信号ｄが５回続けて入力され
なくなった時間t₉において最終段のJKフリップフロップ
17のＱ出力のｆが“L"レベルになり、光電スイッチ回路
から検出信号が出力されなくなる。また、同時にAND回
路23の出力ｌが“H"レベルになり、中間段および最終段
のJKフリップフロップ14〜17がリセットされる。したが
って、再び５回連続して受信信号ｄが入力されるまで最
終段のJKフッリプフロップ17のＱ出力ｆは“H"レベルに
ならず、検出信号は出力されない。

第４図は、請求項（２）に記載した考案に係る実施例の
光電スイッチ回路のブロック図である。

同図に示す光電スイッチ回路は、投光回路32と受光回路
35とによって構成される透過型光電スイッチを備え、投
光器59と受光器60との間に位置する被検出物43の有無を
検出する。投光器59は電源回路41によって駆動されるパ
ルス発振器31を備えており、このパルス発振器31から供
給されたクロックパルスａにより投光回路32がパルス変
調された光を投光する。受光器60には第２の電源回路42
によって駆動される第２のパルス発振器33が設けられて
おり、この第２のパルス発振器33から供給されるクロッ
クパルスを分周器34により分周し、信号保持回路38に入
力する。

信号保持回路38には受光回路35の受光信号が増幅回路36
および弁別回路37を介して受光パルス信号ｂとして入力
される。信号保持回路38は分周器34から入力されるリセ
ットパルスｃの立ち上がり時まで受信パルス信号ｂを保
持し、受信信号ｄとして信号処理回路39に出力する。信
号処理回路39には分周器34から読込クロックパルスｅが
供給される。信号処理回路39はこの読込クロックパルス
ｅの立ち上がりのタイミングで受信信号ｄを読み取る。
なお、信号保持回路38は第５図に示すようにインバータ
回路71〜79およびAND回路80を備えており、分周器34の
読込クロックパルスに基づいてリッセトパルスｃを作成
する。また、信号処理回路39の構成および作用は第１図
の実施例において用いたものと全く同様であるので説明
を省略する。

第６図は、上記光電スイッチ回路の各点における信号波
形のタイミングチャートである。

投光器59のクロックパルスａの周期は、受光器60の読込
クロックパルスｅの周期よりも小さく設定されており、
読込クロックパルスｅの１周期内に少なくとも１回はク
ロックパルスａが出力されるタイミングにされている。
今、被検出物43が投光器59と受光器60との間に位置し投
光回路32から投光された光が受光回路35に到達していな
い状態から、被検出物43が除去されると、時間t₁₁にお
いて受光パルス信号ｂが信号保持回路38に入力され始め
る。これにともない信号保持回路38が有するＤフリップ
フロップ44のＱ出力が“H"レベルになり、リセットパル
スｃの立ち上がりまでこの状態が保持される。この受光
信号ｄが読込クロックパルスｅの立ち上がりタイミング
で信号処理回路39に読み込まれ、JKフリップフロップ45
のＱ出力ｊが“H"レベルに変わる。このようにして連続
５回受光信号ｄが信号処理回路39に入力されると、時間
t₁₂において最終段のJKフリップフロップ49のＱ出力ｆ
が“H"レベルになり、出力回路10から出力信号が出力さ
れる。

この後、時間t₁₄でノイズにより連続して３個の受光パ
ルス信号ｂが消失した場合にも次の受光パルス信号ｂに
よってANDゲート51の出力が“H"レベルになり、時間t₁₆
で全てのJKフリップフロップ15〜19のＱ出力が再び“H"
レベルになり、最終段のJKフリップフロップ49のＱ出力
ｆは“H"レベルを維持する。

時間t₁₇において被検出物43が投光器59と受光器60との
間に位置し、受光パルス信号が連続して５回以上入力さ
れなくなると、時間t₁₉において最終段のJKフリップフ
ロップ49のＱ出力ｆが“L.レベルに変わる。この時、JK
フリップフロップ49の出力ｒが“H"レベルになるた
め、この後は５個の受信パルス信号ｂが５回以上続けて
出力されない限りJKフリップフロップ49のＱ出力ｆが
“H"レベルになることはなく、出力回路40から信号が出
力されることはない。

なお、この実施例においても前述の第１の実施例と同様
に、第１段のJKフリップフロップ45と最終段のJKフリッ
プフロップ49との間において、JKフリップフロップおよ
びAND回路によって構成されるシフトレジスタを追加ま
たは削除することにより、受光パルス信号ｂが何回連続
して入力された時／入力されなかった時にオン／オフす
るかを容易に設定することができる。

（ｇ）考案の効果この考案によれば、ｍ段目のシフトレジスタとｎ段目の
シフトレジスタとの間に挿入するシフトレジスタの段数
を増減することにより、他の回路構成を変更することな
く極めて容易に遅延段数を変更することができる利点が
ある。

また、シフトレジスタの各段に入力するクロックパルス
を発生する第２の発振器を、投光回路に供給するパルス
信号を発生する第１の発振器と別体に設けることによ
り、透過型の光電スイッチについても同様の効果を得る
ことができる。

【図面の簡単な説明】

第１図〜第３図は請求項（１）に記載した考案に係る実
施例のそれぞれブロック図、要部の回路図、および回路
中の各点における信号波形のタイミングチャートであ
る。また、第４図〜第６図は請求項（２）に記載した考
案に係る実施例のそれぞれブロック図、要部の回路図、
および回路図中の各点における信号波形のタイミングチ
ャートである。３……投光回路、４……受光回路、８……信号処理回
路、13〜17……JKフリップフロップ、20〜22,24〜26…
…AND回路、19……AND回路（セット出力論理積手段）、
23……AND回路（リセット出力論理積手段）。

Claims

【実用新案登録請求の範囲】

【請求項１】パルス変調された光を投光する投光回路お
よび投光回路からの光を受光する受光回路と、受光回路のパルス信号が入力されるｎ段のシフトレジス
タと、ｍ段目（１≦ｍ＜ｎ）およびｎ段目のシフトレジ
スタのセット出力の論理積をｍ＋１段目以降のシフトレ
ジスタの直接セット端子に入力するセット出力論理積手
段と、ｍ段目およびｎ段目のシフトレジスタのリセット
出力の論理積をｍ＋１段目以降のシフトレジスタの直接
リセット端子に入力するリセット出力論理積手段と、を
有する信号処理回路と、から構成したことを特徴とする光電スイッチ回路。
【請求項２】前記投光回路に供給するパルス信号を発生
する第１の発振器と、前記シフトレジスタの各段に入力
するクロックパルスを発生する第２の発振器と、を設け
た請求項（１）に記載の光電スイッチ回路。