JPH0746341B2 - セントロニクス型インタ−フエ−ス - Google Patents
セントロニクス型インタ−フエ−スInfo
- Publication number
- JPH0746341B2 JPH0746341B2 JP61177285A JP17728586A JPH0746341B2 JP H0746341 B2 JPH0746341 B2 JP H0746341B2 JP 61177285 A JP61177285 A JP 61177285A JP 17728586 A JP17728586 A JP 17728586A JP H0746341 B2 JPH0746341 B2 JP H0746341B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- input
- output
- type interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/4226—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 この発明は、たとえばプリンタやプロッタに設けられ
て、セントロニクス仕様準拠の通信方式によってマイク
ロコンピュータとデータの授受をおこなうためのセント
ロニクス型インターフェースに関する。
て、セントロニクス仕様準拠の通信方式によってマイク
ロコンピュータとデータの授受をおこなうためのセント
ロニクス型インターフェースに関する。
（ロ）従来の技術 一般に、プリンタやプロッタとマイクロコンピュータと
の間の通信方式の一つの規格として、いわゆるセントロ
ニクス仕様準拠と呼ばれる、パラレルデータをハンドシ
ェイクで通信するものがよく知られている。そして、こ
のセントロニクス仕様準拠と呼ばれる通信方式におい
て、ハンドシェイクの基準となる▲▼、BUSYのそ
れぞれの信号のタイミングには、一般に第３図A,B,Cに
示すように、３通りのものがある。通常、一台のプリン
タあるいはプロッタにおいては、第３図A,B,Cに示した
タイミングのいずれか１つを出力するように、セントロ
ニクス型インターフェースは構成されている。
の間の通信方式の一つの規格として、いわゆるセントロ
ニクス仕様準拠と呼ばれる、パラレルデータをハンドシ
ェイクで通信するものがよく知られている。そして、こ
のセントロニクス仕様準拠と呼ばれる通信方式におい
て、ハンドシェイクの基準となる▲▼、BUSYのそ
れぞれの信号のタイミングには、一般に第３図A,B,Cに
示すように、３通りのものがある。通常、一台のプリン
タあるいはプロッタにおいては、第３図A,B,Cに示した
タイミングのいずれか１つを出力するように、セントロ
ニクス型インターフェースは構成されている。
（ハ）発明が解決しようとする問題点 しかしながら、第３図Ａのタイミングにて通信をおこな
うマイクロコンピュータへ、第３図Ｂのタイミングにて
通信をおこなうプリンタ又はプロッタを接続した場合に
は、▲▼、BUSY信号のタイミングが異なるために
ハンドシェイクがおこなえないものであった。したがっ
て、セントロニクス仕様準拠の通信が可能であるマイク
ロコンピュータと、必ずしも通信ができるものではなか
った。
うマイクロコンピュータへ、第３図Ｂのタイミングにて
通信をおこなうプリンタ又はプロッタを接続した場合に
は、▲▼、BUSY信号のタイミングが異なるために
ハンドシェイクがおこなえないものであった。したがっ
て、セントロニクス仕様準拠の通信が可能であるマイク
ロコンピュータと、必ずしも通信ができるものではなか
った。
この発明は上記の事情に鑑みてなされたもので、１つの
タイミングを基本として、他の２つのタイミングも確実
に発生させることができるセントロニクス型インターフ
ェースを提供しようとするものである。
タイミングを基本として、他の２つのタイミングも確実
に発生させることができるセントロニクス型インターフ
ェースを提供しようとするものである。
（ニ）問題点を解決するための手段 この発明の構成は、所定のタイミング関係を有する２つ
の入力信号のどちらか１つの入力信号を出力するスイッ
チ手段と、スイッチ手段から出力される入力信号のエッ
ジより所定時間の間パルス信号を発生するパルス発生手
段と、一方の入力信号とパルス手段から発生される前記
パルス信号とのいずれか１つの信号を出力する信号選択
手段とを具備し、他方の入力信号と信号選択手段から出
力される信号とを所望のタイミング関係にさせることを
特徴とするセントロニクス型インターフェースである。
の入力信号のどちらか１つの入力信号を出力するスイッ
チ手段と、スイッチ手段から出力される入力信号のエッ
ジより所定時間の間パルス信号を発生するパルス発生手
段と、一方の入力信号とパルス手段から発生される前記
パルス信号とのいずれか１つの信号を出力する信号選択
手段とを具備し、他方の入力信号と信号選択手段から出
力される信号とを所望のタイミング関係にさせることを
特徴とするセントロニクス型インターフェースである。
パルス発生手段としてはワンショットマルチバイブレー
タが好適であり、信号選択手段としてはマルチプレクサ
が好適である。
タが好適であり、信号選択手段としてはマルチプレクサ
が好適である。
（ホ）作 用 パルス発生手段が、スイッチ手段から出力される２つの
入力信号のどちらかの入力信号のエッジから所定時間幅
のパルス信号を出力する。信号選択手段はこのパルス信
号と一方の入力信号とを所定条件にて選択して出力し、
これによって他方の入力信号と信号選択手段が出力する
信号とを所望のタイミング関係にさせる。
入力信号のどちらかの入力信号のエッジから所定時間幅
のパルス信号を出力する。信号選択手段はこのパルス信
号と一方の入力信号とを所定条件にて選択して出力し、
これによって他方の入力信号と信号選択手段が出力する
信号とを所望のタイミング関係にさせる。
（ヘ）実施例 以下この発明の実施例を図面にて詳述するが、この発明
は以下の実施例に限定されるものではない。
は以下の実施例に限定されるものではない。
第１図において、セントロニクス型インターフェース１
は、３個のNANDゲート2,3,4と１個のNOTゲート５とで構
成されるスイッチ手段６と、たとえば74121などのワン
ショットマルチバイブレータのICで構成され、かつ、NA
NDゲート４の出力に接続されるパルス発生手段７と、た
とえば２チャンネルのマルチプレクサのICで構成され、
かつ、一方の入力にはACK信号が入力されるとともに、
他方の入力はパルス発生手段７の出力が接続される信号
選択手段８と、信号選択手段８の出力に接続されるNOT
ゲート９と、入力信号である▲▼信号を反転さ
せるNOTゲート10とで構成される。
は、３個のNANDゲート2,3,4と１個のNOTゲート５とで構
成されるスイッチ手段６と、たとえば74121などのワン
ショットマルチバイブレータのICで構成され、かつ、NA
NDゲート４の出力に接続されるパルス発生手段７と、た
とえば２チャンネルのマルチプレクサのICで構成され、
かつ、一方の入力にはACK信号が入力されるとともに、
他方の入力はパルス発生手段７の出力が接続される信号
選択手段８と、信号選択手段８の出力に接続されるNOT
ゲート９と、入力信号である▲▼信号を反転さ
せるNOTゲート10とで構成される。
スイッチ手段６のそれぞれの論理ゲートの接続構造は以
下のとおりである。
下のとおりである。
NANDゲート４の一方の入力にはNANDゲート２の出力が、
また他方の入力にはNANDゲート３の出力がそれぞれ接続
される。NANDゲート２の一方の入力には入力信号である
ACK信号が入力され、他方の入力にはスイッチ手段６の
作動を制御するセレクト信号Ｓが入力されるとともに、
NOTゲート５の入力に接続される。
また他方の入力にはNANDゲート３の出力がそれぞれ接続
される。NANDゲート２の一方の入力には入力信号である
ACK信号が入力され、他方の入力にはスイッチ手段６の
作動を制御するセレクト信号Ｓが入力されるとともに、
NOTゲート５の入力に接続される。
NOTゲート５の出力はNANDゲート３の一方の入力に接続
され、NANDゲート３の他方の入力には▲▼信号
が入力される。
され、NANDゲート３の他方の入力には▲▼信号
が入力される。
なお、上記ハンドシェイク用の信号であるACK信号と▲
▼信号以外の、セントロニクス仕様における信
号のための回路については、従来と同様であるので図示
および説明を省略する。
▼信号以外の、セントロニクス仕様における信
号のための回路については、従来と同様であるので図示
および説明を省略する。
次にこの実施例の動作について第２図を交じえて説明す
る。
る。
ACK信号および▲▼信号のタイミングの関係T0
は、第２図に示すように、▲▼信号がアクティ
ブの間にACK信号がアクティブになるものである。
は、第２図に示すように、▲▼信号がアクティ
ブの間にACK信号がアクティブになるものである。
今、セレクト信号Ｓが“0"であるとする。これによって
スイッチ手段６は▲▼信号を出力するので、パ
ルス発生手段７は▲▼信号の立ち上りエッジE1
によりトリガされ、所定時間幅（パルス幅）ｔのパルス
信号P1を出力する。パルス信号P1は、信号選択手段８に
よって選択された際には、NOTゲート９を介して▲
▼信号となる。この場合の▲▼信号とBUSY信号
とのタイミングの関係T2は、BUSY信号がインアクティブ
になった後に▲▼信号がアクティブになるもので
ある。
スイッチ手段６は▲▼信号を出力するので、パ
ルス発生手段７は▲▼信号の立ち上りエッジE1
によりトリガされ、所定時間幅（パルス幅）ｔのパルス
信号P1を出力する。パルス信号P1は、信号選択手段８に
よって選択された際には、NOTゲート９を介して▲
▼信号となる。この場合の▲▼信号とBUSY信号
とのタイミングの関係T2は、BUSY信号がインアクティブ
になった後に▲▼信号がアクティブになるもので
ある。
次に、セレクト信号Ｓが“1"の場合には、スイッチ手段
６はACK信号を出力するので、パルス発生手段７はACK信
号の立ち上りエッジE2によりトリガされ、パルス信号P1
を出力する。そして信号選択手段８によってパルス信号
P1が選択されると、パルス信号P1はNOTゲート９を介し
て▲▼信号となる。この場合の▲▼信号と
BUSY信号とのタイミングの関係T3は、▲▼信号が
アクティブである途中にBUSY信号がインアクティブとな
るものである。
６はACK信号を出力するので、パルス発生手段７はACK信
号の立ち上りエッジE2によりトリガされ、パルス信号P1
を出力する。そして信号選択手段８によってパルス信号
P1が選択されると、パルス信号P1はNOTゲート９を介し
て▲▼信号となる。この場合の▲▼信号と
BUSY信号とのタイミングの関係T3は、▲▼信号が
アクティブである途中にBUSY信号がインアクティブとな
るものである。
以上において、パルス信号P1のパルス幅ｔは、この実施
例においては第２図から判るように、ACK信号のパルス
幅t0より大きいものであり、したがってタイミングの関
係T3が得られるものである。
例においては第２図から判るように、ACK信号のパルス
幅t0より大きいものであり、したがってタイミングの関
係T3が得られるものである。
さらに信号選択手段８がACK信号を選択するように設定
された場合には、▲▼信号とBUSY信号とのタイミ
ングの関係T1は、ACK信号と▲▼信号とのタイ
ミングの関係T0と同様であり、BUSY信号がアクティブで
ある間に▲▼信号がアクティブになるものであ
る。
された場合には、▲▼信号とBUSY信号とのタイミ
ングの関係T1は、ACK信号と▲▼信号とのタイ
ミングの関係T0と同様であり、BUSY信号がアクティブで
ある間に▲▼信号がアクティブになるものであ
る。
以上のようにして、▲▼信号とBUSY信号とが、異
なる３つのタイミング関係を形成できるものである。
なる３つのタイミング関係を形成できるものである。
上記において、セレクト信号Ｓはマイクロコンピュータ
で制御されるものであってもよいし、抵抗を介してプル
アップまたはプルダウンされて上記タイミングの関係の
うちの１つに固定されるものであってもよい。
で制御されるものであってもよいし、抵抗を介してプル
アップまたはプルダウンされて上記タイミングの関係の
うちの１つに固定されるものであってもよい。
また信号選択手段としては、上記実施例のスイッチ手段
と同一回路を用いてもよく、またスイッチ手段に２チャ
ンネルのマルチプレクサを用いてもよい。
と同一回路を用いてもよく、またスイッチ手段に２チャ
ンネルのマルチプレクサを用いてもよい。
（ト）発明の効果 この発明によれば、簡単な回路を付加することによっ
て、容易にセントロニクス仕様準拠の通信方式で用いら
れている、ハンドシェイク用の信号を相異なる３つのタ
イミングで出力できるセントロニクス型インターフェー
スが得られる。したがって安価に実施でき、プリンタや
プロッタなどの動作を、BUSY信号のみでハンドシェイク
しているものに比べて、確実にさせるものである。
て、容易にセントロニクス仕様準拠の通信方式で用いら
れている、ハンドシェイク用の信号を相異なる３つのタ
イミングで出力できるセントロニクス型インターフェー
スが得られる。したがって安価に実施でき、プリンタや
プロッタなどの動作を、BUSY信号のみでハンドシェイク
しているものに比べて、確実にさせるものである。
第１図はこの発明の実施例回路図、第２図は実施例にお
ける▲▼信号とBUSY信号とのタイミングの関係を
示すタイミングチャート、第３図A,B,Cはそれぞれ従来
例における▲▼信号とBUSY信号のタイミングの関
係を示すタイムチャートである。 ６……スイッチ手段、７……パルス発生手段、 ８……信号選択手段。
ける▲▼信号とBUSY信号とのタイミングの関係を
示すタイミングチャート、第３図A,B,Cはそれぞれ従来
例における▲▼信号とBUSY信号のタイミングの関
係を示すタイムチャートである。 ６……スイッチ手段、７……パルス発生手段、 ８……信号選択手段。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 「インターフェース」Ｎｏ．81（1984− ２）、ＣＱ出版社、Ｐ．241−243，Ｐ. 260−263
Claims (1)
- 【請求項１】所定のタイミング関係を有する２つの入力
信号のどちらか１つの入力信号を出力するスイッチ手段
と、スイッチ手段から出力される入力信号のエッジより
所定時間の間パルス信号を発生するパルス発生手段と、
一方の入力信号とパルス発生手段から発生される前記パ
ルス信号とのいずれか１つの信号を出力する信号選択手
段とを具備し、他方の入力信号と信号選択手段から出力
される信号とを所望のタイミング関係にさせることを特
徴とするセントロニクス型インターフェース。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61177285A JPH0746341B2 (ja) | 1986-07-28 | 1986-07-28 | セントロニクス型インタ−フエ−ス |
| US07/077,795 US5287020A (en) | 1986-07-28 | 1987-07-27 | Interface device providing desired timing relation between two signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61177285A JPH0746341B2 (ja) | 1986-07-28 | 1986-07-28 | セントロニクス型インタ−フエ−ス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6332647A JPS6332647A (ja) | 1988-02-12 |
| JPH0746341B2 true JPH0746341B2 (ja) | 1995-05-17 |
Family
ID=16028357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61177285A Expired - Lifetime JPH0746341B2 (ja) | 1986-07-28 | 1986-07-28 | セントロニクス型インタ−フエ−ス |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5287020A (ja) |
| JP (1) | JPH0746341B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970010377B1 (ko) * | 1994-11-09 | 1997-06-25 | 삼성전자 주식회사 | 전자 사진 현상 방식 프린터의 인터페이싱 방법 |
| US6839861B2 (en) * | 2001-07-30 | 2005-01-04 | International Business Machines Corporation | Method and system for selecting data sampling phase for self timed interface logic |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4290116A (en) * | 1979-05-21 | 1981-09-15 | Centronics Data Computer Corp. | Method and apparatus for operating a printer |
| US4630198A (en) * | 1984-02-21 | 1986-12-16 | Yuan Houng I | Intelligent stand-alone printfile buffer with paging control |
| US4593390A (en) * | 1984-08-09 | 1986-06-03 | Honeywell, Inc. | Pipeline multiplexer |
-
1986
- 1986-07-28 JP JP61177285A patent/JPH0746341B2/ja not_active Expired - Lifetime
-
1987
- 1987-07-27 US US07/077,795 patent/US5287020A/en not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 「インターフェース」Ｎｏ．８１（１９８４−２）、ＣＱ出版社、Ｐ．２４１−２４３，Ｐ．２６０−２６３ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5287020A (en) | 1994-02-15 |
| JPS6332647A (ja) | 1988-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0746341B2 (ja) | セントロニクス型インタ−フエ−ス | |
| AU3232700A (en) | Method and circuit for receiving dual edge clocked data | |
| JPH0457246B2 (ja) | ||
| GB1533577A (en) | Synchronising means | |
| JP2767990B2 (ja) | マイクロプロセッサの制御方法 | |
| JPH06232699A (ja) | パルス発生装置 | |
| JPS6210830Y2 (ja) | ||
| KR890006513Y1 (ko) | 레이저 프린터의 스캔 시작신호 발생회로 | |
| JPS5647846A (en) | Parity check system | |
| JPH0758950B2 (ja) | フレームアライナ回路 | |
| JPS54133859A (en) | Backing-up method of electronic computer system | |
| JPS60260257A (ja) | 基準信号伝送回路 | |
| JPS6038744B2 (ja) | 音声合成装置 | |
| SU781902A1 (ru) | Устройство дл воспроизведени фазомодулированных сигналов | |
| JP2773637B2 (ja) | 回線試験パルス発生回路 | |
| JPS623453B2 (ja) | ||
| JPS62110315A (ja) | パルス発生回路 | |
| JPH03203406A (ja) | タイミング発生回路 | |
| JPS5373934A (en) | Data exchange control system | |
| JPH0746802B2 (ja) | フレ−ム同期回路 | |
| JPS63221709A (ja) | 微分パルス発生回路 | |
| JPH0615884A (ja) | プリンタ | |
| JPS6313195A (ja) | 高速メモリ装置 | |
| JPH0332138A (ja) | インタフェース制御装置 | |
| JPH0626342B2 (ja) | 非同期系間のデ−タ転送回路 |