JPH0745518A - Forming method of semiconductor device - Google Patents
Forming method of semiconductor deviceInfo
- Publication number
- JPH0745518A JPH0745518A JP5204774A JP20477493A JPH0745518A JP H0745518 A JPH0745518 A JP H0745518A JP 5204774 A JP5204774 A JP 5204774A JP 20477493 A JP20477493 A JP 20477493A JP H0745518 A JPH0745518 A JP H0745518A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon film
- silicon
- region
- crystallization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ガラス等の絶縁基板、
あるいは各種基板上に形成された絶縁性被膜上に設けら
れた非単結晶珪素膜を有する半導体装置、例えば、薄膜
トランジスタ（ＴＦＴ）や薄膜ダイオード（ＴＦＤ）、
またはそれらを応用した薄膜集積回路、特にアクティブ
型液晶表示装置（液晶ディスプレー）用薄膜集積回路の
作製方法に関するものである。BACKGROUND OF THE INVENTION The present invention relates to an insulating substrate such as glass,
Alternatively, a semiconductor device having a non-single-crystal silicon film provided on an insulating film formed on various substrates, such as a thin film transistor (TFT) or a thin film diode (TFD),
Further, the present invention relates to a method for manufacturing a thin film integrated circuit to which they are applied, particularly a thin film integrated circuit for an active liquid crystal display device (liquid crystal display).
【０００２】[0002]
【従来の技術】近年、ガラス等の絶縁基板上にＴＦＴを
有する半導体装置、例えば、ＴＦＴを画素の駆動に用い
るアクティブ型液晶表示装置やイメージセンサー等が開
発されている。2. Description of the Related Art In recent years, semiconductor devices having TFTs on an insulating substrate such as glass, for example, active type liquid crystal display devices using TFTs for driving pixels and image sensors have been developed.
【０００３】これらの装置に用いられるＴＦＴには、薄
膜状の珪素半導体を用いるのが一般的である。薄膜状の
珪素半導体としては、非晶質珪素半導体（ａ−Ｓｉ）か
らなるものと結晶性を有する珪素半導体からなるものの
２つに大別される。非晶質珪素半導体は作製温度が低
く、気相法で比較的容易に作製することが可能で量産性
に富むため、最も一般的に用いられているが、導電率等
の物性が結晶性を有する珪素半導体に比べて劣るため、
今後より高速特性を得る為には、結晶性を有する珪素半
導体からなるＴＦＴの作製方法の確立が強く求められて
いた。尚、結晶性を有する珪素半導体としては、多結晶
珪素、微結晶珪素、結晶成分を含む非晶質珪素、結晶性
と非晶質性の中間の状態を有するセミアモルファス珪素
等が知られている。Thin film silicon semiconductors are generally used for TFTs used in these devices. The thin-film silicon semiconductor is roughly classified into two, that is, an amorphous silicon semiconductor (a-Si) and a crystalline silicon semiconductor. Amorphous silicon semiconductors are the most commonly used because they have a low manufacturing temperature, can be relatively easily manufactured by the vapor phase method, and have high mass productivity. Since it is inferior to the silicon semiconductors it has,
In order to obtain higher speed characteristics in the future, establishment of a method for manufacturing a TFT made of a crystalline silicon semiconductor has been strongly demanded. As the crystalline silicon semiconductor, polycrystalline silicon, microcrystalline silicon, amorphous silicon containing a crystalline component, semi-amorphous silicon having an intermediate state between crystalline and amorphous are known. .
【０００４】これら結晶性を有する薄膜状の珪素半導体
を得る方法としては、 （１） 成膜時に結晶性を有する膜を直接成膜する。 （２） 非晶質の半導体膜を成膜しておき、レーザー光
のエネルギーにより結晶性を有せしめる。 （３） 非晶質の半導体膜を成膜しておき、長時間、熱
エネルギーを印加（アニール）することにより結晶性を
有せしめる。 という方法が知られている。As a method for obtaining these thin film silicon semiconductors having crystallinity, (1) a film having crystallinity is directly formed at the time of film formation. (2) An amorphous semiconductor film is formed and crystallized by the energy of laser light. (3) An amorphous semiconductor film is formed, and thermal energy is applied (annealed) for a long time so as to have crystallinity. That method is known.
【０００５】しかしながら、（１）の方法は良好な半導
体物性を有する膜を基板上に全面に渡って均一に成膜す
ることが技術上困難であり、また成膜温度が６００℃以
上と高いので、安価なガラス基板が使用できないという
コストの問題もあった。成膜温度が低いと特性の良好な
膜を得ることは困難であった。また、結晶が基板に対し
て垂直に成長するために、平面的な伝導を使用するＴＦ
Ｔに用いるには適さなかった。However, in the method (1), it is technically difficult to uniformly form a film having good semiconductor properties over the entire surface of the substrate, and the film forming temperature is as high as 600 ° C. or higher. However, there is a cost problem that an inexpensive glass substrate cannot be used. If the film forming temperature is low, it is difficult to obtain a film having good characteristics. Also, TF that uses planar conduction for the crystal to grow perpendicular to the substrate.
It was not suitable for use in T.
【０００６】また、（２）の方法は、現在最も一般的に
使用されているエキシマレーザーを例にとると、レーザ
ー光の照射面積が小さいため、スループットが低いとい
う問題がまずあり、また大面積基板の全面を均一に処理
するにはレーザーの安定性が充分ではない。さらに、良
好な結晶性を得るには基板を加熱し、かつ、真空中でレ
ーザー照射することが必要とされた。このため、スルー
プットが制限されるという課題があった。In the method (2), when the excimer laser which is most commonly used at present is taken as an example, there is a problem that throughput is low due to a small irradiation area of laser light, and a large area. The laser stability is not sufficient to uniformly process the entire surface of the substrate. Furthermore, it was necessary to heat the substrate and irradiate it in a vacuum to obtain good crystallinity. Therefore, there is a problem that the throughput is limited.
【０００７】（３）の方法は、（１）、（２）の方法と
比較すると大面積に対応できるという利点はあるが、や
はり加熱温度として６００℃以上の高温にすることが必
要であり、安価なガラス基板を用いることを考えると、
さらに加熱温度を下げる必要がある。特に現在の液晶表
示装置の場合には大画面化が進んでおり、その為ガラス
基板も同様に大型の物を使用する必要がある。この様に
大型のガラス基板を使用する場合には、半導体作製に必
要不可欠な加熱工程における縮みや歪みといったもの
が、マスク合わせ等の精度を下げ、大きな問題点となっ
ている。特に現在最も一般的に使用されているコーニン
グ社の７０５９ガラスの場合には、歪み点が５９３℃で
あり、従来の加熱結晶化方法では大きな変形を起こして
しまう。また、温度の問題以外にも現在のプロセスでは
結晶化に要する加熱時間が数十時間以上にも及ぶので、
さらにその時間を短くすることも必要である。The method (3) has an advantage that it can handle a large area as compared with the methods (1) and (2), but it is still necessary to set the heating temperature to a high temperature of 600 ° C. or higher, Considering using an inexpensive glass substrate,
Furthermore, it is necessary to lower the heating temperature. In particular, in the case of current liquid crystal display devices, the screen size is increasing, and therefore it is necessary to use a large glass substrate as well. When such a large glass substrate is used, shrinkage or distortion in the heating step, which is indispensable for semiconductor fabrication, lowers the accuracy of mask alignment and the like, which is a serious problem. Particularly in the case of Corning's 7059 glass, which is most commonly used at present, the strain point is 593 ° C., and the conventional heating and crystallization method causes a large deformation. In addition to the problem of temperature, the heating time required for crystallization in the current process is several tens of hours or more.
It is also necessary to shorten the time.
【０００８】[0008]
【発明が解決しようとする課題】本発明は、上記の問題
を解決する手段を提供するものである。より具体的には
非晶質珪素からなる薄膜を加熱により結晶化させる方法
を用いた場合において、良好な結晶性と、加熱温度の低
温化、言い換えるならばガラス基板への影響を低減でき
るプロセスの確立を目的とする。SUMMARY OF THE INVENTION The present invention provides means for solving the above problems. More specifically, when a method of crystallizing a thin film made of amorphous silicon by heating is used, good crystallinity and a low heating temperature, in other words, a process that can reduce the influence on the glass substrate For the purpose of establishment.
【０００９】本発明は、６００℃以下の加熱によって結
晶化された非単結晶半導体膜に対し、強光を照射し、さ
らに結晶性を助長せしめると同時に膜質を緻密化するこ
とを特徴とする。具体的には近赤外光から可視光にかけ
ての光、好ましくは波長が４μｍ〜０．５μｍの光（例
えば波長１．３μｍにピークを有する赤外光）を１０〜
１０００秒程度の比較的短い時間照射することにより、
珪素膜を加熱することにより、結晶性を助長せしめるこ
とを特徴とする。用いる光の波長は、珪素膜に吸収さ
れ、ガラス基板では実質的に吸収されないことが望まし
い。さらに、かような熱処理においては、珪素膜と基板
の間の熱膨張率の違い、珪素膜表面と基板と珪素膜界面
との温度の違いなどから、珪素膜が剥離することも多々
ある。特にこれは、膜の面積が基板全面にわたるような
大きな場合に顕著である。したがって、膜を十分に小さ
な面積に分断し、また、余分な熱を吸収しないように膜
と膜との間隔を十分に広くすることによって、膜の剥離
等を防止することができる。また、基板表面全面が珪素
膜を通じて加熱されることがないので、基板が熱的に収
縮することは最低限に抑えられる。The present invention is characterized in that a non-single crystal semiconductor film crystallized by heating at 600 ° C. or lower is irradiated with strong light to further promote crystallinity and at the same time, to densify the film quality. Specifically, the light from near-infrared light to visible light, preferably light having a wavelength of 4 μm to 0.5 μm (for example, infrared light having a peak at a wavelength of 1.3 μm) is used for 10 to 10.
By irradiating for a relatively short time of about 1000 seconds,
It is characterized in that the crystallinity is promoted by heating the silicon film. The wavelength of the light used is preferably absorbed by the silicon film and not substantially absorbed by the glass substrate. Further, in such heat treatment, the silicon film is often peeled off due to a difference in coefficient of thermal expansion between the silicon film and the substrate, a difference in temperature between the surface of the silicon film and the interface between the substrate and the silicon film, and the like. In particular, this is remarkable when the area of the film is large so as to cover the entire surface of the substrate. Therefore, by separating the film into a sufficiently small area and by widening the space between the films so as not to absorb excess heat, peeling of the films or the like can be prevented. Further, since the entire surface of the substrate is not heated through the silicon film, thermal contraction of the substrate can be suppressed to the minimum.
【００１０】本発明は、アニールによって結晶性を有す
る珪素膜を作製する第１の工程と、前記珪素膜をパター
ニングする第２の工程と、前記珪素膜を強光によって加
熱する第３の工程とを有する。第２の工程と第３の工程
の間に、第３の工程で用いる光を吸収しない絶縁性の被
膜を珪素膜上に形成してもよい。特に真性または実質的
に真性の非晶質珪素は可視光、特に０．５μｍ未満の波
長の光ではよく吸収され、光を熱に変換できるが、本発
明の光は０．５〜４μｍの波長の光を照射する。この波
長は結晶化させた真性または実質的に真性（燐またはホ
ウ素が１０17ｃｍ-3以下）の珪素膜に対し、有効に光を
吸収し、熱に変換できる。また、１０μｍ以上の波長の
遠赤外光はガラス基板に吸収され、加熱されるが、４μ
ｍ以下の波長が大部分の場合はガラスの加熱が極めて少
ない。すなわち、結晶化された珪素膜をさらに結晶化さ
せるには０．５〜４μｍの波長が有効である。The present invention comprises a first step of forming a crystalline silicon film by annealing, a second step of patterning the silicon film, and a third step of heating the silicon film by intense light. Have. An insulating film that does not absorb light used in the third step may be formed on the silicon film between the second step and the third step. In particular, intrinsic or substantially intrinsic amorphous silicon is well absorbed by visible light, particularly light having a wavelength of less than 0.5 μm, and can convert the light into heat. However, the light of the present invention has a wavelength of 0.5 to 4 μm. Irradiate the light of. This wavelength can effectively absorb light and convert it into heat for a crystallized intrinsic or substantially intrinsic (phosphorus or boron is 10 17 cm −3 or less) silicon film. Far infrared light with a wavelength of 10 μm or more is absorbed by the glass substrate and is heated,
In most wavelengths below m, the glass is heated very little. That is, a wavelength of 0.5 to 4 μm is effective for further crystallizing the crystallized silicon film.
【００１１】本発明の上記第１の工程として、ニッケル
等の結晶化を助長せしめる金属元素を用いて、通常の固
相成長温度よりも低温で結晶化を行う方法を採用した場
合には、本発明の効果は著しい。本発明に利用すること
のできる結晶化を助長させる元素としては、８族元素で
あるＦｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉ
ｒ、Ｐｔを用いることができる。また３ｄ元素であるＳ
ｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｕ、Ｚｎも利用すること
ができる。さらに、実験によれば、Ａｕ、Ａｇ、におい
ても結晶化の作用が確認されている。特に上記元素の中
で、顕著な効果が得られ、その作用で結晶化した結晶性
珪素膜を用いてＴＦＴの動作が確認されているのがＮｉ
である。In the first step of the present invention, when a method of performing crystallization at a temperature lower than a normal solid phase growth temperature by using a metal element such as nickel which promotes crystallization is adopted, The effect of the invention is remarkable. Examples of elements that can be used in the present invention for promoting crystallization are group 8 elements Fe, Co, Ni, Ru, Rh, Pd, Os, and I.
r and Pt can be used. Moreover, S which is a 3d element
C, Ti, V, Cr, Mn, Cu, Zn can also be used. Further, according to the experiment, the crystallization effect is confirmed also in Au and Ag. In particular, among the above-mentioned elements, the remarkable effect is obtained, and the operation of the TFT is confirmed by using the crystalline silicon film crystallized by the action of Ni.
Is.
【００１２】これらの金属を添加された珪素膜は針状の
結晶が膜厚方向ではなく、基板表面に沿った方向に成長
することが観察されている。しかしながら、全面が均一
に結晶化してしまうわけではなく、結晶と結晶の間に非
晶質もしくはそれと同程度の結晶性の低い領域が取り残
される。It has been observed that in the silicon film to which these metals are added, needle-like crystals grow not in the film thickness direction but in the direction along the substrate surface. However, the entire surface does not crystallize uniformly, and an amorphous region or a region having low crystallinity comparable to that is left between the crystals.
【００１３】上述の様に、このような金属元素の添加さ
れた珪素膜は針状に結晶が成長し、その幅は珪素膜厚の
０．５〜３倍程度であり、横方向への、すなわち、結晶
の側面への成長は少ない。このため、前記非晶質領域は
長時間の熱アニールでも結晶化が完成せず、これをＴＦ
Ｔに用いた場合には特性の向上が十分でないことが問題
となった。As described above, in such a silicon film to which a metal element is added, crystals grow like needles, and the width thereof is about 0.5 to 3 times the silicon film thickness. That is, the growth on the side surface of the crystal is small. Therefore, even if the amorphous region is not annealed for a long time, crystallization is not completed.
When used for T, there was a problem that the improvement of the characteristics was not sufficient.
【００１４】本発明の第３の工程は、見掛け上、５００
〜６００℃の横方向の成長のみでなく、これに加えて８
００〜１３００℃の温度（珪素に熱電対を接触させて測
定する）で、針状結晶成長が「櫛の歯」のように成長し
た歯の間の低度の結晶化領域をさらに結晶化を助長させ
るのに特に寄与する。すなわち、針状の結晶の側面から
エピタキシャル状に結晶が成長し、非晶質部分を結晶化
させるからである。The third step of the present invention is apparently 500
Not only lateral growth at ~ 600 ° C, but also 8
At a temperature of 00 to 1300 ° C. (measured by bringing a thermocouple into contact with silicon), needle-like crystal growth further crystallizes a low-degree crystallization region between the grown teeth like “comb teeth”. Contributes particularly to promoting. That is, the crystal grows epitaxially from the side surface of the needle-shaped crystal to crystallize the amorphous portion.
【００１５】[0015]
【作用】４００〜６５０℃、代表的には５００〜６００
℃の熱アニールによって結晶化させた薄膜珪素半導体の
うち、アクティブ素子、例えば薄膜トランジスタ（ＴＦ
Ｔ）を形成する領域を除いた他をパターニング除去し
た。この針状の横成長させた島状の結晶領域に可視また
は近赤外光の照射を行うことで、珪素膜を選択的に加熱
することができ、さらに結晶性を助長させることができ
る。この際、ガラス基板等の赤外光の吸収は十分小さい
ので、ガラス基板を軟化させたり、収縮させたりして工
学的に使用できなくするほどの加熱することなしに光ア
ニールを行うことができる。Function: 400-650 ° C, typically 500-600
Among thin film silicon semiconductors crystallized by thermal annealing at ℃, active elements such as thin film transistors (TF
Other than the region where T) is formed, the patterning is removed. By irradiating the needle-shaped laterally grown island-shaped crystal region with visible light or near-infrared light, the silicon film can be selectively heated, and further the crystallinity can be promoted. At this time, since the absorption of infrared light by the glass substrate or the like is sufficiently small, it is possible to perform optical annealing without heating the glass substrate such that it softens or contracts and becomes unusable for engineering purposes. .
【００１６】特に、熱アニールに際して、結晶化を促進
させる金属元素を用いた場合には、それまで不十分であ
った針状結晶の側面への結晶化を促進させ、非常に緻密
な結晶性半導体薄膜を得ることができる。本発明によっ
て、例えば、ラマン分光法により、珪素膜の結晶領域が
増加することを、以下の実施例１に示す。また、本発明
を用いてＴＦＴを作製する工程例を実施例２〜４に示
す。In particular, when a metal element that promotes crystallization is used during thermal annealing, crystallization on the side surface of the needle-like crystal, which has been insufficient until then, is promoted, and a very dense crystalline semiconductor is obtained. A thin film can be obtained. Example 1 below shows that the present invention increases the crystalline region of a silicon film by, for example, Raman spectroscopy. In addition, examples of steps for manufacturing a TFT using the present invention are shown in Examples 2 to 4.
【００１７】[0017]
〔実施例１〕本実施例は、ガラス基板上に形成された珪
素薄膜の結晶性の改善に関するものである。図１（Ａ）
〜（Ｃ）を用いて説明する。まず、基板（コーニング７
０５９）１０１上にスパッタリング法によって厚さ２０
００Åの酸化珪素の下地膜１０２を形成した。つぎにメ
タルマスク、酸化珪素または窒化珪素膜等によって形成
されたマスク１０３を設けた。このマスク１０３は、ス
リット状に下地膜１０２を露呈させた。即ち、図１
（Ａ）の状態を上面から見ると、スリット状に下地膜１
０２は露呈しており、他ぼ部分はマスクされている状態
となっている。上記マスク１０３を設けた後、スパッタ
リング法によって、厚さ５〜２００Å、例えば２０Åの
ニッケル膜を１００の領域に選択的に成膜した。この状
態で、ニッケルが１００の領域に選択的に導入されるこ
とになる。（図１（Ａ））[Example 1] This example relates to improvement of crystallinity of a silicon thin film formed on a glass substrate. Figure 1 (A)
This will be described with reference to (C). First, the substrate (Corning 7
059) 101 with a thickness of 20 by sputtering.
A base film 102 of silicon oxide of 00Å was formed. Next, a metal mask, a mask 103 formed of a silicon oxide film, a silicon nitride film, or the like was provided. The mask 103 exposed the base film 102 in a slit shape. That is, FIG.
When the state of (A) is viewed from above, the base film 1 has a slit shape.
02 is exposed, and the other part is masked. After the mask 103 was provided, a nickel film having a thickness of 5 to 200 Å, for example, 20 Å was selectively formed in 100 regions by the sputtering method. In this state, nickel will be selectively introduced into the region of 100. (Fig. 1 (A))
【００１８】つぎに、マスク１０３を取り除いた。そし
て、プラズマＣＶＤ法によって、厚さ３００〜１５００
Å、例えば８００Åの真性（Ｉ型）の非晶質珪素膜１０
４を成膜した。Next, the mask 103 was removed. Then, the thickness of 300 to 1500 is obtained by the plasma CVD method.
Å, for example, 800 Å intrinsic (I-type) amorphous silicon film 10
4 was deposited.
【００１９】そして、窒素不活性雰囲気化（大気圧）、
５５０℃で８時間、または６００℃で４時間、熱アニー
ルして結晶化させた。この際、ニッケル膜が選択的に成
膜された１００の領域においては、基板１０１に対して
垂直方向に結晶性珪素膜１０４の結晶化が進行した。そ
して、領域１００以外の領域では、矢印１０５で示すよ
うに、領域１００から横方向（基板と平行な方向）に結
晶成長が進行した。（図１（Ｂ））Then, a nitrogen inert atmosphere (atmospheric pressure),
Crystallization was performed by thermal annealing at 550 ° C. for 8 hours or at 600 ° C. for 4 hours. At this time, in the region of 100 where the nickel film was selectively formed, the crystallization of the crystalline silicon film 104 proceeded in the direction perpendicular to the substrate 101. Then, in regions other than the region 100, crystal growth proceeded from the region 100 in the lateral direction (direction parallel to the substrate), as indicated by the arrow 105. (Fig. 1 (B))
【００２０】この工程の後に、珪素膜を１０〜１０００
μｍの大きさにパターニング。エッチングした。例え
ば、１００μｍ角にパターニングし、基板上に多くの島
状珪素膜１０４’を形成した。そして、０．５〜４μｍ
ここでは０．８〜１．４μｍにピークをもつ可視・近赤
外光を３０〜６００秒照射し、珪素膜１０４’の結晶化
をさらに助長させた。（図１（Ｃ））After this step, the silicon film is coated with 10-1000.
Patterned to a size of μm. Etched. For example, patterning was performed to a 100 μm square, and many island-shaped silicon films 104 ′ were formed on the substrate. And 0.5 to 4 μm
Here, visible / near infrared light having a peak at 0.8 to 1.4 μm was irradiated for 30 to 600 seconds to further promote crystallization of the silicon film 104 ′. (Fig. 1 (C))
【００２１】赤外線の光源としてはハロゲンランプを用
いた。可視・近赤外光の強度は、モニターの単結晶シリ
コンウェハー上の温度が８００〜１３００℃、代表的に
は９００〜１２００℃の間にあるように調整した。具体
的には、シリコンウェハーに埋め込んだ熱電対の温度を
モニターして、これを赤外線の光源にフィードバックさ
せた。本実施例では、昇温・降温は、図５（Ａ）もしく
は（Ｂ）のようにおこなった。昇温は、一定で速度は５
０〜２００℃／秒、降温は自然冷却で２０〜１００℃で
あった。A halogen lamp was used as the infrared light source. The intensity of visible / near infrared light was adjusted so that the temperature on the single crystal silicon wafer of the monitor was 800 to 1300 ° C, typically 900 to 1200 ° C. Specifically, the temperature of the thermocouple embedded in the silicon wafer was monitored and fed back to the infrared light source. In the present example, the temperature rise / fall was performed as shown in FIG. 5 (A) or (B). The temperature rise is constant and the speed is 5
The temperature was 0 to 200 ° C./sec, and the temperature was 20 to 100 ° C. by natural cooling.
【００２２】図５（Ａ）は一般的な温度サイクルで、昇
温時間ａ、保持時間ｂ、降温時間ｃの３つの過程からな
る。しかし、この場合には試料は室温から１０００℃も
の高温へ、さらに高温状態から室温へと急激に加熱・冷
却されるので、珪素膜や基板に与える影響が大きく、珪
素膜の剥離の可能性も高い。FIG. 5A shows a general temperature cycle, which is composed of three processes of a temperature raising time a, a holding time b, and a temperature lowering time c. However, in this case, since the sample is rapidly heated and cooled from room temperature to a temperature as high as 1000 ° C., and further from a high temperature state to room temperature, it has a great influence on the silicon film and the substrate, and the silicon film may be peeled off. high.
【００２３】この問題を解決するためには、図５（Ｂ）
のように、保持に達する前に、プレヒート時間ｄやポス
トヒート時間ｆを設け、保持時間に達する前に２００〜
５００℃の基板や膜に大きな影響を与えない温度に保持
しておくことが望ましい。To solve this problem, FIG.
As described above, a preheat time d and a postheat time f are provided before reaching the holding time, and 200 to before the holding time is reached.
It is desirable to keep at a temperature of 500 ° C. that does not significantly affect the substrate and film.
【００２４】なお、赤外光照射の際、その表面に保護膜
として酸化珪素または窒化珪素膜を形成してくことが好
ましい。これは、珪素膜１０４の表面の状態を良くする
ためである。また、この珪素膜１０４の表面の状態を良
くするために、Ｈ2 雰囲気中にておこなった。Ｈ2 雰囲
気に０．１〜１０％のＨＣｌ、その他ハロゲン化水素や
フッ素や塩素、臭素の化合物を混入してもよい。It is preferable to form a silicon oxide or silicon nitride film as a protective film on the surface of infrared light irradiation. This is to improve the surface condition of the silicon film 104. Further, in order to improve the condition of the surface of the silicon film 104, it was performed in an H 2 atmosphere. 0.1 to 10% of HCl, other hydrogen halides, and compounds of fluorine, chlorine, and bromine may be mixed in the H 2 atmosphere.
【００２５】この可視・近赤外光照射は、結晶化した珪
素膜を選択的に加熱することになるので、ガラス基板へ
の加熱を最小限に抑えることができる。そして、珪素膜
中の欠陥や不体結合手を減少させるのに非常に効果があ
る。また、この可視・近赤外光照射が加熱による結晶化
工程の後に行われることは重要である。事前に熱アニー
ルによる結晶化を行わずに、非晶質珪素膜に対し、いき
なり、赤外光照射を行った場合には良好な結晶は得られ
なかった。Since this visible / near-infrared light irradiation selectively heats the crystallized silicon film, the heating of the glass substrate can be minimized. And, it is very effective in reducing defects and intangible bonds in the silicon film. In addition, it is important that this visible / near-infrared light irradiation is performed after the crystallization step by heating. When the amorphous silicon film was suddenly irradiated with infrared light without being crystallized by thermal annealing in advance, good crystals were not obtained.
【００２６】図４には本実施例によって得られた結晶性
珪素膜のラマン分光スペクトルを示す。”ｃ−Ｓｉ”
は、標準試料として測定した単結晶シリコンウェハーの
ラマン散乱強度を示す。ここで、”１１００℃，１８０
ｓｅｃ”と表示されているのは、赤外光照射の温度が１
１００℃で、１８０秒間照射したことを意味している。
図から明らかなように、赤外光照射によって、ラマン強
度が増加しているが、これは結晶の体積分率が増加した
ことを示している。このように、結晶化の不十分だった
領域が赤外光照射によって結晶化したことが示された。FIG. 4 shows the Raman spectrum of the crystalline silicon film obtained in this example. "C-Si"
Indicates the Raman scattering intensity of a single crystal silicon wafer measured as a standard sample. Here, "1100 ℃, 180
"sec" is displayed when the temperature of infrared light irradiation is 1
This means irradiation at 100 ° C. for 180 seconds.
As is clear from the figure, the Raman intensity was increased by the infrared irradiation, which indicates that the volume fraction of the crystal was increased. Thus, it was shown that the region where the crystallization was insufficient was crystallized by the infrared light irradiation.
【００２７】〔実施例２〕本実施例は図１（Ａ）〜
（Ｅ）に示されるガラス基板上に形成された結晶性珪素
膜を用いたＰチャネル型ＴＦＴ（ＰＴＦＴという）とＮ
チャネル型ＴＦＴ（ＮＴＦＴという）とを相補型に組み
合わせた回路を形成する例である。本実施例の構成は、
アクティブ型の液晶表示装置の画素電極のスイッチング
素子や周辺ドライバー回路、さらにはイメージセンサや
集積回路に利用することができる。[Embodiment 2] This embodiment is shown in FIG.
(E) A P-channel TFT (referred to as PTFT) using a crystalline silicon film formed on a glass substrate and N
This is an example of forming a circuit in which a channel type TFT (referred to as NTFT) is combined in a complementary type. The configuration of this embodiment is
It can be used for a switching element of a pixel electrode of an active type liquid crystal display device, a peripheral driver circuit, an image sensor and an integrated circuit.
【００２８】図１に本実施例の作製工程の断面図を示
す。まず、基板（コーニング７０５９）１０１上にスパ
ッタリング法によって厚さ２０００Åの酸化珪素の下地
膜１０２を形成した。基板は、下地膜の成膜の前もしく
は後に、歪み温度よりも高い温度でアニールをおこなっ
た後、０．１〜１．０℃／分で歪み温度以下まで徐冷す
ると、その後の温度上昇を伴う工程（本発明の赤外光照
射を含む）での基板の収縮が少なく、マスク合わせが用
意となる。コーニング７０５９基板では、６２０〜６６
０℃で１〜４時間アニールした後、０．１〜１．０℃／
分、好ましくは、０．１〜０．３℃／分で徐冷し、４５
０〜５９０℃まで温度が低下した段階で取り出すとよ
い。FIG. 1 shows a sectional view of the manufacturing process of this embodiment. First, a 2000-Å-thick silicon oxide base film 102 was formed on a substrate (Corning 7059) 101 by a sputtering method. The substrate is annealed at a temperature higher than the strain temperature before or after the formation of the base film, and then gradually cooled to the strain temperature or less at 0.1 to 1.0 ° C./min. The shrinkage of the substrate in the accompanying steps (including the infrared light irradiation of the present invention) is small, and mask alignment is ready. 620-66 for Corning 7059 substrate
After annealing at 0 ° C for 1 to 4 hours, 0.1 to 1.0 ° C /
Min, preferably 0.1-0.3 ° C./min and slowly cooled to 45
It may be taken out when the temperature has dropped to 0 to 590 ° C.
【００２９】さて、下地膜成膜後、窒化珪素膜等によっ
て形成されたマスク１０３を設けた。このマスク１０３
は、スリット状に下地膜１０２を露呈させる。即ち、図
１（Ａ）の状態を上面から見ると、スリット状に下地膜
１０２は露呈しており、他ぼ部分はマスクされている状
態となっている。上記マスク１０３を設けた後、スパッ
タリング法によって、厚さ５〜２００Å、例えば２０Å
の珪化ニッケル膜（化学式ＮｉＳｉx 、０．４≦ｘ≦
２．５、例えば、ｘ＝２．０）を１００の領域に選択的
に成膜した。この状態で、ニッケルが１００の領域に選
択的に導入されることになる。（図１（Ａ））After forming the base film, a mask 103 made of a silicon nitride film or the like was provided. This mask 103
Exposes the base film 102 in a slit shape. That is, when the state of FIG. 1A is viewed from above, the underlying film 102 is exposed in a slit shape, and the other portions are masked. After the mask 103 is provided, the thickness is 5 to 200Å, for example, 20Å by the sputtering method.
Nickel silicide film (chemical formula NiSi x , 0.4 ≦ x ≦
2.5, for example, x = 2.0) was selectively deposited in 100 regions. In this state, nickel will be selectively introduced into the region of 100. (Fig. 1 (A))
【００３０】つぎに、マスク１０３を取り除き、プラズ
マＣＶＤ法によって、厚さ３００〜１５００Å、例えば
５００Åの真性（Ｉ型）の非晶質珪素膜１０４を成膜し
た。そして、不活性雰囲気下（窒素もしくはアルゴン、
大気圧），５５０℃、で４〜８時間アニールして結晶化
させた。この際、珪化ニッケル膜が選択的に成膜された
１００の領域においては、基板１０１に対して垂直方向
に結晶性珪素膜１０４の結晶化が進行した。そして、領
域１００以外の領域では、矢印１０５で示すように、領
域１００から横方向（基板と平行な方向）に結晶成長が
進行した。（図１（Ｂ））Next, the mask 103 was removed, and an intrinsic (I-type) amorphous silicon film 104 having a thickness of 300 to 1500 Å, for example 500 Å, was formed by the plasma CVD method. And under an inert atmosphere (nitrogen or argon,
It was annealed at 550 ° C. for 4 to 8 hours to crystallize. At this time, in the region 100 where the nickel silicide film was selectively formed, the crystallization of the crystalline silicon film 104 proceeded in the direction perpendicular to the substrate 101. Then, in regions other than the region 100, crystal growth proceeded from the region 100 in the lateral direction (direction parallel to the substrate), as indicated by the arrow 105. (Fig. 1 (B))
【００３１】この工程の後に、珪素膜をパターニングし
て、ＴＦＴの島状の活性層１０４’を形成した。この
際、チャネル形成領域となる部分に結晶成長の先端部
（すなわち、結晶珪素領域と非晶質珪素領域の境界で、
ニッケルの濃度が大きい）が存在しないようにすること
が重要である。こうすることで、ソース／ドレイン間を
移動するキャリアがチャネル形成領域において、ニッケ
ル元素の影響を受けないようにすることができる。活性
層１０４’の大きさはＴＦＴのチャネル長とチャネル幅
を考慮して決定される。小さなものでは、５０μｍ×２
０μｍ、大きなものでは１００μｍ×１０００μｍであ
った。After this step, the silicon film was patterned to form an island-shaped active layer 104 'of the TFT. At this time, a tip of crystal growth is formed at a portion which will be a channel formation region (that is, at the boundary between the crystalline silicon region and the amorphous silicon region,
It is important that there is no (high nickel concentration) present. This makes it possible to prevent carriers moving between the source / drain from being affected by the nickel element in the channel formation region. The size of the active layer 104 'is determined in consideration of the channel length and the channel width of the TFT. 50 μm x 2 for small ones
The size was 0 μm, and the larger one was 100 μm × 1000 μm.
【００３２】このような活性層を基板上に多く形成し
た。そして、０．５〜４μｍここでは０．８〜１．４μ
ｍにピークをもつ赤外光を３０〜１８０秒照射し、活性
層の結晶化をさらに助長させた。温度は８００〜１３０
０℃、代表的には９００〜１２００℃、例えば１１００
℃とした。活性層の表面の状態を良くするために、照射
はＨ2 雰囲気中でおこなった。本工程は、活性層を選択
的に加熱することになるので、ガラス基板への加熱を最
小限に抑えることができる。そして、活性層中の欠陥や
不体結合手を減少させるのに非常に効果がある。（図１
（Ｃ））Many such active layers were formed on the substrate. And 0.5 to 4 μm, where 0.8 to 1.4 μm
Irradiation with infrared light having a peak at m was performed for 30 to 180 seconds to further promote crystallization of the active layer. Temperature is 800-130
0 ° C., typically 900 to 1200 ° C., for example 1100
℃ was made. Irradiation was carried out in an H 2 atmosphere in order to improve the surface condition of the active layer. In this step, since the active layer is selectively heated, the heating of the glass substrate can be minimized. And, it is very effective in reducing defects and dangling bonds in the active layer. (Fig. 1
(C))
【００３３】つぎにプラズマＣＶＤ法によって厚さ１０
００Åの酸化珪素膜１０６をゲイト絶縁膜として成膜し
た。ＣＶＤの原料ガスとしてはＴＥＯＳ（テトラ・エト
キシ・シラン、Ｓｉ（ＯＣ2 Ｈ5 ）4 ）と酸素を用い、
成膜時の基板温度は３００〜５５０℃、例えば４００℃
とした。Next, a thickness of 10 is obtained by the plasma CVD method.
A 00Å silicon oxide film 106 was formed as a gate insulating film. TEOS (tetra-ethoxy-silane, Si (OC 2 H 5 ) 4 ) and oxygen are used as source gases for CVD,
The substrate temperature during film formation is 300 to 550 ° C., for example 400 ° C.
And
【００３４】このゲイト絶縁膜となる酸化珪素膜１０６
の成膜後に、可視・近赤外光の照射による光アニールを
再度行なった。このアニールによって、主に酸化珪素膜
１０６と珪素膜１０４との界面及びその近傍における準
位を消滅させることができた。これは、ゲイト絶縁膜と
チャネル形成領域との界面特性が極めて重要である絶縁
ゲイト型電界効果半導体装置にとっては極めて有用であ
る。A silicon oxide film 106 to be the gate insulating film
After the film formation, the photo-annealing by irradiation with visible / near infrared light was performed again. By this annealing, it was possible to eliminate the levels mainly at the interface between the silicon oxide film 106 and the silicon film 104 and in the vicinity thereof. This is extremely useful for an insulating gate type field effect semiconductor device in which the interface characteristics between the gate insulating film and the channel formation region are extremely important.
【００３５】引き続いて、スパッタリング法によって、
厚さ６０００〜８０００Å、例えば６０００Åのアルミ
ニウム（０．０１〜０．２％のスカンジウムを含む）を
成膜した。そして、アルミニウム膜をパターニングし
て、ゲイト電極１０７、１０９を形成した。さらに、こ
のアルミニウムの電極の表面を陽極酸化して、表面に酸
化物層１０８、１１０を形成した。この陽極酸化は、酒
石酸が１〜５％含まれたエチレングリコール溶液中で行
った。得られた酸化物層１０８、１１０の厚さは２００
０Åであった。なお、この酸化物１０８と１１０とは、
後のイオンドーピング工程において、オフセットゲイト
領域を形成する厚さとなるので、オフセットゲイト領域
の長さを上記陽極酸化工程で決めることができる。Subsequently, by the sputtering method,
A film of aluminum (containing 0.01 to 0.2% scandium) having a thickness of 6000 to 8000Å, for example, 6000Å was formed. Then, the aluminum film was patterned to form the gate electrodes 107 and 109. Further, the surface of the aluminum electrode was anodized to form oxide layers 108 and 110 on the surface. This anodic oxidation was performed in an ethylene glycol solution containing 1-5% tartaric acid. The resulting oxide layers 108, 110 have a thickness of 200.
It was 0Å. The oxides 108 and 110 are
The thickness of the offset gate region is formed in the subsequent ion doping process, so that the length of the offset gate region can be determined by the anodizing process.
【００３６】次に、イオンドーピング法（プラズマドー
ピング法とも言う）によって、活性層領域（ソース／ド
レイン、チャネルを構成する）にゲイト電極部、すなわ
ちゲイト電極１０７とその周囲の酸化層１０８、ゲイト
電極１０９とその周囲の酸化層１１０をマスクとして、
自己整合的にＰもしくはＮ導電型を付与する不純物を添
加した。ドーピングガスとして、フォスフィン（ＰＨ
3 ）およびジボラン（Ｂ2 Ｈ6 ）を用い、前者の場合
は、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶ、後者
の場合は、４０〜８０ｋＶ、例えば６５ｋＶとする。ド
ース量は１×１０15〜８×１０15ｃｍ-2、例えば、燐を
２×１０15ｃｍ-2、ホウ素を５×１０15とした。ドーピ
ングに際しては、一方の領域をフォトレジストで覆うこ
とによって、それぞれの元素を選択的にドーピングし
た。この結果、Ｎ型の不純物領域１１４と１１６、Ｐ型
の不純物領域１１１と１１３が形成され、Ｐチャネル型
ＴＦＴ（ＰＴＦＴ）の領域とＮチャネル型ＴＦＴ（ＮＴ
ＦＴ）との領域を形成することができた。Next, the gate electrode portion, that is, the gate electrode 107 and the oxide layer 108 and the gate electrode around the gate electrode 107 are formed in the active layer region (which constitutes the source / drain and the channel) by the ion doping method (also called plasma doping method). 109 and the oxide layer 110 around it as a mask,
Impurities that impart P or N conductivity type were added in a self-aligned manner. As doping gas, phosphine (PH
3 ) and diborane (B 2 H 6 ) are used, and the acceleration voltage is 60 to 90 kV, for example 80 kV in the former case, and 40 to 80 kV, for example 65 kV in the latter case. The dose amount was 1 × 10 15 to 8 × 10 15 cm −2 , for example, phosphorus was 2 × 10 15 cm −2 and boron was 5 × 10 15 . Upon doping, one region was covered with a photoresist to selectively dope each element. As a result, N-type impurity regions 114 and 116 and P-type impurity regions 111 and 113 are formed, and a P-channel type TFT (PTFT) region and an N-channel type TFT (NT) are formed.
It was possible to form a region with FT).
【００３７】その後、レーザー光の照射によってアニー
ル行った。レーザー光としては、ＫｒＦエキシマレーザ
ー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いた
が、他のレーザーであってもよい。レーザー光の照射条
件は、エネルギー密度が２００〜４００ｍＪ／ｃｍ2 、
例えば２５０ｍＪ／ｃｍ2 とし、一か所につき２〜１０
ショット、例えば２ショット照射した。このレーザー光
の照射時に基板を２００〜４５０℃程度に加熱すること
によって、効果を増大せしめてもよい。（図１（Ｄ））After that, annealing was performed by irradiation with laser light. As the laser light, a KrF excimer laser (wavelength 248 nm, pulse width 20 nsec) was used, but another laser may be used. The laser light irradiation conditions are energy density of 200 to 400 mJ / cm 2 ,
For example, 250 mJ / cm 2 and 2 to 10 per place
Shot, for example, 2 shots were irradiated. The effect may be increased by heating the substrate to about 200 to 450 ° C. during the irradiation of the laser light. (Fig. 1 (D))
【００３８】また、この工程は、可視・近赤外光による
ランプアニールによる方法でもよい。可視・近赤外線は
結晶化した珪素、または燐またはホウ素が１０19〜１０
21ｃｍ-3添加された非晶質珪素へは吸収されやすく、１
０００℃以上の熱アニールにも匹敵する効果的なアニー
ルを行うことができる。燐またはホウ素が添加されてい
ると、その不純物散乱により、近赤外線でも十分光が吸
収される。このことは肉眼による観察でも黒色であるこ
とから十分に推測がつく。その反面、ガラス基板へは吸
収されにくいので、ガラス基板を高温に加熱することが
なく、また短時間の処理ですむので、ガラス基板の縮み
が問題となる工程においては最適な方法であるといえ
る。Further, this step may be performed by lamp annealing with visible / near infrared light. In the visible / near infrared, crystallized silicon, or phosphorus or boron is 10 19 to 10 10.
It is easily absorbed by the amorphous silicon added with 21 cm -3.
Effective annealing comparable to thermal annealing at 000 ° C. or higher can be performed. When phosphorus or boron is added, the light is sufficiently absorbed even in the near infrared due to the impurity scattering. This can be fully inferred because it is black even when observed with the naked eye. On the other hand, since it is difficult to be absorbed by the glass substrate, it does not require heating the glass substrate to a high temperature and requires only a short treatment time, so it can be said that it is the optimal method in the process where shrinkage of the glass substrate is a problem. .
【００３９】続いて、厚さ６０００Åの酸化珪素膜１１
８を層間絶縁物としてプラズマＣＶＤ法によって形成し
た。この層間絶縁物としてはポリイミドまたは酸化珪素
とポリイミドの２層膜を利用してもよい。さらにコンタ
クトホールを形成して、金属材料、例えば、窒化チタン
とアルミニウムの多層膜によってＴＦＴの電極・配線１
１７、１２０、１１９を形成した。最後に、１気圧の水
素雰囲気で３５０℃、３０分のアニールを行い、ＴＦＴ
を相補型に構成した半導体回路を完成した。（図１
（Ｅ）） 特に本発明では、可視・近赤外光による光アニールの工
程で生じた不対結合手を、その後の工程で、水素雰囲気
において、２５０〜４００℃で加熱することによって中
和することが重要である。Then, a silicon oxide film 11 having a thickness of 6000Å is formed.
8 was formed by the plasma CVD method as an interlayer insulator. As this interlayer insulator, polyimide or a two-layer film of silicon oxide and polyimide may be used. Further, a contact hole is formed, and a TFT electrode / wiring 1 is formed of a metal material, for example, a multilayer film of titanium nitride and aluminum.
17, 120, 119 were formed. Finally, anneal at 350 ° C. for 30 minutes in a hydrogen atmosphere of 1 atm, and
We have completed a semiconductor circuit that has a complementary structure. (Fig. 1
(E) In particular, in the present invention, the dangling bonds generated in the step of photo-annealing by visible / near infrared light are neutralized in the subsequent step by heating at 250 to 400 ° C. in a hydrogen atmosphere. This is very important.
【００４０】上記に示す回路は、ＰＴＦＴとＮＴＦＴと
を相補型に設けたＣＭＯＳ構造であるが、上記工程にお
いて、２つのＴＦＴを同時に作り、中央で切断すること
により、独立したＴＦＴを２つ同時に作製することも可
能である。The circuit shown above has a CMOS structure in which PTFT and NTFT are provided in a complementary type. In the above process, two independent TFTs are formed at the same time by cutting two TFTs at the same time and cutting them at the center. It is also possible to produce.
【００４１】本実施例においては、Ｎｉを導入する方法
として、非晶質珪素膜１０４下の下地膜１０２上に選択
的にＮｉを薄膜（極めて薄いので、膜として観察するこ
とは困難である）として形成し、この部分から結晶成長
を行わす方法を採用したが、非晶質珪素膜１０４を形成
後に、選択的に珪化ニッケル膜を成膜する方法でもよ
い。即ち、結晶成長は非晶質珪素膜の上面から行っても
よいし、下面から行ってもよい。また、予め非晶質珪素
膜を成膜し、さらにイオンドーピング法を用いて、ニッ
ケルイオンをこの非晶質珪素膜１０４中に選択的に注入
する方法を採用してもよい。この場合は、ニッケル元素
の濃度を細かく制御することができるという特徴を有す
る。またプラズマ処理やＣＶＤ法による方法でもよい。In this embodiment, as a method of introducing Ni, Ni is selectively thin film on the base film 102 under the amorphous silicon film 104 (it is extremely thin, so it is difficult to observe it as a film). However, a method of selectively forming a nickel silicide film after forming the amorphous silicon film 104 may be used. That is, crystal growth may be performed from the upper surface or the lower surface of the amorphous silicon film. Alternatively, a method of forming an amorphous silicon film in advance and then selectively implanting nickel ions into the amorphous silicon film 104 by using an ion doping method may be adopted. In this case, the nickel element concentration can be finely controlled. Alternatively, a plasma treatment or a CVD method may be used.
【００４２】〔実施例３〕本実施例は、アクティブ型の
液晶表示装置において、Ｎチャネル型ＴＦＴをスイッチ
ング素子として各画素に設けた例である。以下において
は、一つの画素について説明するが、他に多数（一般に
は数十万）の画素が同様な構造で形成される。また、Ｎ
チャネル型ＴＦＴではなくＰチャネル型ＴＦＴでもよい
ことはいうまでもない。また、液晶表示装置の画素部分
に設けるのではなく、周辺回路部分にも利用できる。ま
た、イメージセンサや他の装置に利用することができ
る。即ち薄膜トランジタと利用するのであれば、特にそ
の用途が限定されるものではない。[Embodiment 3] This embodiment is an example in which an N-channel TFT is provided in each pixel as a switching element in an active liquid crystal display device. Although one pixel will be described below, a large number of pixels (generally several hundreds of thousands) are formed in the same structure. Also, N
It goes without saying that a P-channel TFT may be used instead of the channel TFT. Further, instead of being provided in the pixel portion of the liquid crystal display device, it can be used in the peripheral circuit portion. It can also be used for image sensors and other devices. That is, if it is used as a thin film transistor, its use is not particularly limited.
【００４３】本実施例の作製工程の概略を図２に示す。
本実施例において、基板２０１としてはコーニング７０
５９ガラス基板（厚さ１．１ｍｍ、３００×４００ｍ
ｍ）を使用した。まず、下地膜２０２（酸化珪素）をプ
ラズマＣＶＤ法で２０００Åの厚さに形成した。ＣＶＤ
の原料ガスとしてはＴＥＯＳと酸素を用いた。この後、
選択的にニッケルを導入するために、窒化珪素膜によ
り、マスク２０３を形成した。そして、スパッタリング
法によりニッケル膜を成膜した。このニッケル膜は、ス
パッタリング法によって、厚さ５〜２００Å、例えば２
０Åの厚さに形成した。このようにして、選択的に領域
２０４にニッケル膜が形成された。（図２（Ａ））The outline of the manufacturing process of this embodiment is shown in FIG.
In this embodiment, Corning 70 is used as the substrate 201.
59 glass substrate (thickness 1.1 mm, 300 x 400 m
m) was used. First, the base film 202 (silicon oxide) was formed to a thickness of 2000 Å by the plasma CVD method. CVD
TEOS and oxygen were used as the raw material gas. After this,
A mask 203 was formed from a silicon nitride film in order to selectively introduce nickel. Then, a nickel film was formed by the sputtering method. This nickel film has a thickness of 5 to 200 Å, for example, 2 by the sputtering method.
Formed to a thickness of 0Å. In this way, the nickel film was selectively formed in the region 204. (Fig. 2 (A))
【００４４】この後、ＬＰＣＶＤ法もしくはプラズマＣ
ＶＤ法で非晶質珪素膜２０５を１０００Åの厚さに形成
した。そして、４５０℃で１時間脱水素化を行った後、
加熱アニールによって結晶化を行った。このアニール工
程は、窒素雰囲気下、５５０℃で８時間行った。このア
ニール工程において、非晶質珪素膜２０５下の２０４の
領域には、ニッケル膜が形成されているので、この部分
から結晶化が起こった。この結晶化の際、図２（Ｂ）の
矢印で示すように、ニッケルが成膜されている領域２０
４では、基板２０１に垂直方向に珪素の結晶成長が進行
した。また、矢印で示されるように、ニッケルが成膜さ
れいていない領域（領域２０５以外の領域）において
は、基板に対し、平行な方向に結晶成長が進行した。
（図２（Ｂ））After this, the LPCVD method or plasma C
An amorphous silicon film 205 was formed in a thickness of 1000Å by the VD method. Then, after performing dehydrogenation at 450 ° C. for 1 hour,
Crystallization was performed by heat annealing. This annealing step was performed at 550 ° C. for 8 hours in a nitrogen atmosphere. In this annealing step, since the nickel film was formed in the region 204 under the amorphous silicon film 205, crystallization occurred from this portion. At the time of this crystallization, as shown by the arrow in FIG.
In No. 4, silicon crystal growth progressed in the direction perpendicular to the substrate 201. Further, as indicated by the arrow, in the region where nickel was not formed (region other than the region 205), crystal growth proceeded in a direction parallel to the substrate.
(Fig. 2 (B))
【００４５】この熱アニール工程の後、結晶化した珪素
膜をパターニングしてＴＦＴの島状活性層２０５’のみ
を残存させ、その他を除去した。この際、結晶成長した
結晶の先端部が活性層、なかでもチャネル形成領域に存
在しないようにすることが重要である。具体的には、図
２（Ｂ）の珪素膜２０５のうち、少なくとも結晶化の先
端部とニッケルが導入された２０４の部分をエッチング
で除去し、結晶性珪素膜２０５の基板に平行な方向に結
晶成長した中間部分を活性層として利用することが好ま
しい。これは、ニッケルが結晶成長先端部および導入部
に集中して存在している事実を踏まえ、この先端部に集
中したニッケルがＴＦＴの特性に悪影響を及ぼすことを
防ぐためである。そして、島状活性層２０５’に可視・
近赤外光を照射し、光アニールした。温度は１１００
℃、時間は３０秒とした。（図２（Ｃ））After this thermal annealing process, the crystallized silicon film was patterned to leave only the island-shaped active layer 205 'of the TFT and remove the others. At this time, it is important that the tip of the grown crystal does not exist in the active layer, especially in the channel formation region. Specifically, of the silicon film 205 in FIG. 2B, at least the crystallization tip and the portion of nickel introduced 204 are removed by etching, and the crystalline silicon film 205 is removed in a direction parallel to the substrate. It is preferable to use the middle portion where the crystal has grown as the active layer. This is to prevent the nickel concentrated in the tip portion from adversely affecting the characteristics of the TFT, in consideration of the fact that nickel is concentrated in the crystal growth tip portion and the introduction portion. Then, visible on the island-shaped active layer 205 '.
It was irradiated with near infrared light and annealed by light. The temperature is 1100
C. and the time was 30 seconds. (Fig. 2 (C))
【００４６】さらにテトラ・エトキシ・シラン（ＴＥＯ
Ｓ）を原料として、酸素雰囲気中のプラズマＣＶＤ法に
よって、酸化珪素のゲイト絶縁膜（厚さ７０〜１２０ｎ
ｍ、典型的には１２０ｎｍ）２０６を形成した。基板温
度は３５０℃とした。次に公知の多結晶珪素を主成分と
した膜をＣＶＤ法で形成し、パターニングを行うことに
よって、ゲイト電極２０７を形成した。多結晶珪素には
導電性を向上させるために不純物として燐を０．１〜５
％導入した。Furthermore, tetra-ethoxy-silane (TEO
S) as a raw material by a plasma CVD method in an oxygen atmosphere by a silicon oxide gate insulating film (thickness 70 to 120 n
m, typically 120 nm) 206. The substrate temperature was 350 ° C. Next, a well-known film containing polycrystalline silicon as a main component was formed by a CVD method and patterned to form a gate electrode 207. Phosphorus is added to polycrystalline silicon in an amount of 0.1 to 5 as an impurity in order to improve conductivity.
% Introduced.
【００４７】その後、Ｎ型の不純物として、燐をイオン
ドーピング法で注入し、自己整合的にソース領域２０
８、チャネル形成領域２０９、ドレイン領域２１０を形
成した。そして、ＫｒＦレーザー光を照射することによ
って、イオン注入のために結晶性の劣化した珪素膜の結
晶性を改善させた。このときにはレーザー光のエネルギ
ー密度は２５０〜３００ｍＪ／ｃｍ2 とした。このレー
ザー照射によって、このＴＦＴのソース／ドレインのシ
ート抵抗は３００〜８００Ω／ｃｍ2 となった。また、
この工程は可視・近赤外光のランプアニールによって行
ってもよい。（図２（Ｄ））Thereafter, phosphorus is implanted as an N-type impurity by an ion doping method, and the source region 20 is self-aligned.
8, the channel formation region 209, and the drain region 210 were formed. Then, by irradiating the KrF laser beam, the crystallinity of the silicon film whose crystallinity was deteriorated due to the ion implantation was improved. At this time, the energy density of the laser light was set to 250 to 300 mJ / cm 2 . By this laser irradiation, the sheet resistance of the source / drain of this TFT became 300 to 800 Ω / cm 2 . Also,
This step may be performed by visible / near infrared lamp annealing. (Fig. 2 (D))
【００４８】その後、酸化珪素またはポリイミドによっ
て層間絶縁物２１１を形成し、さらに、画素電極２１２
をＩＴＯによって形成した。そして、コンタクトホール
を形成して、ＴＦＴのソース／ドレイン領域にクロム／
アルミニウム多層膜で電極２１３、２１４を形成し、こ
のうち一方の電極２１４はＩＴＯ２１２にも接続するよ
うにした。最後に、水素中で２００〜４００℃で２時間
アニールして、水素化をおこなった。このようにして、
ＴＦＴを完成した。この工程は、同時に他の多数の画素
領域においても同時に行われる。また、より耐湿性を向
上させるために、全面に窒化珪素等でパッシベーション
膜を形成してもよい。（図２（Ｅ））After that, an interlayer insulator 211 is formed of silicon oxide or polyimide, and the pixel electrode 212 is further formed.
Was formed of ITO. Then, a contact hole is formed, and chromium /
The electrodes 213 and 214 were formed of an aluminum multilayer film, and one of the electrodes 214 was connected to the ITO 212. Finally, hydrogenation was performed by annealing in hydrogen at 200 to 400 ° C. for 2 hours. In this way
The TFT is completed. This step is simultaneously performed on many other pixel regions at the same time. In addition, in order to further improve the moisture resistance, a passivation film may be formed on the entire surface with silicon nitride or the like. (Fig. 2 (E))
【００４９】本実施例で作製したＴＦＴは、ソース領
域、チャネル形成領域、ドレイン領域を構成する活性層
として、キャリアの流れる方向に結晶成長させた結晶性
珪素膜を用いているので、結晶粒界をキャリアが横切る
ことがなく、即ちキャリアが針状の結晶の結晶粒界に沿
って移動することになるから、キャリアの移動度の高い
ＴＦＴを得ることができる。本実施例で作製したＴＦＴ
はＮチャネル型であり、その移動度は、９０〜１３０
（ｃｍ2 ／Ｖｓ）であった。従来の６００℃、４８時間
の熱アニールによる結晶化によって得られた結晶珪素膜
を用いたＮチャネル型ＴＦＴに移動が、５０〜７０（ｃ
ｍ2 ／Ｖｓ）であったことと比較すると、これは大きな
特性の向上である。さらに５５０℃のアニールによる結
晶化の工程の後に可視・近赤外光の照射によるアニール
を行わないと、概して移動度が低く、オンオフ比も低い
ものしか得られなかった。このことから、強光照射によ
る結晶化助長工程はＴＦＴの信頼性向上の上で有益であ
ることがわかった。The TFT manufactured in this example uses a crystalline silicon film which is crystal-grown in the direction of carrier flow as an active layer forming a source region, a channel forming region and a drain region. Since the carriers do not traverse, that is, the carriers move along the crystal grain boundaries of needle-like crystals, a TFT with high carrier mobility can be obtained. TFT manufactured in this example
Is an N-channel type, and its mobility is 90 to 130.
(Cm 2 / Vs). The movement to the conventional N-channel TFT using the crystalline silicon film obtained by crystallization by thermal annealing at 600 ° C. for 48 hours is 50 to 70 (c
m 2 / Vs), this is a great improvement in characteristics. Further, unless annealing by irradiation of visible / near infrared light is performed after the crystallization step by annealing at 550 ° C., generally, only mobility and low on / off ratio can be obtained. From this, it was found that the crystallization promoting step by intense light irradiation is useful for improving the reliability of the TFT.
【００５０】〔実施例４〕図３を用いて、本実施例を説
明する。まずガラス基板３０１上に下地膜３０２を形成
し、さらに、プラズマＣＶＤ法によって厚さ３００〜８
００Åの非晶質珪素膜３０４を成膜した。そして、厚さ
１０００Åの酸化珪素のマスク３０３を用いて３００で
示される領域にニッケル膜を実施例１と同様にして成膜
した。次に５５０℃、８時間の加熱アニールを行い、珪
素膜３０４の結晶化を行った。この際、矢印３０５で示
されるように、基板に対して平行な方向に結晶成長が進
行した。（図３（Ａ））[Embodiment 4] This embodiment will be described with reference to FIG. First, a base film 302 is formed on a glass substrate 301, and then a thickness of 300 to 8 is formed by a plasma CVD method.
An amorphous silicon film 304 of 00Å was formed. Then, a nickel film was formed in a region indicated by 300 using the mask 303 of silicon oxide having a thickness of 1000 Å in the same manner as in Example 1. Next, heating annealing was performed at 550 ° C. for 8 hours to crystallize the silicon film 304. At this time, as indicated by an arrow 305, crystal growth proceeded in a direction parallel to the substrate. (Fig. 3 (A))
【００５１】次に、珪素膜３０４をパターニングして、
島状の活性層領域３０６および３０７を形成した。この
際、図３（Ａ）で３００で示された領域が、ニッケルが
直接導入された領域であり、ニッケルが高濃度に存在す
る領域である。また、実施例２および３で示したように
結晶成長の終点にも、やはりニッケルが高濃度に存在す
る。これらの領域は、その間の結晶化している領域に比
較してニッケルの濃度が１桁近く高いことが判明してい
る。したがって、本実施例においては、アクティ素子、
例えばＴＦＴを形成するための領域である活性層領域３
０６、３０７はこれらのニッケル濃度の高い領域を避け
てパターニングした。そして、Ｎｉの高濃度領域を意図
的に除去した。活性層のエッチングは垂直方向に異方性
を有するＲＩＥ法によって行った。本実施例の活性層中
でのニッケル濃度は、１×１０17〜１×１０19ｃｍ-3程
度であった。（図３（Ｂ））Next, the silicon film 304 is patterned,
Island-shaped active layer regions 306 and 307 were formed. At this time, the region indicated by 300 in FIG. 3A is a region into which nickel is directly introduced, and is a region in which nickel exists in a high concentration. Further, as shown in Examples 2 and 3, nickel also exists in high concentration at the end point of crystal growth. It has been found that the nickel concentration in these regions is higher than that of the crystallized regions by almost one digit. Therefore, in this embodiment, the acti element,
For example, an active layer region 3 which is a region for forming a TFT
06 and 307 were patterned while avoiding the regions having high nickel concentration. Then, the high concentration region of Ni was intentionally removed. The etching of the active layer was performed by the RIE method having anisotropy in the vertical direction. The nickel concentration in the active layer of this example was about 1 × 10 17 to 1 × 10 19 cm −3 . (Fig. 3 (B))
【００５２】本実施例では、活性層３０６と３０７とを
利用して相補型に構成されたＴＦＴ回路を得る。すなわ
ち、本実施例の回路はＰＴＦＴとＮＴＦＴが分断されて
いる点で、実施例２の図１（Ｄ）に示す構成と異なる。
すなわち、図１（Ｄ）に示す構造においては、２つのＴ
ＦＴの活性層が連続してつながっており、その中間領域
においてニッケル濃度が高いが、本実施例では、どの部
分を取ってみてもニッケル濃度は低いという特色を有す
る。このため動作の安定性を高めることができる。In this embodiment, a complementary TFT circuit is obtained by utilizing the active layers 306 and 307. That is, the circuit of this embodiment is different from the structure shown in FIG. 1D of the second embodiment in that the PTFT and the NTFT are separated.
That is, in the structure shown in FIG.
The active layers of the FT are continuously connected, and the nickel concentration is high in the intermediate region, but this embodiment has a feature that the nickel concentration is low regardless of which part is taken. Therefore, the stability of operation can be improved.
【００５３】次いで、厚さ２００〜３０００Åの厚さの
酸化珪素または窒化珪素膜３０８をプラズマＣＶＤ法に
よって形成した。そして、実施例２と同様に可視・近赤
外光のランプアニールをおこなった。条件は実施例３と
同じとした。本実施例では可視・近赤外光照射の際に、
酸化珪素または窒化珪素の保護膜が活性層の表面に形成
されており、このため、赤外光照射の際の表面の荒れや
汚染を防止することができた。（図３（Ｃ））Then, a silicon oxide or silicon nitride film 308 having a thickness of 200 to 3000 Å was formed by the plasma CVD method. Then, as in Example 2, lamp annealing of visible / near infrared light was performed. The conditions were the same as in Example 3. In this embodiment, when irradiating visible / near infrared light,
Since a protective film of silicon oxide or silicon nitride is formed on the surface of the active layer, it was possible to prevent the surface from being roughened or contaminated during infrared light irradiation. (Fig. 3 (C))
【００５４】可視・近赤外光照射後、保護膜３０８を除
去した。その後は実施例２と同様にゲイト絶縁膜３０
９、ゲイト電極３１０、３１１を形成（図３（Ｄ））
し、層間絶縁物３１２を形成して、これにコンタクトホ
ールを形成し、メタル配線３１３、３１４、３１５を形
成した。（図３（Ｅ））このようにして、相補型ＴＦＴ
回路を形成した。本実施例では可視・近赤外光照射の際
に活性層の表面に保護膜が形成されており、表面の荒れ
や汚染が防止される。このため、本実施例のＴＦＴの特
性（電界移動度やしきい値電圧）および信頼性は極めて
良好であった。After irradiation with visible / near infrared light, the protective film 308 was removed. After that, the gate insulating film 30 is formed as in the second embodiment.
9. Form gate electrodes 310 and 311 (FIG. 3D)
Then, an interlayer insulator 312 was formed, a contact hole was formed in this, and metal wirings 313, 314, and 315 were formed. (FIG. 3E) In this way, the complementary TFT
Formed a circuit. In this embodiment, a protective film is formed on the surface of the active layer upon irradiation with visible / near infrared light, so that the surface is prevented from being roughened or contaminated. Therefore, the characteristics (electric field mobility and threshold voltage) and reliability of the TFT of this example were extremely good.
【００５５】[0055]
【発明の効果】加熱アニールによって結晶化が行われた
結晶性珪素膜に対して、可視・近赤外光照射の光アニー
ルを追加して行うことにより、結晶性をさらに助長せし
めると同時に膜質を緻密化させることができ、良好な結
晶性を有した珪素膜を得ることができた。さらに、珪素
膜上に絶縁膜を形成した後、赤外光の照射によってアニ
ールを行うことによって、界面準位を減らすことがで
き、また、これらの工程の後、水素化アニールを水素雰
囲気中、２００〜４５０℃での処理により、不対結合手
を除去・中和できた。特に本発明は絶縁ゲイト型半導体
装置の形成に極めて効果がある。[Effects of the Invention] The crystalline silicon film crystallized by heat annealing is additionally annealed with visible / near infrared light to further enhance the crystallinity and improve the film quality. It was possible to densify and obtain a silicon film having good crystallinity. Further, after forming an insulating film on the silicon film, annealing can be performed by irradiation of infrared light to reduce the interface state. After these steps, hydrogenation annealing can be performed in a hydrogen atmosphere. By the treatment at 200 to 450 ° C., it was possible to remove and neutralize the unpaired bonds. In particular, the present invention is extremely effective in forming an insulating gate type semiconductor device.
【図１】 実施例１および２のＴＦＴの作製工程を示
す。FIG. 1 shows a manufacturing process of TFTs of Examples 1 and 2.
【図２】 実施例３のＴＦＴの作製工程を示す。FIG. 2 shows a process of manufacturing a TFT of Example 3.
【図３】 実施例４のＴＦＴの作製工程を示す。FIG. 3 shows a process of manufacturing a TFT of Example 4.
【図４】 実施例１によって得られたシリコン膜のラマ
ン散乱分光結果FIG. 4 is a result of Raman scattering spectroscopy of the silicon film obtained in Example 1.
【図５】 実施例１の温度設定例を示す。FIG. 5 shows an example of temperature setting according to the first embodiment.
１０１ ガラス基板 １０２ 下地膜（酸化珪素膜） １０３ マスク １０４ 珪素膜 １０４’ 島状珪素膜（活性層） １０５ 結晶化の方向 １０６ ゲイト絶縁膜（酸化珪素膜） １０７ ゲイト電極（アルミニウム） １０８ 陽極酸化層（酸化アルミニウム） １０９ ゲイト電極 １１０ 陽極酸化層 １１１ ソース（ドレイン）領域 １１２ チャネル形成領域 １１３ ドレイン（ソース）領域 １１４ ソース（ドレイン）領域 １１５ チャネル形成領域 １１６ ドレイン（ソース）領域 １１７ 電極 １１８ 層間絶縁物 １１９ 電極 １２０ 電極 Reference Signs List 101 glass substrate 102 base film (silicon oxide film) 103 mask 104 silicon film 104 'island-shaped silicon film (active layer) 105 crystallization direction 106 gate insulating film (silicon oxide film) 107 gate electrode (aluminum) 108 anodized layer (Aluminum oxide) 109 Gate electrode 110 Anodized layer 111 Source (drain) region 112 Channel formation region 113 Drain (source) region 114 Source (drain) region 115 Channel formation region 116 Drain (source) region 117 Electrode 118 Interlayer insulator 119 Electrode 120 electrode
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/12 Ｒ 29/786 21/336 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI technical display location H01L 27/12 R 29/786 21/336
Claims (6)
の工程と、 前記非単結晶珪素膜を加熱アニールによって結晶化させ
る第２の工程と、 前記非単結晶珪素膜を島状にパターニングする第３の工
程と、 該工程にひき続いて近赤外から可視光、好ましくは波長
４μｍ〜０．５μｍの強光の照射によって結晶化を助長
させる第４の工程と、を有する半導体装置の作製方法。1. A first method for forming a non-single crystal silicon film on a substrate
Step, a second step of crystallizing the non-single-crystal silicon film by heat annealing, a third step of patterning the non-single-crystal silicon film in an island shape, and subsequent to the step, near infrared To a visible light, preferably a strong light having a wavelength of 4 μm to 0.5 μm, for promoting crystallization, and a fourth step.
には結晶化を助長させる金属元素が含まれていることを
特長とする半導体装置の作製方法。2. The method for manufacturing a semiconductor device according to claim 1, wherein the non-single-crystal silicon film contains a metal element that promotes crystallization.
３の工程の後に、 前記島状の非単結晶半導体珪素膜を覆って、第４の工程
において用いられる強光を透過する絶縁性の被膜を形成
する第５の工程、を有する半導体装置の作製方法。3. The insulating property according to claim 1, which covers the island-shaped non-single-crystal semiconductor silicon film after the second step or the third step and transmits strong light used in the fourth step. 5. A method for manufacturing a semiconductor device, including the fifth step of forming a coating film.
珪素または酸化珪素を主成分とする膜であることを特長
とする半導体装置の作製方法。4. The method for manufacturing a semiconductor device according to claim 3, wherein the insulating film is a film containing silicon nitride or silicon oxide as a main component.
の工程と、 前記非単結晶珪素膜に選択的に結晶化を助長させる金属
元素を添加する第２の工程と、 前記非単結晶珪素膜を加熱アニールによって前記第２の
工程で金属元素が選択的に添加された領域の周囲を結晶
化させる第３の工程と、 該工程にひき続いて近赤外光または可視光、好ましくは
波長４μｍ〜０．５μｍの強光の照射によって結晶化を
助長させる第４の工程と、を有する半導体装置の作製方
法。5. A first method for forming a non-single crystal silicon film on a substrate
And a second step of adding a metal element that selectively promotes crystallization to the non-single crystal silicon film, and a metal element is selected in the second step by heat annealing the non-single crystal silicon film. The third step of crystallizing the periphery of the region that has been added, and accelerating the crystallization by irradiating with near-infrared light or visible light, preferably strong light having a wavelength of 4 μm to 0.5 μm. And a fourth step of making the semiconductor device.
０〜４５０℃での熱アニールをして、珪素の不対結合手
を中和する工程を有することを特長とする半導体装置の
作製方法。6. The hydrogen atmosphere according to claim 5,
A method for manufacturing a semiconductor device, comprising a step of neutralizing dangling bonds of silicon by thermal annealing at 0 to 450 ° C.
Priority Applications (13)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5204774A JP2789417B2 (en) | 1993-07-27 | 1993-07-27 | Method for manufacturing semiconductor device |
| TW085109758A TW369686B (en) | 1993-07-27 | 1994-07-20 | Semiconductor device and process for fabricating the same |
| US08/277,746 US5529937A (en) | 1993-07-27 | 1994-07-20 | Process for fabricating thin film transistor |
| TW083106643A TW357415B (en) | 1993-07-27 | 1994-07-20 | Semiconductor device and process for fabricating the same |
| CNB991213068A CN1160759C (en) | 1993-07-27 | 1994-07-27 | Semiconductor device and its making method |
| CN94116165A CN1057401C (en) | 1993-07-27 | 1994-07-27 | Semiconductor device and its producing method |
| KR1019940018622A KR0171436B1 (en) | 1993-07-27 | 1994-07-27 | Forming method of semiconductor device |
| US08/496,085 US6071764A (en) | 1993-07-27 | 1995-06-28 | Semiconductor device and process for fabricating the same |
| CN96110920A CN1085887C (en) | 1993-07-27 | 1996-08-05 | Semiconductor device and process for fabricating the same |
| US08/768,563 US6077758A (en) | 1993-07-27 | 1996-12-18 | Method of crystallizing thin films when manufacturing semiconductor devices |
| US09/576,490 US6455401B1 (en) | 1993-07-27 | 2000-05-23 | Methodology for producing thin film semiconductor devices by crystallizing an amorphous film with crystallization promoting material, patterning the crystallized film, and then increasing the crystallinity with an irradiation |
| US10/252,393 US6924213B2 (en) | 1993-07-27 | 2002-09-24 | Semiconductor device and process for fabricating the same |
| US11/172,908 US7056775B2 (en) | 1993-07-27 | 2005-07-05 | Semiconductor device and process for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5204774A JP2789417B2 (en) | 1993-07-27 | 1993-07-27 | Method for manufacturing semiconductor device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35675596A Division JP2896124B2 (en) | 1996-12-27 | 1996-12-27 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0745518A true JPH0745518A (en) | 1995-02-14 |
| JP2789417B2 JP2789417B2 (en) | 1998-08-20 |
Family
ID=16496130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5204774A Expired - Fee Related JP2789417B2 (en) | 1993-07-27 | 1993-07-27 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2789417B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5895594A (en) * | 1996-03-07 | 1999-04-20 | Wacker Chemie Gmbh | Method and device for heating carrier bodies |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6163017A (en) * | 1984-09-04 | 1986-04-01 | Agency Of Ind Science & Technol | Manufacture of semiconductor thin film crystal layer |
| JPS6199347A (en) * | 1984-10-19 | 1986-05-17 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS62181419A (en) * | 1986-02-05 | 1987-08-08 | Nec Corp | Recrystallization method of polycrystalline silicon |
| JPH0562899A (en) * | 1991-08-30 | 1993-03-12 | Sony Corp | Formation of semiconductor thin film |
| JPH0582442A (en) * | 1991-09-18 | 1993-04-02 | Sony Corp | Manufacture of polycrystalline semiconductor thin film |
-
1993
- 1993-07-27 JP JP5204774A patent/JP2789417B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6163017A (en) * | 1984-09-04 | 1986-04-01 | Agency Of Ind Science & Technol | Manufacture of semiconductor thin film crystal layer |
| JPS6199347A (en) * | 1984-10-19 | 1986-05-17 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS62181419A (en) * | 1986-02-05 | 1987-08-08 | Nec Corp | Recrystallization method of polycrystalline silicon |
| JPH0562899A (en) * | 1991-08-30 | 1993-03-12 | Sony Corp | Formation of semiconductor thin film |
| JPH0582442A (en) * | 1991-09-18 | 1993-04-02 | Sony Corp | Manufacture of polycrystalline semiconductor thin film |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5895594A (en) * | 1996-03-07 | 1999-04-20 | Wacker Chemie Gmbh | Method and device for heating carrier bodies |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2789417B2 (en) | 1998-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2649325B2 (en) | Method for manufacturing semiconductor device | |
| US6924213B2 (en) | Semiconductor device and process for fabricating the same | |
| US6051453A (en) | Process for fabricating semiconductor device | |
| JPH0758339A (en) | Semiconductor device and its production | |
| JP3411408B2 (en) | Method for manufacturing semiconductor device | |
| JPH0794756A (en) | Method of fabricating semiconductor device | |
| JP3202687B2 (en) | Method for manufacturing semiconductor device | |
| JP2753955B2 (en) | Glass substrate processing method | |
| JPH0766426A (en) | Semiconductor device and its forming method | |
| JP3949639B2 (en) | Method for manufacturing semiconductor device | |
| JP2789417B2 (en) | Method for manufacturing semiconductor device | |
| JP3202688B2 (en) | Method for manufacturing semiconductor device | |
| JP3488361B2 (en) | Method for manufacturing semiconductor device | |
| JP2852855B2 (en) | Method for manufacturing semiconductor device | |
| JP3408242B2 (en) | Method for manufacturing semiconductor device | |
| JP2896124B2 (en) | Method for manufacturing semiconductor device | |
| JP3488441B2 (en) | Method for manufacturing active liquid crystal display device | |
| JP3393857B2 (en) | Method for manufacturing semiconductor device | |
| JP3906128B2 (en) | Method for manufacturing semiconductor device | |
| JP3680256B2 (en) | Method for manufacturing semiconductor device | |
| JP3393863B2 (en) | Method for manufacturing semiconductor device | |
| JPH0786304A (en) | Method of manufacturing semiconductor device | |
| JP3488440B2 (en) | Method for manufacturing active liquid crystal display device | |
| JP3488360B2 (en) | Method for manufacturing semiconductor device | |
| JP2000068205A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090612 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090612 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090612 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100612 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100612 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110612 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110612 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |