JP3906128B2

JP3906128B2 - Method for manufacturing semiconductor device

Info

Publication number: JP3906128B2
Application number: JP2002245073A
Authority: JP
Inventors: 広樹安達; 晃武内; 武深田; 弘上原; 保彦竹村
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1993-07-27
Filing date: 2002-08-26
Publication date: 2007-04-18
Anticipated expiration: 2022-04-18
Also published as: JP2003124120A

Description

【０００１】
【発明の属する技術分野】
本発明は、ガラス等の絶縁基板、あるいは各種基板上に形成された絶縁性被膜上に設けられた非単結晶珪素膜を用いた絶縁ゲイト構造を有する半導体装置、例えば、薄膜トランジスタ（ＴＦＴ）や薄膜ダイオード（ＴＦＤ）、またはそれらを応用した薄膜集積回路、特にアクティブ型液晶表示装置（液晶ディスプレー）用薄膜集積回路の作製方法に関するものである。
【０００２】
【従来の技術】
近年、ガラス等の絶縁基板上にＴＦＴを有する半導体装置、例えば、ＴＦＴを画素の駆動に用いるアクティブ型液晶表示装置やイメージセンサー等が開発されている。
【０００３】
これらの装置に用いられるＴＦＴには、薄膜状の珪素半導体を用いるのが一般的である。薄膜状の珪素半導体としては、非晶質珪素半導体（ａ−Ｓｉ）からなるものと結晶性を有する珪素半導体からなるものの２つに大別される。非晶質珪素半導体は作製温度が低く、気相法で比較的容易に作製することが可能で量産性に富むため、最も一般的に用いられているが、導電率等の物性が結晶性を有する珪素半導体に比べて劣るため、今後より高速特性を得る為には、結晶性を有する珪素半導体からなるＴＦＴの作製方法の確立が強く求められていた。尚、結晶性を有する珪素半導体としては、多結晶珪素、微結晶珪素、結晶成分を含む非晶質珪素、結晶性と非晶質性の中間の状態を有するセミアモルファス珪素等が知られている。
【０００４】
これらの珪素膜を用いて絶縁ゲイト構造を得るには、珪素膜表面に何らかの手段によって界面特性の優れた絶縁膜を形成する必要があった。例えば、石英基板のように高温に耐える基板上であれば、熱酸化という手段を用いてゲイト絶縁膜を得ることができた。石英基板は高価であり、かつ、融点が高いために大面積化が困難であるということで、融点が低くてより量産性に優れ、安価な他のガラス材料（例えば、コーニング７０５９番）を基板として使用することが望まれた。しかし、より安価な基板材料を使用した場合には、熱酸化膜を得るだけの高温に基板が耐えないという問題があった。そのため、より低温で形成できる物理的気相成長法（ＰＶＤ法、例えばスパッタ法）や化学的気相成長法（ＣＶＤ法、例えばプラズマＣＶＤ法、光ＣＶＤ法等）によって形成される。
【０００５】
しかしながら、これらＰＶＤ法、ＣＶＤ法によって作製した絶縁膜はピンホールが多く、また、界面特性も良くなかった。このため、ＴＦＴとした場合の電界移動度やサブスレシュホールド特性値（Ｓ値）が、良くないという問題点、あるいはゲイト電極のリーク電流が多く、劣化がひどく、歩留りが低いという問題点があった。特にもともと移動度の小さな非晶質珪素を用いたＴＦＴの場合には、このようなゲイト絶縁膜の特性はあまり問題とならなかったが、移動度の高い結晶性の珪素膜を用いたＴＦＴでは、珪素膜自体よりもゲイト絶縁膜の特性の方が大きな問題となった。
【０００６】
【発明が解決しようとする課題】
本発明は、上記の問題を解決する手段を提供するものである。すなわち、結晶性珪素膜を用いて、特性、信頼性、歩留りに優れたＴＦＴの作製方法を提供する場合において、特に基板材料に影響を与えない条件のもとで、ゲイト絶縁膜の作製方法やゲイト絶縁膜の構造を提供することを課題とする。
【０００７】
【課題を解決するための手段】
本発明は、酸素や酸化窒素、オゾン等の酸化雰囲気のなかで、島状の結晶性珪素膜に基板材料に対して影響を与えない波長、持続時間の強光を照射し、あるいは、基板材料に対して影響を与えない温度で島状の結晶性珪素膜を熱アニールすることによって、その表面に薄い酸化珪素膜（熱酸化膜）を形成し、さらに、これを覆って、公知のＰＶＤ法、ＣＶＤ法で厚い絶縁膜を形成し、所望の厚さのゲイト絶縁膜とすることを特徴とする。
【０００８】
本発明において、光を照射する場合には、例えば、近赤外光から可視光にかけての光、好ましくは波長が４μｍ〜０．５μｍの光（例えば波長１．３μｍにピークを有する赤外光）を用いる場合には、１０〜１０００秒程度の比較的短い時間照射し、珪素膜の表面の温度を９００〜１２００℃に上昇させることが望ましい。この波長の光は、珪素膜には吸収され、基板では実質的に吸収されないので、上記の照射時間であれば、基板に影響を与えずに、珪素膜のみを選択的に加熱できる。
【０００９】
波長がより短い紫外線を用いる場合には、珪素膜だけでなく、多くの基板材料にも吸収されるので、最適な光の持続時間はより短くなる。例えば、２４８ｎｍの波長では１μｓｅｃ以下とすることが望まれる。それより長い時間の照射をおこなえば、基板にも相当な量の光が吸収され、基板に変形をもたらす。このように、極めて短時間の光の照射においては瞬間的に珪素膜表面の温度が１０００℃を越えるような高温となるような光量を選択する必要がある。また、瞬間的な温度上昇と下降であるので、１回の照射では酸化が十分に進行しないので、複数回の照射をおこなうことが必要である。この場合、得られる酸化膜の厚さは照射回数に依存する。
紫外線を光源として、このような極めて短い時間の照射をおこなうには、エキシマーレーザーのようなパルス発振レーザーを用いるのが理想的である。各種エキシマーレーザーはパルス幅が１００ｎｓｅｃ以下である。
また、本発明においては強光を照射する際に基板温度を最高６００℃、好ましくは、４００℃まで上昇させてもよい。
【００１０】
また、本発明において、熱アニールをおこなう場合には、基板にソリや縮み等の影響を与えない温度でおこなうことが望ましく、具体的には、４００〜７００℃、好ましくは５００〜６００℃の中温の条件でおこなうことが望ましい。一般的には基板の歪み温度（歪み点）以下でおこなうべきであるが、予め基板に熱的な処置をほどこして、内部の歪みエネルギーを開放しておくことによって、歪み温度以上でも縮みを十分に小さくできるので、このような場合には歪み温度以上の温度であってもかまわない。
上記の強光の照射あるいは熱アニール後にＰＶＤ法やＣＶＤ法によって成膜される絶縁膜は一般的には酸化珪素膜であるが、窒化珪素膜や酸化窒化珪素膜であってもよい。
【００１１】
本発明に用いられる結晶性珪素膜の作製方法は、レーザーやそれと同等な強光の照射による結晶化、あるいは熱アニールによる結晶化いずれでも採用できる。特に、熱アニールによる場合で、ニッケル等の結晶化を助長せしめる金属元素を用いて、通常の固相成長温度よりも低温で結晶化を行う方法を採用した場合には、本発明は新たな効果を生じる。結晶化を助長させる元素としては、８族元素であるＦｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔを用いることができる。また３ｄ元素であるＳｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｕ、Ｚｎも利用することができる。さらに、実験によれば、Ａｕ、Ａｇ、においても結晶化の作用が確認されている。特に上記元素の中で、顕著な効果が得られ、その作用で結晶化した結晶性珪素膜を用いてＴＦＴの動作が確認されているのがＮｉである。
【００１２】
これらの金属を添加された珪素膜は針状に結晶が成長することが観察されている。しかしながら、全面が結晶化してしまうわけではなく、結晶と結晶の間に非晶質もしくはそれと同程度の結晶性の低い領域が取り残される。このような金属元素の添加された珪素膜は針状に結晶が成長し、その幅も被膜の厚さの０．５〜２倍であり、さらに＜１１１＞方向の成長方向でなく、幅方向、すなわち結晶の側面への成長は少ない。このため、前記非晶質領域は長時間のアニールでも結晶化せず、これをＴＦＴに用いた場合には特性の劣化が問題となった。
ところが、上記の強光を照射する方法を採用した場合には、光エネルギーの一部が結晶成長にも使用され、結晶の側面への成長が促進される。このため、緻密な結晶性珪素膜が得られる。また、強光を照射したのち、再び、熱アニールすることにより、より結晶性を改善せしめてもよい。また、このような強光照射と熱アニールを複数回繰り返してもよい。
【００１３】
【作用】
強光を照射して、あるいは中温でのアニールによって得られる熱酸化膜の厚さは、２０〜２００Å、代表的には１００Åであるが、公知のＰＶＤ法、ＣＶＤ法による膜とは異なり、ピンホールのない非常に緻密で均一な厚さの膜である。また、珪素膜との界面も理想的な状態である。この熱酸化膜の上にさらに厚い絶縁膜、代表的には酸化珪素膜を重ねるのであるから、ピンホールに起因するリーク電流は小さく、歩留りも向上する。
【００１４】
また、珪素膜との界面が良好であるので、ＴＦＴとした場合の各種特性値が向上し、信頼性も高い。特に図５（Ａ）に示すように、従来のＴＦＴプロセスにおいては、島状珪素膜を作製した際に、オーバーエッチによって珪素膜の端に空孔が生じた。特に下地膜が柔らかい（エッチングレートが大きい）場合には、顕著であった。そして、従来のＰＶＤ法やＣＶＤ法ではこの空孔をうまく埋めきれず、クラック等によってリーク電流が発生することが多かった。（図５（Ｂ））
しかし、本発明においては、珪素膜の周囲に一様な厚さのピンホール等のない熱酸化膜が形成されるので上記のようなクラックが生じても、使用上はほとんど問題がない。（図５（Ｃ））
【００１５】
【実施例】
〔実施例１〕
本実施例は、ガラス基板上に形成された結晶性珪素膜を用いたＰチャネル型ＴＦＴ（ＰＴＦＴという）とＮチャネル型ＴＦＴ（ＮＴＦＴという）とを相補型に組み合わせた回路を形成する例である。本実施例の構成は、アクティブ型の液晶表示装置の画素電極のスイッチング素子や周辺ドライバー回路、さらにはイメージセンサや集積回路に利用することができる。
【００１６】
図１に本実施例の作製工程の断面図を示す。まず、基板（コーニング７０５９）１０１上にスパッタリング法によって厚さ２０００Åの酸化珪素の下地膜１０２を形成した。基板は、下地膜の成膜の前もしくは後に、歪み温度よりも高い温度でアニールをおこなった後、０．１〜１．０℃／分で歪み温度以下まで徐冷すると、その後の温度上昇を伴う工程（本発明の赤外光照射および熱アニールによる酸化工程を含む）での基板の収縮が少なく、マスク合わせが用意となる。コーニング７０５９基板では、６２０〜６６０℃で１〜４時間アニールした後、０．１〜１．０℃／分、好ましくは、０．１〜０．３℃／分で徐冷し、４５０〜５９０℃まで温度が低下した段階で取り出すとよい。
【００１７】
次に、プラズマＣＶＤ法によって、厚さ５００〜１５００Å、例えば１０００Åの真性（Ｉ型）の非晶質珪素膜を成膜した。そして、窒素不活性雰囲気化（大気圧）、６００℃、４８時間アニールして結晶化させ、珪素膜を１０〜１０００μｍの大きさにパターニングして、島状の珪素膜（ＴＦＴの活性層）１０３を形成した。そして、酸素雰囲気中で、０．５〜４μｍここでは０．８〜１．４μｍにピークをもつ赤外光を３０〜１８０秒照射し、活性層１０３の表面に酸化珪素膜１０４を形成した。雰囲気に０．１〜１０％のＨＣｌを混入してもよかった。（図１（Ａ））
【００１８】
赤外線の光源としてはハロゲンランプを用いた。赤外光の強度は、モニターの単結晶シリコンウェハー上の温度が９００〜１２００℃の間にあるように調整した。具体的には、シリコンウェハーに埋め込んだ熱電対の温度をモニターして、これを赤外線の光源にフィードバックさせた。本実施例では、昇温・降温は、図４（Ａ）もしくは（Ｂ）のようにおこなった。昇温は、一定で速度は５０〜２００℃／秒、降温は自然冷却で２０〜１００℃であった。
【００１９】
図４（Ａ）は一般的な温度サイクルで、昇温時間ａ、保持時間ｂ、降温時間ｃの３つの過程からなる。しかし、この場合には試料は室温から１０００℃もの高温へ、さらに高温状態から室温へと急激に加熱・冷却されるので、珪素膜や基板に与える影響が大きく、珪素膜の剥離の可能性も高い。
この問題を解決するためには、図４（Ｂ）のように、保持に達する前に、プレヒート時間ｄやポストヒート時間ｆを設け、保持時間に達する前に２００〜５００℃の基板や膜に大きな影響を与えない温度に保持しておくことが望ましい。
【００２０】
この赤外光照射は、珪素膜を選択的に加熱することになるので、ガラス基板への加熱を最小限に抑えることができる。そして、珪素膜中の欠陥や不体結合手を減少させるのにも非常に効果がある。この赤外光照射によって形成された酸化珪素１０４の厚さは５０〜１５０Åであった。
【００２１】
つぎにプラズマＣＶＤ法によって厚さ１０００Åの酸化珪素膜１０５をゲイト絶縁膜として成膜した。ＣＶＤの原料ガスとしてはＴＥＯＳ（テトラ・エトキシ・シラン、Ｓｉ（ＯＣ₂Ｈ₅）₄）と酸素を用い、成膜時の基板温度は３００〜５５０℃、例えば４００℃とした。（図１（Ｂ））
【００２２】
引き続いて、スパッタリング法によって、厚さ６０００〜８０００Å、例えば６０００Åのアルミニウム（０．０１〜０．２％のスカンジウムを含む）を成膜した。そして、アルミニウム膜をパターニングして、ゲイト電極１０６、１０８を形成した。さらに、このアルミニウムの電極の表面を陽極酸化して、表面に酸化物層１０７、１０９を形成した。この陽極酸化は、酒石酸が１〜５％含まれたエチレングリコール溶液中で行った。得られた酸化物層１０７、１０９の厚さは２０００Åであった。なお、この酸化物１０７と１０９は、後のイオンドーピング工程において、オフセットゲイト領域を形成する厚さとなるので、オフセットゲイト領域の長さを上記陽極酸化工程で決めることができる。
【００２３】
次に、イオンドーピング法（プラズマドーピング法とも言う）によって、活性層領域（ソース／ドレイン、チャネルを構成する）にゲイト電極部、すなわちゲイト電極１０６とその周囲の酸化層１０７、ゲイト電極１０８とその周囲の酸化層１０９をマスクとして、自己整合的にＰもしくはＮ導電型を付与する不純物を添加した。ドーピングガスとして、フォスフィン（ＰＨ₃）およびジボラン（Ｂ₂Ｈ₆）を用い、前者の場合は、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶ、後者の場合は、４０〜８０ｋＶ、例えば６５ｋＶとする。ドース量は１×１０¹⁵〜８×１０¹⁵ｃｍ^-2、例えば、燐を５×１０¹⁵ｃｍ^-2、ホウ素を２×１０¹⁵とした。ドーピングに際しては、一方の領域をフォトレジストで覆うことによって、それぞれの元素を選択的にドーピングした。この結果、Ｎ型の不純物領域１１３と１１５、Ｐ型の不純物領域１１０と１１２が形成され、Ｐチャネル型ＴＦＴ（ＰＴＦＴ）の領域とＮチャネル型ＴＦＴ（ＮＴＦＴ）との領域を形成することができた。
【００２４】
その後、レーザー光の照射によってアニール行った。レーザー光としては、ＫｒＦエキシマレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いたが、他のレーザーであってもよい。レーザー光の照射条件は、エネルギー密度が２００〜４００ｍＪ／ｃｍ²、例えば２５０ｍＪ／ｃｍ²とし、一か所につき２〜１０ショット、例えば２ショット照射した。このレーザー光の照射時に基板を２００〜４５０℃程度に加熱することによって、効果を増大せしめてもよい。（図１（Ｃ））
【００２５】
また、この工程は、近赤外光によるランプアニールによる方法でもよい。近赤外線は非晶質珪素よりも結晶化した珪素へは吸収されやすく、１０００℃以上の熱アニールにも匹敵する効果的なアニールを行うことができる。その反面、ガラス基板（遠赤外光はガラス基板に吸収されるが、可視・近赤外光（波長０．５〜４μｍ）は吸収されにくい）へは吸収されにくいので、ガラス基板を高温に加熱することがなく、また短時間の処理ですむので、ガラス基板の縮みが問題となる工程においては最適な方法であるといえる。
【００２６】
続いて、厚さ６０００Åの酸化珪素膜１１６を層間絶縁物としてプラズマＣＶＤ法によって形成した。この層間絶縁物としてはポリイミドを利用してもよい。さらにコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの多層膜によってＴＦＴの電極・配線１１７、１１８、１１９を形成した。最後に、１気圧の水素雰囲気で３５０℃、３０分のアニールを行い、ＴＦＴを相補型に構成した半導体回路を完成した。（図１（Ｄ））
【００２７】
上記に示す回路は、ＰＴＦＴとＮＴＦＴとを相補型に設けたＣＭＯＳ構造であるが、上記工程において、２つのＴＦＴを同時に作り、中央で切断することにより、独立したＴＦＴを２つ同時に作製することも可能である。本実施例で得られたＴＦＴの特性に関しては、ＮＴＦＴの移動度は１１０〜１５０ｃｍ²／Ｖｓ、Ｓ値は０．２〜０．５Ｖ／桁、ＰＴＦＴの移動度は９０〜１２０ｃｍ²／Ｖｓ、Ｓ値は０．４〜０．６Ｖ／桁であり、公知のＰＶＤ法やＣＶＤ法によってゲイト絶縁膜を形成した場合に比較して、移動度は２割以上高く、Ｓ値は半減した。
【００２８】
〔実施例２〕
本実施例も相補型ＴＦＴ回路に関するものである。本実施例の作製工程の概略を図２に示す。本実施例において、基板２０１としてはコーニング７０５９ガラス基板（厚さ１．１ｍｍ、３００×４００ｍｍ）を使用した。実施例１と同様に最初に６４０℃で１時間アニールした後、０．２℃／分で５８０℃まで徐冷した基板を用いた。そして、下地膜２０２（酸化珪素）をプラズマＣＶＤ法で２０００Åの厚さに形成した。ＣＶＤの原料ガスとしてはＴＥＯＳと酸素を用いた。基板温度は３５０℃とした。プラズマＣＶＤ法の代わりにスパッタ法でもよい。
【００２９】
この後、ＬＰＣＶＤ法もしくはプラズマＣＶＤ法で非晶質珪素膜２０５を５００Åの厚さに形成した。これをパターニングしてＴＦＴの活性層２０３を形成した。そして、４５０℃で１時間脱水素化を行った後、レーザー照射によって結晶化させた。レーザーとしてはＫｒＦエキシマーレーザー（波長２４８ｎｍ）を用い、エネルギー密度２５０〜４５０ｍＪ／ｃｍ²のレーザー光を１か所につき、２ショット照射した。レーザー照射は真空中でおこない、基板の温度は３５０〜５００℃とした。
レーザー照射工程の後、基板を酸素雰囲気で６００℃で１時間アニールした。この結果、活性層の表面に２０〜２００Å、代表的には４０〜１００Åの厚さの熱酸化膜２０４が形成された。（図２（Ａ））
【００３０】
さらにテトラ・エトキシ・シラン（ＴＥＯＳ）を原料として、酸素雰囲気中のプラズマＣＶＤ法によって、酸化珪素のゲイト絶縁膜（厚さ７０〜１２０ｎｍ、典型的には１２０ｎｍ）２０６を形成した。成膜時にはＴＥＯＳに対して流量比で３〜５０％のトリクロロエチレン（ＴＣＥ）を添加した。基板温度は３５０℃とした。こうしてゲイト絶縁膜２０５を形成した。（図２（Ｂ））
次に厚さ６０００Åのアルミニウム膜をスパッタ法で形成し、パターニングを行うことによって、ゲイト電極２０６、２０８を形成した。そして、実施例１と同様にゲイト電極の周囲を陽極酸化物２０７、２０９で被覆した。
【００３１】
その後、Ｎ型およびＰ型の不純物をイオンドーピング法で注入し、自己整合的にＰ型ソース領域２１０、Ｐ型ドレイン領域２１２、Ｎ型ソース領域２１３、Ｎ型ドレイン領域２１５、チャネル形成領域２１１、２１４を形成した。そして、ＫｒＦレーザー光を照射することによって、不純物導入のために結晶性の劣化した珪素膜の結晶性を改善させた。このときにはレーザー光のエネルギー密度は２５０〜３００ｍＪ／ｃｍ²とした。このレーザー照射によって、このＴＦＴのソース／ドレインのシート抵抗は３００〜８００Ω／ｃｍ²となった。また、この工程は赤外光のランプアニールによって行ってもよい。（図２（Ｃ））
【００３２】
その後、酸化珪素またはポリイミドによって層間絶縁物２１６を形成し、コンタクトホールを形成して、ＴＦＴのソース／ドレイン領域にクロム／アルミニウム多層膜で電極２１７、２１８，２１９を形成した。最後に、水素中で２００〜４００℃で２時間アニールして、水素化をおこなった。このようにして、ＴＦＴを完成した。さらにより耐湿性を向上させるために、全面に窒化珪素等でパッシベーション膜を形成してもよい。（図２（Ｄ））
【００３３】
〔実施例３〕
図３を用いて、本実施例を説明する。まずガラス基板３０１として、コーニング７０５９基板を用い、６２０〜６６０℃で１〜４時間アニールした後、０．１〜１．０℃／分、好ましくは、０．１〜０．３℃／分で徐冷し、４５０〜５９０℃まで温度が低下した段階で取り出した。そして、基板上に下地膜３０２を形成し、さらに、プラズマＣＶＤ法によって厚さ３００〜８００Åのアモルファス（非晶質）珪素膜３０３を成膜した。そして、厚さ１０００Åの酸化珪素のマスク３０４を用いて３０５で示される領域に厚さ２０〜５０Åのニッケル膜をスパッタ法で成膜した。ニッケル膜は連続した膜状でなくともよい。
この後、窒素雰囲気下で５００〜６２０℃、例えば５５０℃、８時間の加熱アニールを行い、珪素膜３０３の結晶化を行った。結晶化は、ニッケルと珪素膜が接触した領域３０５を出発点として、矢印で示されるように基板に対して平行な方向に結晶成長が進行した。（図３（Ａ））
【００３４】
次に、シリコン膜３０４をパターニングして、島状の活性層領域３０６および３０７を形成した。この際、図３（Ａ）で３００で示された領域が、ニッケルが直接導入された領域であり、ニッケルが高濃度に存在する領域である。また、実施例２および３で示したように結晶成長の先端にも、やはりニッケルが高濃度に存在する。これらの領域は、その間の結晶化している領域に比較してニッケルの濃度が１桁近く高いことが判明している。したがって、本実施例においては、活性層領域３０６、３０７はこれらのニッケル濃度の高い領域を避けてパターニングし、ニッケルの濃度の高い領域は除去した。そして、ニッケルがほとんど存在しない領域にＴＦＴの活性層を形成した。活性層のエッチングは垂直方向に異方性を有するＲＩＥ法によって行った。本実施例の活性層中でのニッケル濃度は、１０¹⁷〜１０¹⁹ｃｍ^-3程度であった。その後、実施例１と同じ条件で可視・近赤外光の照射をおこない、活性層３０６、３０７の表面に厚さ５０〜１５０Åの酸化珪素膜３０８を得るとともに、先の熱アニールによって結晶化した領域の結晶性をさらに向上させた。（図３（Ｂ））
【００３５】
その後、実施例１と同様にゲイト絶縁膜３０９を成膜し（図３（Ｃ）、ゲイト電極３１０、３１１を形成し、Ｐ型とＮ型の不純物を導入し（図３（Ｄ））、層間絶縁物３１２を形成して、これにコンタクトホールを形成し、メタル配線３１３、３１４、３１５を形成した。（図３（Ｅ））
【００３６】
〔実施例４〕
本実施例の工程の概略を図６に示す。本実施例は、酸化雰囲気において島状珪素膜にＫｒＦエキシマレーザー光（波長２４８ｎｍ）を照射することによって、その表面に薄い酸化膜を形成するとともに、珪素膜の結晶化を促進せしめる工程の例である。以下、図６を用いて、そのように処理された珪素膜を用いてアクティブマトリクス回路の画素のスイッチングトランジスタを形成する工程について述べる。
【００３７】
実施例３と同様に最初に６４０℃で１時間アニールした後、０．２℃／分で５８０℃まで徐冷した基板６０１を用いた。基板上には下地膜６０２（酸化珪素、厚さ２０００Å）、非晶質珪素膜６０３（厚さ５００Å）を形成し、また、非晶質珪素膜６０３の表面には熱酸化もしくは過酸化水素水等の酸化剤処理によって、厚さ１０〜１００Åの酸化珪素膜を形成しておいた。
この状態で、スピンコーティング法によって、極めて薄い酢酸ニッケル層６０４を形成した。溶媒としては水もしくはエタノールを用い、酢酸ニッケルの濃度は１０〜５０ｐｐｍとした。（図６（Ａ））
【００３８】
そして、基板を窒素雰囲気で５５０℃で４〜８時間アニールした。この結果、ニッケルの結晶化促進作用によって、非晶質珪素膜６０３は結晶化した。この結晶化においては、膜の一部に１〜数μｍの大きさで非晶質状態のまま取り残される領域があることが確認されている。
【００３９】
次に、公知のフォトリソグラフィー法によって珪素膜をエッチングし、島状珪素領域６０５を得た。珪素膜表面に残存していた酸化膜はこの段階で除去した。次に、酸素雰囲気に基板を置き、ここに、ＫｒＦエキシマーレーザー光を照射した。照射エネルギー密度としては２５０〜４５０ｍＪ／ｃｍ²、例えば、３００ｍＪ／ｃｍ²とし、１か所に付き１０〜５０ショットを照射した。この結果、１０〜５０Åの厚さの酸化珪素膜６０６が得られた。レーザーのエネルギー密度、ショット数は得るべき酸化珪素膜６０６の厚さによって選択すればよい。また、このレーザー照射の工程によって、上記の結晶珪素膜中に残留した非晶質領域も結晶し、さらに、珪素膜の結晶性を改善することができた。この工程の後で、再び、上記と同じ条件で熱アニールしてもよい。（図６（Ｂ））
【００４０】
つぎにプラズマＣＶＤ法によって厚さ１２００Åの酸化珪素膜６０７をゲイト絶縁膜として成膜した。ＣＶＤの原料ガスとしてはＴＥＯＳ（テトラ・エトキシ・シラン、Ｓｉ（ＯＣ₂Ｈ₅）₄）と酸素を用い、成膜時の基板温度は３００〜５５０℃、例えば４００℃とした。（図６（Ｃ））
【００４１】
引き続いて、スパッタリング法によって、厚さ３０００〜８０００Å、例えば６０００Åのアルミニウム（０．０１〜０．２％のスカンジウムを含む）を成膜した。そして、アルミニウム膜をパターニングして、ゲイト電極６０８を形成した。
【００４２】
次に、イオンドーピング法によって、ゲイト電極６０８をマスクとして、自己整合的にＰ導電型を付与する不純物を添加した。ドーピングガスとして、ジボラン（Ｂ₂Ｈ₆）を用い、加速電圧は４０〜８０ｋＶ、例えば６５ｋＶとした。ドーズ量は１×１０¹⁴〜５×１０¹⁵ｃｍ^-2、例えば、５×１０¹⁴ｃｍ^-2とした。この結果、Ｐ型の不純物領域６０９と６１０が形成された。その後、レーザー光の照射によってアニールをおこなった。レーザー光としては、ＫｒＦエキシマレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いた。条件等は実施例１と同じとした。（図６（Ｄ））
【００４３】
続いて、厚さ６０００Åの酸化珪素膜６１１を層間絶縁物としてプラズマＣＶＤ法によって形成し、コンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの多層膜によって、Ｐ型不純物領域６０９に電極・配線６１２を形成した。さらに、プラズマＣＶＤ法によって、厚さ２０００〜５０００Å、例えば、３０００Åの窒化珪素膜６１３をパッシベーション膜として形成し、これと酸化珪素膜６１１をエッチングして、不純物領域６１０にコンタクトホールを形成した。最後に、透明導電材料であるインディウム錫酸化物被膜（厚さ１０００Å）をスパッタ法によって形成し、これをエッチングして画素電極６１４を形成した。（図６（Ｅ））
【００４４】
以上の工程によってアクティブマトリクス回路の画素トランジスタを形成することができた。このような素子をマトリクス状に配置すれば、アクティブマトリクス回路ができる。本実施例では、レーザーとして、ＫｒＦエキシマーレーザーを用いたが、その他のレーザーを用いてもよいことはいうまでもない。
【００４５】
【発明の効果】
ＴＦＴの活性層となるべき島状の珪素膜に基板に吸収されない波長の強光を酸化雰囲気中で照射し、あるいは基板にソリや縮みをもたらさない温度で酸化雰囲気中でアニールすることによって、活性層の表面に緻密でピンホールのない、厚さの一様な薄い熱酸化膜を形成し、さらにこれに公知のＣＶＤ法、ＰＶＤ法によって厚い絶縁膜を形成することによって、ゲイト絶縁膜の特性と信頼性を著しく高めることができた。
【００４６】
実施例においては相補型のＴＦＴ回路のみを取り上げたが、アクティブマトリクスに用いられるＴＦＴにも応用できることは明らかであろう。本発明によって、従来は石英のような高価な基板を用いることによってのみ得られていた特性が、より安価な基板においても得られるようになった。このように本発明は産業上の利益が大である。
【図面の簡単な説明】
【図１】実施例１のＴＦＴの作製工程を示す。
【図２】実施例２のＴＦＴの作製工程を示す。
【図３】実施例３のＴＦＴの作製工程を示す。
【図４】実施例１の温度設定例を示す。
【図５】従来のゲイト絶縁膜と本発明のゲイト絶縁膜の差を示す。
【図６】実施例４のＴＦＴの作製工程を示す。
【符号の説明】
１０１ガラス基板
１０２下地膜（酸化珪素膜）
１０３マスク
１０４薄い熱酸化膜（酸化珪素）
１０５ゲイト絶縁膜（酸化珪素）
１０６ゲイト電極（アルミニウム）
１０７陽極酸化層（酸化アルミニウム）
１０８ゲイト電極
１０９陽極酸化層
１１０ソース（ドレイン）領域
１１１チャネル形成領域
１１２ドレイン（ソース）領域
１１３ソース（ドレイン）領域
１１４チャネル形成領域
１１５ドレイン（ソース）領域
１１６層間絶縁物
１１７電極
１１８電極
１１９電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device having an insulating gate structure using a non-single crystal silicon film provided on an insulating substrate such as glass or an insulating film formed on various substrates, such as a thin film transistor (TFT) or a thin film. The present invention relates to a method for manufacturing a diode (TFD) or a thin film integrated circuit using the same, particularly a thin film integrated circuit for an active liquid crystal display device (liquid crystal display).
[0002]
[Prior art]
In recent years, semiconductor devices having TFTs on an insulating substrate such as glass, for example, active liquid crystal display devices and image sensors that use TFTs for driving pixels have been developed.
[0003]
A thin film silicon semiconductor is generally used for TFTs used in these devices. Thin film silicon semiconductors are roughly classified into two types: those made of amorphous silicon semiconductor (a-Si) and those made of crystalline silicon semiconductor. Amorphous silicon semiconductors are most commonly used because they have a low production temperature, can be produced relatively easily by a vapor phase method, and are highly mass-productive. However, physical properties such as conductivity have crystallinity. Since it is inferior to a silicon semiconductor, the establishment of a method for manufacturing a TFT made of a crystalline silicon semiconductor has been strongly demanded in order to obtain higher speed characteristics in the future. As silicon semiconductors having crystallinity, polycrystalline silicon, microcrystalline silicon, amorphous silicon containing crystal components, semi-amorphous silicon having an intermediate state between crystalline and amorphous are known. .
[0004]
In order to obtain an insulating gate structure using these silicon films, it was necessary to form an insulating film having excellent interface characteristics by some means on the surface of the silicon film. For example, on a substrate that can withstand high temperatures such as a quartz substrate, a gate insulating film could be obtained by means of thermal oxidation. A quartz substrate is expensive and has a high melting point, so it is difficult to increase the area. Therefore, another glass material (for example, Corning No. 7059) having a low melting point, excellent mass production, and low cost is used as the substrate. It was desired to be used as However, when a cheaper substrate material is used, there is a problem that the substrate cannot withstand a high temperature enough to obtain a thermal oxide film. Therefore, it is formed by a physical vapor deposition method (PVD method, for example, sputtering method) or a chemical vapor deposition method (CVD method, for example, plasma CVD method, photo CVD method, etc.) that can be formed at a lower temperature.
[0005]
However, the insulating films produced by these PVD methods and CVD methods have many pinholes and have poor interface characteristics. For this reason, there is a problem that the electric field mobility and subthreshold characteristic value (S value) in the case of a TFT are not good, or there is a problem that the gate electrode has a large leakage current, the deterioration is severe, and the yield is low. It was. In particular, in the case of a TFT using amorphous silicon having a low mobility, the characteristics of such a gate insulating film were not a problem, but in a TFT using a crystalline silicon film having a high mobility. The characteristics of the gate insulating film have become a larger problem than the silicon film itself.
[0006]
[Problems to be solved by the invention]
The present invention provides means for solving the above problems. That is, in the case of providing a TFT manufacturing method with excellent characteristics, reliability, and yield using a crystalline silicon film, a gate insulating film manufacturing method or the like under conditions that do not particularly affect the substrate material It is an object to provide a structure of a gate insulating film.
[0007]
[Means for Solving the Problems]
The present invention irradiates the island-shaped crystalline silicon film with strong light having a wavelength and duration that does not affect the substrate material in an oxidizing atmosphere such as oxygen, nitrogen oxide, ozone, or the like. A thin silicon oxide film (thermal oxide film) is formed on the surface of the island-shaped crystalline silicon film by thermal annealing at a temperature that does not affect the conventional PVD method. A thick insulating film is formed by a CVD method to form a gate insulating film having a desired thickness.
[0008]
In the present invention, when irradiating light, for example, light from near infrared light to visible light, preferably light having a wavelength of 4 μm to 0.5 μm (for example, infrared light having a peak at a wavelength of 1.3 μm). Is used, it is desirable to irradiate for a relatively short time of about 10 to 1000 seconds and to raise the temperature of the surface of the silicon film to 900 to 1200 ° C. Light of this wavelength is absorbed by the silicon film and is not substantially absorbed by the substrate, so that only the silicon film can be selectively heated without affecting the substrate during the irradiation time described above.
[0009]
When ultraviolet rays having a shorter wavelength are used, not only the silicon film but also many substrate materials are absorbed, so that the optimum light duration is shorter. For example, it is desired to be 1 μsec or less at a wavelength of 248 nm. If irradiation is performed for a longer time, a considerable amount of light is also absorbed by the substrate, causing deformation of the substrate. In this way, it is necessary to select a light quantity that instantaneously increases the temperature of the surface of the silicon film to exceed 1000 ° C. in the irradiation of light for a very short time. In addition, since the temperature rises and falls instantaneously, oxidation does not proceed sufficiently with a single irradiation, and it is necessary to perform a plurality of irradiations. In this case, the thickness of the obtained oxide film depends on the number of irradiations.
Ideally, a pulsed laser such as an excimer laser is used to perform irradiation for such an extremely short time using ultraviolet light as a light source. Various excimer lasers have a pulse width of 100 nsec or less.
In the present invention, the substrate temperature may be raised to a maximum of 600 ° C., preferably 400 ° C. when irradiating with strong light.
[0010]
In the present invention, when thermal annealing is performed, it is desirable to perform the annealing at a temperature that does not affect warping or shrinkage of the substrate. Specifically, the intermediate temperature is 400 to 700 ° C., preferably 500 to 600 ° C. It is desirable to carry out under the following conditions. Generally, it should be performed below the strain temperature (strain point) of the substrate, but by applying thermal treatment to the substrate in advance to release the internal strain energy, the shrinkage is sufficient even above the strain temperature. In such a case, the temperature may be higher than the strain temperature.
The insulating film formed by the PVD method or the CVD method after the above intense light irradiation or thermal annealing is generally a silicon oxide film, but may be a silicon nitride film or a silicon oxynitride film.
[0011]
The method for producing a crystalline silicon film used in the present invention can be employed by either crystallization by laser or irradiation with strong light equivalent to that, or crystallization by thermal annealing. In particular, in the case of thermal annealing, when using a method of crystallization at a temperature lower than the normal solid phase growth temperature using a metal element that promotes crystallization such as nickel, the present invention has a new effect. Produce. As elements for promoting crystallization, Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, and Pt, which are group 8 elements, can be used. Further, 3d elements such as Sc, Ti, V, Cr, Mn, Cu, and Zn can also be used. Furthermore, according to experiments, the effect of crystallization has been confirmed also in Au and Ag. In particular, among the above elements, a remarkable effect is obtained, and it is Ni that has confirmed the operation of the TFT using a crystalline silicon film crystallized by the action.
[0012]
It has been observed that the silicon film doped with these metals grows in a needle shape. However, the entire surface is not crystallized, and an amorphous region or a region with low crystallinity of the same degree is left between the crystals. The silicon film to which such a metal element is added has a crystal growing in a needle shape, the width of which is 0.5 to 2 times the thickness of the film, and the width direction is not the growth direction in the <111> direction. That is, there is little growth on the side of the crystal. For this reason, the amorphous region does not crystallize even after long-term annealing, and deterioration of characteristics becomes a problem when this is used for a TFT.
However, when the above-described method of irradiating strong light is employed, part of the light energy is also used for crystal growth, and growth on the side surface of the crystal is promoted. For this reason, a dense crystalline silicon film is obtained. Further, the crystallinity may be further improved by performing thermal annealing again after irradiation with strong light. Such intense light irradiation and thermal annealing may be repeated a plurality of times.
[0013]
[Action]
The thickness of the thermal oxide film obtained by intense light irradiation or annealing at an intermediate temperature is 20 to 200 mm, typically 100 mm. However, unlike the films obtained by the known PVD method and CVD method, It is a very dense and uniform film with no holes. The interface with the silicon film is also in an ideal state. Since a thicker insulating film, typically a silicon oxide film, is overlaid on the thermal oxide film, the leakage current due to pinholes is small and the yield is improved.
[0014]
In addition, since the interface with the silicon film is good, various characteristic values in the case of TFT are improved and the reliability is high. In particular, as shown in FIG. 5A, in the conventional TFT process, when an island-like silicon film was produced, voids were generated at the edge of the silicon film due to overetching. This was particularly noticeable when the underlying film was soft (high etching rate). In addition, the conventional PVD method or CVD method cannot fill the holes well, and a leak current often occurs due to a crack or the like. (Fig. 5 (B))
However, in the present invention, since a thermal oxide film having no uniform pinhole or the like is formed around the silicon film, there is almost no problem in use even if such a crack occurs. (Fig. 5 (C))
[0015]
【Example】
[Example 1]
In this embodiment, a circuit in which a P-channel TFT (referred to as PTFT) using a crystalline silicon film formed on a glass substrate and an N-channel TFT (referred to as NTFT) are combined in a complementary manner is formed. . The configuration of this embodiment can be used for pixel electrode switching elements and peripheral driver circuits of active liquid crystal display devices, as well as image sensors and integrated circuits.
[0016]
FIG. 1 shows a cross-sectional view of a manufacturing process of this embodiment. First, a silicon oxide base film 102 having a thickness of 2000 mm was formed on a substrate (Corning 7059) 101 by a sputtering method. The substrate is annealed at a temperature higher than the strain temperature before or after the formation of the base film, and then slowly cooled to below the strain temperature at 0.1 to 1.0 ° C./min. There is little shrinkage of the substrate in the accompanying processes (including the oxidation process by infrared light irradiation and thermal annealing of the present invention), and mask alignment is prepared. In a Corning 7059 substrate, after annealing at 620 to 660 ° C. for 1 to 4 hours, 0.1 to 1.0 ° C./min, preferably 0.1 to 0.3 ° C./min, and then slowly cooled to 450 to 590 It is good to take it out when the temperature drops to ℃.
[0017]
Next, an intrinsic (I-type) amorphous silicon film having a thickness of 500 to 1500 mm, for example, 1000 mm, was formed by plasma CVD. Then, a nitrogen inert atmosphere (atmospheric pressure), annealing at 600 ° C. for 48 hours to crystallize, the silicon film is patterned to a size of 10 to 1000 μm, and an island-like silicon film (TFT active layer) 103 is formed. Formed. Then, in an oxygen atmosphere, infrared light having a peak at 0.5 to 4 μm, here 0.8 to 1.4 μm, was irradiated for 30 to 180 seconds to form a silicon oxide film 104 on the surface of the active layer 103. The atmosphere could be mixed with 0.1-10% HCl. (Fig. 1 (A))
[0018]
A halogen lamp was used as an infrared light source. The intensity of the infrared light was adjusted so that the temperature on the single crystal silicon wafer of the monitor was between 900-1200 ° C. Specifically, the temperature of the thermocouple embedded in the silicon wafer was monitored and fed back to the infrared light source. In this example, the temperature increase / decrease was performed as shown in FIG. 4 (A) or (B). The temperature increase was constant, the speed was 50 to 200 ° C./second, and the temperature decrease was 20 to 100 ° C. by natural cooling.
[0019]
FIG. 4A shows a general temperature cycle, which includes three processes of a temperature rising time a, a holding time b, and a temperature falling time c. However, in this case, the sample is heated and cooled rapidly from room temperature to as high as 1000 ° C., and further from the high temperature state to room temperature. high.
In order to solve this problem, as shown in FIG. 4B, a preheat time d and a postheat time f are provided before reaching the holding time, and the substrate or film at 200 to 500 ° C. is formed before the holding time is reached. It is desirable to maintain the temperature so as not to have a large effect.
[0020]
Since this infrared light irradiation selectively heats the silicon film, heating of the glass substrate can be minimized. And it is very effective also in reducing the defect in a silicon film, and a dangling bond. The thickness of the silicon oxide 104 formed by this infrared light irradiation was 50 to 150 mm.
[0021]
Next, a silicon oxide film 105 having a thickness of 1000 mm was formed as a gate insulating film by plasma CVD. The source gas for CVD is TEOS (tetra-ethoxy-silane, Si (OC ₂ H _Five ) _Four ) And oxygen, and the substrate temperature during film formation was 300 to 550 ° C., for example, 400 ° C. (Fig. 1 (B))
[0022]
Subsequently, an aluminum film (including 0.01 to 0.2% scandium) having a thickness of 6000 to 8000 mm, for example, 6000 mm was formed by a sputtering method. Then, the aluminum film was patterned to form gate electrodes 106 and 108. Further, the surface of the aluminum electrode was anodized to form oxide layers 107 and 109 on the surface. This anodization was performed in an ethylene glycol solution containing 1 to 5% tartaric acid. The thicknesses of the obtained oxide layers 107 and 109 were 2000 mm. Since the oxides 107 and 109 have a thickness for forming an offset gate region in a subsequent ion doping step, the length of the offset gate region can be determined by the anodic oxidation step.
[0023]
Next, by an ion doping method (also referred to as a plasma doping method), a gate electrode portion, that is, a gate electrode 106 and its surrounding oxide layer 107, a gate electrode 108, and its gate electrode are formed in the active layer region (which constitutes a source / drain and a channel). An impurity imparting P or N conductivity type was added in a self-aligning manner using the surrounding oxide layer 109 as a mask. As doping gas, phosphine (PH _Three ) And diborane (B ₂ H ₆ In the former case, the acceleration voltage is set to 60 to 90 kV, for example, 80 kV, and in the latter case, 40 to 80 kV, for example, 65 kV. The dose amount is 1 × 10 ¹⁵ ~ 8x10 ¹⁵ cm ^-2 For example, phosphorus 5 × 10 ¹⁵ cm ^-2 Boron 2 × 10 ¹⁵ It was. In doping, each region was selectively doped by covering one region with a photoresist. As a result, N-type impurity regions 113 and 115 and P-type impurity regions 110 and 112 are formed, and a P-channel TFT (PTFT) region and an N-channel TFT (NTFT) region can be formed. It was.
[0024]
Thereafter, annealing was performed by laser light irradiation. As the laser light, a KrF excimer laser (wavelength 248 nm, pulse width 20 nsec) was used, but other lasers may be used. The laser light irradiation condition is an energy density of 200 to 400 mJ / cm. ² For example, 250 mJ / cm ² And 2 to 10 shots, for example, 2 shots, were irradiated at one place. The effect may be increased by heating the substrate to about 200 to 450 ° C. during the laser light irradiation. (Figure 1 (C))
[0025]
Further, this step may be a method by lamp annealing using near infrared light. Near-infrared rays are more easily absorbed by crystallized silicon than amorphous silicon, and effective annealing comparable to thermal annealing at 1000 ° C. or higher can be performed. On the other hand, the glass substrate (far infrared light is absorbed by the glass substrate, but visible / near infrared light (wavelength 0.5 to 4 μm) is hardly absorbed) is hardly absorbed. Since it is not heated and only a short time is required, it can be said that it is an optimal method in a process where shrinkage of the glass substrate is a problem.
[0026]
Subsequently, a silicon oxide film 116 having a thickness of 6000 mm was formed as an interlayer insulator by a plasma CVD method. Polyimide may be used as the interlayer insulator. Further, contact holes were formed, and TFT electrodes / wirings 117, 118, and 119 were formed of a metal material, for example, a multilayer film of titanium nitride and aluminum. Finally, annealing was performed at 350 ° C. for 30 minutes in a hydrogen atmosphere at 1 atm to complete a semiconductor circuit in which the TFTs were made complementary. (Figure 1 (D))
[0027]
The circuit shown above has a CMOS structure in which PTFT and NTFT are provided in a complementary manner. However, in the above process, two TFTs are formed at the same time, and two independent TFTs are manufactured simultaneously by cutting at the center. Is also possible. Regarding the characteristics of the TFT obtained in this example, the mobility of NTFT is 110 to 150 cm. ² / Vs, S value is 0.2-0.5V / digit, PTFT mobility is 90-120cm ² / Vs and S value are 0.4 to 0.6 V / digit, and the mobility is 20% or more higher than that in the case where a gate insulating film is formed by a known PVD method or CVD method, and the S value is halved. did.
[0028]
[Example 2]
This embodiment also relates to a complementary TFT circuit. An outline of the manufacturing process of this example is shown in FIG. In this example, a Corning 7059 glass substrate (thickness 1.1 mm, 300 × 400 mm) was used as the substrate 201. As in Example 1, a substrate was first annealed at 640 ° C. for 1 hour and then slowly cooled to 580 ° C. at 0.2 ° C./min. Then, a base film 202 (silicon oxide) was formed to a thickness of 2000 mm by plasma CVD. TEOS and oxygen were used as the source gas for CVD. The substrate temperature was 350 ° C. A sputtering method may be used instead of the plasma CVD method.
[0029]
Thereafter, an amorphous silicon film 205 was formed to a thickness of 500 mm by LPCVD or plasma CVD. This was patterned to form an active layer 203 of the TFT. And after dehydrogenating at 450 degreeC for 1 hour, it was made to crystallize by laser irradiation. As the laser, a KrF excimer laser (wavelength 248 nm) is used, and the energy density is 250 to 450 mJ / cm. ² Were irradiated with 2 shots per spot. Laser irradiation was performed in vacuum, and the temperature of the substrate was 350 to 500 ° C.
After the laser irradiation process, the substrate was annealed at 600 ° C. for 1 hour in an oxygen atmosphere. As a result, a thermal oxide film 204 having a thickness of 20 to 200 mm, typically 40 to 100 mm, was formed on the surface of the active layer. (Fig. 2 (A))
[0030]
Further, a gate insulating film (thickness 70 to 120 nm, typically 120 nm) 206 of silicon oxide was formed by plasma CVD in an oxygen atmosphere using tetraethoxysilane (TEOS) as a raw material. At the time of film formation, 3 to 50% of trichlorethylene (TCE) was added at a flow rate ratio with respect to TEOS. The substrate temperature was 350 ° C. Thus, the gate insulating film 205 was formed. (Fig. 2 (B))
Next, an aluminum film having a thickness of 6000 mm was formed by sputtering and patterned to form gate electrodes 206 and 208. In the same manner as in Example 1, the periphery of the gate electrode was covered with anodic oxides 207 and 209.
[0031]
Thereafter, N-type and P-type impurities are implanted by an ion doping method, and in a self-aligned manner, a P-type source region 210, a P-type drain region 212, an N-type source region 213, an N-type drain region 215, a channel formation region 211, 214 was formed. Then, the crystallinity of the silicon film whose crystallinity deteriorated due to the introduction of impurities was improved by irradiating with KrF laser light. At this time, the energy density of the laser beam is 250 to 300 mJ / cm. ² It was. By this laser irradiation, the sheet resistance of the source / drain of this TFT is 300 to 800 Ω / cm. ² It became. This step may be performed by infrared lamp annealing. (Fig. 2 (C))
[0032]
Thereafter, an interlayer insulator 216 was formed from silicon oxide or polyimide, contact holes were formed, and electrodes 217, 218, and 219 were formed from a chromium / aluminum multilayer film in the source / drain regions of the TFT. Finally, hydrogenation was performed by annealing in hydrogen at 200 to 400 ° C. for 2 hours. In this way, a TFT was completed. In order to further improve moisture resistance, a passivation film may be formed on the entire surface with silicon nitride or the like. (Fig. 2 (D))
[0033]
Example 3
The present embodiment will be described with reference to FIG. First, a Corning 7059 substrate is used as the glass substrate 301, and after annealing at 620 to 660 ° C. for 1 to 4 hours, 0.1 to 1.0 ° C./min, preferably 0.1 to 0.3 ° C./min. It was gradually cooled and taken out when the temperature dropped to 450 to 590 ° C. A base film 302 was formed on the substrate, and an amorphous silicon film 303 having a thickness of 300 to 800 mm was further formed by plasma CVD. Then, a nickel film having a thickness of 20 to 50 mm was formed by sputtering in a region indicated by 305 using a silicon oxide mask 304 having a thickness of 1000 mm. The nickel film may not be a continuous film.
Thereafter, heat annealing was performed at 500 to 620 ° C., for example, 550 ° C. for 8 hours in a nitrogen atmosphere, and the silicon film 303 was crystallized. Crystallization progressed in the direction parallel to the substrate as indicated by the arrow, starting from the region 305 where the nickel and silicon films were in contact. (Fig. 3 (A))
[0034]
Next, the silicon film 304 was patterned to form island-shaped active layer regions 306 and 307. At this time, a region indicated by 300 in FIG. 3A is a region where nickel is directly introduced, and is a region where nickel is present at a high concentration. Further, as shown in Examples 2 and 3, nickel is also present at a high concentration at the tip of crystal growth. These regions have been found to have a nickel concentration that is nearly an order of magnitude higher than the crystallized regions in between. Therefore, in this embodiment, the active layer regions 306 and 307 are patterned to avoid these high nickel concentration regions, and the high nickel concentration regions are removed. Then, an active layer of the TFT was formed in a region where there was almost no nickel. The active layer was etched by the RIE method having anisotropy in the vertical direction. The nickel concentration in the active layer of this example is 10 ¹⁷ -10 ¹⁹ cm ^-3 It was about. Thereafter, visible and near-infrared light was irradiated under the same conditions as in Example 1 to obtain a silicon oxide film 308 having a thickness of 50 to 150 mm on the surfaces of the active layers 306 and 307, and crystallized by the previous thermal annealing. The crystallinity of the region was further improved. (Fig. 3 (B))
[0035]
Thereafter, a gate insulating film 309 is formed in the same manner as in Example 1 (FIG. 3C), gate electrodes 310 and 311 are formed, and P-type and N-type impurities are introduced (FIG. 3D). An interlayer insulator 312 was formed, contact holes were formed therein, and metal wirings 313, 314, and 315 were formed (FIG. 3E).
[0036]
Example 4
An outline of the steps of this example is shown in FIG. This embodiment is an example of a process of irradiating an island-like silicon film with KrF excimer laser light (wavelength 248 nm) in an oxidizing atmosphere to form a thin oxide film on the surface and promote crystallization of the silicon film. is there. Hereinafter, a process of forming the switching transistor of the pixel of the active matrix circuit using the silicon film processed in this way will be described with reference to FIG.
[0037]
As in Example 3, a substrate 601 that was first annealed at 640 ° C. for 1 hour and then slowly cooled to 580 ° C. at 0.2 ° C./min was used. A base film 602 (silicon oxide, thickness 2000 mm) and an amorphous silicon film 603 (thickness 500 mm) are formed on the substrate, and thermal oxidation or hydrogen peroxide solution is formed on the surface of the amorphous silicon film 603. A silicon oxide film having a thickness of 10 to 100 mm was formed by an oxidant treatment such as the above.
In this state, a very thin nickel acetate layer 604 was formed by spin coating. Water or ethanol was used as the solvent, and the concentration of nickel acetate was 10 to 50 ppm. (Fig. 6 (A))
[0038]
The substrate was then annealed at 550 ° C. for 4-8 hours in a nitrogen atmosphere. As a result, the amorphous silicon film 603 was crystallized by the action of promoting crystallization of nickel. In this crystallization, it has been confirmed that there is a region which is left in an amorphous state with a size of 1 to several μm in a part of the film.
[0039]
Next, the silicon film was etched by a known photolithography method to obtain island-like silicon regions 605. The oxide film remaining on the silicon film surface was removed at this stage. Next, the substrate was placed in an oxygen atmosphere, and irradiated with KrF excimer laser light. The irradiation energy density is 250 to 450 mJ / cm. ² For example, 300 mJ / cm ² And 10 to 50 shots were irradiated at one place. As a result, a silicon oxide film 606 having a thickness of 10 to 50 mm was obtained. The energy density of the laser and the number of shots may be selected according to the thickness of the silicon oxide film 606 to be obtained. Also, the amorphous region remaining in the crystalline silicon film was crystallized by this laser irradiation step, and the crystallinity of the silicon film could be improved. After this step, thermal annealing may be performed again under the same conditions as described above. (Fig. 6 (B))
[0040]
Next, a silicon oxide film 607 having a thickness of 1200 mm was formed as a gate insulating film by plasma CVD. The source gas for CVD is TEOS (tetra-ethoxy-silane, Si (OC ₂ H _Five ) _Four ) And oxygen, and the substrate temperature during film formation was 300 to 550 ° C., for example, 400 ° C. (Fig. 6 (C))
[0041]
Subsequently, an aluminum film (including 0.01 to 0.2% scandium) having a thickness of 3000 to 8000 mm, for example, 6000 mm was formed by a sputtering method. The gate electrode 608 was formed by patterning the aluminum film.
[0042]
Next, an impurity imparting P conductivity type was added in a self-aligning manner by gate doping using the gate electrode 608 as a mask. As a doping gas, diborane (B ₂ H ₆ ) And the acceleration voltage was 40 to 80 kV, for example, 65 kV. The dose is 1 × 10 ¹⁴ ~ 5x10 ¹⁵ cm ^-2 For example, 5 × 10 ¹⁴ cm ^-2 It was. As a result, P-type impurity regions 609 and 610 were formed. Thereafter, annealing was performed by laser light irradiation. As the laser light, a KrF excimer laser (wavelength 248 nm, pulse width 20 nsec) was used. Conditions and the like were the same as in Example 1. (Fig. 6 (D))
[0043]
Subsequently, a silicon oxide film 611 having a thickness of 6000 mm is formed as an interlayer insulator by plasma CVD, a contact hole is formed, and a P-type impurity region 609 is formed by a metal material, for example, a multilayer film of titanium nitride and aluminum. Electrodes / wirings 612 were formed. Further, a silicon nitride film 613 having a thickness of 2000 to 5000 mm, for example, 3000 mm, was formed as a passivation film by plasma CVD, and the silicon oxide film 611 was etched to form a contact hole in the impurity region 610. Finally, an indium tin oxide film (thickness 1000 mm), which is a transparent conductive material, was formed by sputtering, and this was etched to form a pixel electrode 614. (Fig. 6 (E))
[0044]
The pixel transistor of the active matrix circuit was able to be formed by the above process. If such elements are arranged in a matrix, an active matrix circuit can be formed. In this embodiment, a KrF excimer laser is used as the laser, but it goes without saying that other lasers may be used.
[0045]
【The invention's effect】
The island-like silicon film to be the active layer of the TFT is activated by irradiating strong light of a wavelength that is not absorbed by the substrate in an oxidizing atmosphere, or annealing in an oxidizing atmosphere at a temperature that does not cause warping or shrinkage of the substrate. By forming a thin thermal oxide film with a uniform thickness and no pinholes on the surface of the layer, and further forming a thick insulating film by a known CVD method or PVD method, the characteristics of the gate insulating film And the reliability could be remarkably improved.
[0046]
In the embodiment, only complementary TFT circuits are taken up, but it will be apparent that the present invention can also be applied to TFTs used in an active matrix. According to the present invention, characteristics that have been obtained only by using an expensive substrate such as quartz can be obtained even with a cheaper substrate. Thus, the present invention has a great industrial advantage.
[Brief description of the drawings]
1 shows a manufacturing process of a TFT of Example 1. FIG.
2 shows a manufacturing process of a TFT of Example 2. FIG.
3 shows a manufacturing process of a TFT of Example 3. FIG.
FIG. 4 shows an example of temperature setting according to the first embodiment.
FIG. 5 shows a difference between a conventional gate insulating film and the gate insulating film of the present invention.
6 shows a manufacturing process of a TFT of Example 4. FIG.
[Explanation of symbols]
101 glass substrate
102 Base film (silicon oxide film)
103 mask
104 Thin thermal oxide film (silicon oxide)
105 Gate insulating film (silicon oxide)
106 Gate electrode (aluminum)
107 Anodized layer (aluminum oxide)
108 Gate electrode
109 Anodized layer
110 Source (drain) region
111 channel formation region
112 Drain (source) region
113 Source (drain) region
114 channel formation region
115 Drain (source) region
116 Interlayer insulator
117 electrode
118 electrodes
119 electrode

Claims

基板上に非晶質珪素膜を形成し、
前記非晶質珪素膜の表面に酸化珪素膜を形成し、
前記酸化珪素膜上に前記非晶質珪素膜の結晶化を助長するニッケル元素を含む層をスピンコーティング法によって形成し、
前記非晶質珪素膜を窒素雰囲気でアニールして結晶化し、パターニングすることによって島状の結晶性珪素膜を形成し、
前記島状の結晶性珪素膜の表面に残存した酸化珪素膜を除去し、
前記島状の結晶性珪素膜に酸素雰囲気中でエキシマレーザー光を照射し、前記島状の結晶性珪素膜の表面に酸化珪素膜を形成するとともに、前記島状の結晶性珪素膜中に残留した非晶質領域を結晶化させ、
前記酸化珪素膜上に絶縁膜を形成し、
前記絶縁膜上にゲイト電極を形成し、
前記島状の結晶性珪素膜に不純物をドーピングし、
前記ゲイト電極及び前記絶縁膜上に層間絶縁膜を形成し、
前記層間絶縁膜上にパッシベーション膜を形成し、
前記パッシベーション膜上に画素電極を形成することを特徴とする半導体装置の作製方法。Forming an amorphous silicon film on the substrate;
Forming a silicon oxide film on the surface of the amorphous silicon film;
A layer containing nickel element for promoting crystallization of the amorphous silicon film is formed on the silicon oxide film by a spin coating method,
The amorphous silicon film is annealed and crystallized in a nitrogen atmosphere, and an island-like crystalline silicon film is formed by patterning,
Removing the silicon oxide film remaining on the surface of the island-like crystalline silicon film;
The island-shaped crystalline silicon film is irradiated with excimer laser light in an oxygen atmosphere to form a silicon oxide film on the surface of the island-shaped crystalline silicon film and remain in the island-shaped crystalline silicon film. Crystallize the amorphous region
Forming an insulating film on the silicon oxide film;
Forming a gate electrode on the insulating film;
Doping the island-like crystalline silicon film with impurities,
Forming an interlayer insulating film on the gate electrode and the insulating film;
Forming a passivation film on the interlayer insulating film;
A method of manufacturing a semiconductor device, wherein a pixel electrode is formed over the passivation film.

基板上に非晶質珪素膜を形成し、
前記非晶質珪素膜の表面に酸化珪素膜を形成し、
前記酸化珪素膜上に前記非晶質珪素膜の結晶化を助長するニッケル元素を含む層をスピンコーティング法によって形成し、
前記非晶質珪素膜を窒素雰囲気でアニールして結晶化し、パターニングすることによって島状の結晶性珪素膜を形成し、
前記島状の結晶性珪素膜の表面に残存した酸化珪素膜を除去し、
前記島状の結晶性珪素膜に酸素雰囲気中でエキシマレーザー光を照射し、前記島状の結晶性珪素膜の表面に酸化珪素膜を形成するとともに、前記島状の結晶性珪素膜中に残留した非晶質領域を結晶化させ、
前記結晶性珪素膜を窒素雰囲気でアニールし、
前記酸化珪素膜上に絶縁膜を形成し、
前記絶縁膜上にゲイト電極を形成し、
前記島状の結晶性珪素膜に不純物をドーピングし、
前記ゲイト電極及び前記絶縁膜上に層間絶縁膜を形成し、
前記層間絶縁膜上にパッシベーション膜を形成し、
前記パッシベーション膜上に画素電極を形成することを特徴とする半導体装置の作製方法。Forming an amorphous silicon film on the substrate;
Forming a silicon oxide film on the surface of the amorphous silicon film;
A layer containing nickel element for promoting crystallization of the amorphous silicon film is formed on the silicon oxide film by a spin coating method,
The amorphous silicon film is annealed and crystallized in a nitrogen atmosphere, and an island-like crystalline silicon film is formed by patterning,
Removing the silicon oxide film remaining on the surface of the island-like crystalline silicon film;
The island-shaped crystalline silicon film is irradiated with excimer laser light in an oxygen atmosphere to form a silicon oxide film on the surface of the island-shaped crystalline silicon film and remain in the island-shaped crystalline silicon film. Crystallize the amorphous region
Annealing the crystalline silicon film in a nitrogen atmosphere;
Forming an insulating film on the silicon oxide film;
Forming a gate electrode on the insulating film;
Doping the island-like crystalline silicon film with impurities,
Forming an interlayer insulating film on the gate electrode and the insulating film;
Forming a passivation film on the interlayer insulating film;
A method of manufacturing a semiconductor device, wherein a pixel electrode is formed over the passivation film.

前記基板はガラス基板であることを特徴とする請求項１または２に記載の半導体装置の作製方法。 The method for manufacturing a semiconductor device according to claim 1, wherein the substrate is a glass substrate.

前記絶縁膜はＴＥＯＳと酸素を用いてプラズマＣＶＤ法により形成することを特徴とする請求項１または２に記載の半導体装置の作製方法。 The method for manufacturing a semiconductor device according to claim 1, wherein the insulating film is formed by a plasma CVD method using TEOS and oxygen.

前記層間絶縁膜は酸化珪素膜であることを特徴とする請求項１または２に記載の半導体装置の作製方法。 The method for manufacturing a semiconductor device according to claim 1, wherein the interlayer insulating film is a silicon oxide film.

前記層間絶縁膜はポリイミドであることを特徴とする請求項１または２に記載の半導体装置の作製方法。 The method for manufacturing a semiconductor device according to claim 1, wherein the interlayer insulating film is polyimide.

前記パッシベーション膜は窒化珪素膜であることを特徴とする請求項１または２に記載の半導体装置の作製方法。 The method for manufacturing a semiconductor device according to claim 1, wherein the passivation film is a silicon nitride film.

前記画素電極はインディウム錫酸化物被膜であることを特徴とする請求項１または２に記載の半導体装置の作製方法。 The method for manufacturing a semiconductor device according to claim 1, wherein the pixel electrode is an indium tin oxide film.