JP2000068205A - Manufacture of semiconductor device - Google Patents

Abstract

PROBLEM TO BE SOLVED: To obtain an amorphous silicon film having good crystallinity by adding irradiation with strong light having a wavelength such as a visible light, a near infrared ray or the like to the crystallized film formed on a board for absorbing only a specific amount of the visible, near infrared rays or the like. SOLUTION: First, an amorphous silicon film 103 is formed on a glass substrate 101 absorbing near infrared rays or visible rays of about 0.1 to 10%, then, the film 103 is crystallized. Next, the crystallized film 103 is doped and additionally irradiated strong light to promote the crystallization of the film 103. Thus, the film 103 is additionally heated to further improve crystallinity of the crystallized film 103. Simultaneously, the film is densified.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、ガラス等の絶縁基
板、あるいは各種基板上に形成された絶縁性被膜上に設
けられた非単結晶珪素膜を有する半導体装置、例えば、
薄膜トランジスタ（ＴＦＴ）や薄膜ダイオード（ＴＦ
Ｄ）、またはそれらを応用した薄膜集積回路、特にアク
ティブ型液晶表示装置（液晶ディスプレー）用薄膜集積
回路の作製方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a non-single-crystal silicon film provided on an insulating substrate such as glass or an insulating film formed on various substrates.
Thin film transistor (TFT) and thin film diode (TF
D) or a method of manufacturing a thin film integrated circuit using the same, particularly a thin film integrated circuit for an active liquid crystal display device (liquid crystal display).

【０００２】[0002]

【従来の技術】近年、ガラス等の絶縁基板上にＴＦＴを
有する半導体装置、例えば、ＴＦＴを画素の駆動に用い
るアクティブ型液晶表示装置やイメージセンサー、３次
元集積回路等が開発されている。2. Description of the Related Art In recent years, semiconductor devices having a TFT on an insulating substrate such as glass, for example, an active liquid crystal display device, an image sensor, and a three-dimensional integrated circuit using the TFT for driving pixels have been developed.

【０００３】これらの装置に用いられるＴＦＴには、薄
膜状の非単結晶珪素半導体を用いるのが一般的である。
薄膜状の非単結晶珪素半導体としては、非晶質珪素半導
体（ａ−Ｓｉ）からなるものと結晶性を有する珪素半導
体からなるものの２つに大別される。非晶質珪素半導体
は作製温度が低く、気相法で比較的容易に作製すること
が可能で量産性に富むため、最も一般的に用いられてい
るが、導電率等の物性が結晶性を有する珪素半導体に比
べて劣るため、今後より高速特性を得る為には、結晶性
を有する珪素半導体からなるＴＦＴの作製方法の確立が
強く求められていた。このような目的に適した結晶性を
有する珪素半導体としては、多結晶珪素、微結晶珪素、
結晶成分を含む非晶質珪素、結晶性と非晶質性の中間の
状態を有するセミアモルファス珪素等が知られている。In general, a thin film non-single-crystal silicon semiconductor is used for a TFT used in these devices.
Thin-film non-single-crystal silicon semiconductors are broadly classified into two types: amorphous silicon semiconductors (a-Si) and crystalline silicon semiconductors. Amorphous silicon semiconductors are most commonly used because they have a low manufacturing temperature, can be manufactured relatively easily by a gas phase method, and have high mass productivity. Since it is inferior to a silicon semiconductor having the same, in order to obtain higher-speed characteristics in the future, establishment of a method for manufacturing a TFT made of a silicon semiconductor having crystallinity has been strongly demanded. Silicon semiconductors having crystallinity suitable for such purposes include polycrystalline silicon, microcrystalline silicon,
Amorphous silicon containing a crystalline component, semi-amorphous silicon having an intermediate state between crystalline and amorphous, and the like are known.

【０００４】これら結晶性を有する薄膜状の珪素半導体
を得る方法としては、非晶質の半導体膜をプラズマＣＶ
Ｄ法や減圧ＣＶＤ法等の方法で成膜し、これに長時間の
熱エネルギーを印加すること（熱アニール）により結晶
化するという方法が知られている。しかしながら、通
常、加熱温度として６００℃以上、結晶成長をさらに高
めるためには６４０℃以上以上の高温にすることが必要
であり、基板が熱的な影響を受けることが問題であり、
また、結晶化に要する加熱時間が数十時間以上にも及ぶ
ので、量産性が低かった。そのため、加熱温度を低下さ
せ、また、加熱時間を短くすることが求められていた。As a method of obtaining a silicon semiconductor in the form of a thin film having crystallinity, an amorphous semiconductor film is formed by plasma CV.
A method is known in which a film is formed by a method such as a method D or a low pressure CVD method, and crystallization is performed by applying thermal energy for a long time (thermal annealing). However, it is usually necessary to set the heating temperature to 600 ° C. or higher, and to raise the crystal growth further to 640 ° C. or higher, which is problematic in that the substrate is thermally affected.
In addition, since the heating time required for crystallization extends over several tens of hours, mass productivity was low. Therefore, it has been required to lower the heating temperature and shorten the heating time.

【０００５】[0005]

【発明が解決しようとする課題】これに対し、赤外線や
可視光線の強光を１０〜１０００秒程度、照射すること
によって、膜表面の温度を実質的に８００℃以上の高温
にせしめ、結晶化させる方法が開発された。この方法は
ランプアニールもしくはラピッド・サーマル・アニール
（ＲＴＡ）法と呼ばれ、加熱時間が短いことから基板へ
の影響を低減できるプロセスとして期待されている。On the other hand, by irradiating strong infrared or visible light for about 10 to 1000 seconds, the temperature of the film surface is raised to substantially 800 ° C. or more, and A method was developed to make this happen. This method is called a lamp anneal or a rapid thermal anneal (RTA) method, and is expected as a process capable of reducing the influence on a substrate due to a short heating time.

【０００６】しかしながら、プラズマＣＶＤ法や減圧Ｃ
ＶＤ法で成膜した膜には多くの水素が珪素と結合して含
有され、実際にはＲＴＡ法で用いられるような短時間で
は、水素の分解反応の中心で、結晶化は十分に進行しな
いことがわかった。さらに、膜中に含有されている水素
が分解して、外部に放出されるため、膜表面のモフォロ
ジーが著しく悪化することも問題であった。本発明は、
このような現状を鑑みてなされたもので、ＲＴＡ法を用
いつつも、十分な結晶性を有し、半導体デバイスを形成
するに適した珪素膜を得ることを課題とする。However, the plasma CVD method and the reduced pressure C
In a film formed by the VD method, a large amount of hydrogen is contained in combination with silicon, and crystallization does not sufficiently proceed at the center of a hydrogen decomposition reaction in a short time as actually used in the RTA method. I understand. Further, hydrogen contained in the film is decomposed and released to the outside, so that the morphology of the film surface is significantly deteriorated. The present invention
It is an object of the present invention to obtain a silicon film having sufficient crystallinity and suitable for forming a semiconductor device while using an RTA method.

【０００７】[0007]

【課題を解決するための手段】本発明は、ガラス基板上
に非晶質珪素膜を形成し、それを熱アニール等の手段に
よって結晶化させることによって、非晶質珪素膜に含有
されていた水素を離脱させる第１の工程と、前記珪素膜
を強光によって加熱する第２の工程（ＲＴＡの工程）と
を有する。第２の工程と第３の工程の間に、第３の工程
で用いる光を１０％以上は吸収しない絶縁性の被膜を珪
素膜上に形成してもよい。According to the present invention, an amorphous silicon film is formed by forming an amorphous silicon film on a glass substrate and crystallizing the amorphous silicon film by means such as thermal annealing. The method includes a first step of releasing hydrogen and a second step (RTA step) of heating the silicon film by strong light. Between the second step and the third step, an insulating film that does not absorb 10% or more of the light used in the third step may be formed on the silicon film.

【０００８】本発明においては、第１の工程において得
られる珪素膜は低度の結晶性を有する方が好ましく、そ
の結晶化度は１〜５０％、好ましくは１〜１０％とする
とよい。第１の工程には、熱アニールその他の結晶化方
法を用いることができる。また、第２の工程の前に、前
記珪素膜をパターニング・エッチングして島状に分離・
分断する工程を設けてもよい。In the present invention, it is preferable that the silicon film obtained in the first step has a low degree of crystallinity, and the crystallinity is 1 to 50%, preferably 1 to 10%. In the first step, thermal annealing or another crystallization method can be used. In addition, before the second step, the silicon film is separated and patterned into islands by patterning and etching.
A dividing step may be provided.

【０００９】本発明においては基板として、歪点が５５
０〜６８０℃のガラス基板が好ましい。具体的には、コ
ーニング社の７０５９番（歪点５９３℃）、同１７３３
番（歪点６４０℃）、ＨＯＹＡ社のＬＥ３０（歪点６２
５℃）、ＮＨテクノグラス社のＮＡ３５（歪点６５０
℃）、ＮＡ４５（歪点６１０℃）、ＯＨＡＲＡ社のＥ−
８（歪点６４３℃）、日本電気硝子社のＯＡ−２（歪点
６２５℃）、旭硝子社のＡＮ１（歪点６２５℃）、ＡＮ
２（歪点６２５℃）等である。上記以外のガラス基板で
あってもよいことはいうまでもない。In the present invention, the substrate has a strain point of 55
A glass substrate at 0 to 680 ° C is preferred. Specifically, Corning No. 7059 (strain point 593 ° C), 1733
No. (strain point 640 ° C.), HOYA LE30 (strain point 62
5 ° C.), NA35 (NH technoglass) (strain point 650)
° C), NA45 (strain point 610 ° C), OHARA E-
8 (strain point 643 ° C), OA-2 (strain point 625 ° C) of NEC Corporation, AN1 (strain point 625 ° C) of Asahi Glass Company, AN
2 (strain point 625 ° C.). It goes without saying that a glass substrate other than the above may be used.

【００１０】また、ガラス基板の表面には酸化珪素、窒
化珪素、窒化アルミニウム等の絶縁被膜を形成し、その
上に非晶質珪素膜を形成してもよい。なお、ガラス基板
上に窒化アルミニウムのごとき熱伝導性の高い材料の被
膜が形成された場合には、上記の第２の工程は省略され
てもよい。上記の第１の工程において、結晶化を熱アニ
ールによっておこなう場合、その温度、時間は半導体薄
膜の膜厚、組成等によって異なるが、実質的に真性な珪
素半導体の場合には、５２０〜６２０℃、例えば、５５
０〜６００℃、１〜４時間が適当である。また、熱アニ
ールの温度はガラス基板の歪点よりも低い温度でなされ
ることが好ましい。[0010] An insulating film such as silicon oxide, silicon nitride, or aluminum nitride may be formed on the surface of the glass substrate, and an amorphous silicon film may be formed thereon. Note that when a film made of a material having high thermal conductivity such as aluminum nitride is formed on a glass substrate, the above-described second step may be omitted. In the first step, when crystallization is performed by thermal annealing, the temperature and time vary depending on the thickness, composition, and the like of the semiconductor thin film. However, in the case of a substantially intrinsic silicon semiconductor, 520 to 620 ° C. , For example, 55
0 to 600 ° C for 1 to 4 hours is appropriate. Further, it is preferable that the thermal annealing is performed at a temperature lower than the strain point of the glass substrate.

【００１１】また、上記熱アニール工程の前に、珪素膜
に、イオン注入法によって１×１０ ¹⁴〜１×１０¹⁶ｃｍ
^-2のドーズ量で珪素イオンを注入しておくと特に熱アニ
ールによる結晶成長が抑制されるので好ましい。本発明
の上記第１の工程において得られる、珪素膜中にニッケ
ル等の結晶化を助長せしめる金属元素が含有されていて
もよい。このような結晶化を助長せしめる金属元素とし
ては、他にＦｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏ
ｓ、Ｉｒ、Ｐｔ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｕ、
Ｚｎ、Ａｕ、Ａｇが知られているが、これらの元素が添
加された非晶質珪素膜は、５２０〜６２０℃、１〜４時
間の低温・短時間の熱アニールによっても結晶化が十分
に進行する。Before the thermal annealing step, a silicon film
In addition, 1 × 10 ¹⁴~ 1 × 10¹⁶cm
^-2If silicon ions are implanted at a dose of
This is preferable because crystal growth by the metal is suppressed. The present invention
Nickel in the silicon film obtained in the first step
Contains metal elements that promote crystallization of
Is also good. As a metal element that promotes such crystallization,
Other than Fe, Co, Ni, Ru, Rh, Pd, O
s, Ir, Pt, Sc, Ti, V, Cr, Mn, Cu,
Zn, Au, and Ag are known, but these elements are added.
The added amorphous silicon film has a temperature of 520 to 620 ° C.,
Sufficient crystallization by low-temperature, short-time thermal annealing during
Proceed to

【００１２】しかし、過剰に結晶化が進行すると、その
後のＲＴＡによる結晶成長の効果が無くなる。そのた
め、これらの金属元素を添加する場合には、実質的に真
性な珪素膜の場合より熱アニール時間を短く、あるい
は、熱アニール温度を低くすることが望まれる。これら
の金属元素を含有させると、その後のＲＴＡの工程にお
いても、より低い温度で結晶化させることが可能であ
る。また、これらの金属元素は熱アニールの際の非晶質
珪素膜からの水素離脱を促進せしめる効果も有する。こ
のような金属元素の添加に際しては、熱アニール工程の
前に上述のように珪素イオンを注入しておくと、熱アニ
ール工程における結晶成長を抑制できるので好ましい。However, if crystallization proceeds excessively, the effect of subsequent crystal growth by RTA is lost. Therefore, when these metal elements are added, it is desirable that the thermal annealing time be shorter or the thermal annealing temperature be lower than in the case of a substantially intrinsic silicon film. When these metal elements are contained, crystallization can be performed at a lower temperature even in the subsequent RTA process. Further, these metal elements also have an effect of promoting hydrogen desorption from the amorphous silicon film during thermal annealing. When adding such a metal element, it is preferable to implant silicon ions as described above before the thermal annealing step, because crystal growth in the thermal annealing step can be suppressed.

【００１３】なお、これらの金属元素は、半導体特性や
信頼性に及ぼす影響が甚大であり、これらの金属元素を
多量に含有せしめて結晶化させた珪素膜は、特に長期の
信頼性・耐久性に欠ける。このような問題を解決するに
は、これらの珪素膜中に存在する金属元素の濃度が、必
要とする温度での結晶化をおこなう上で有効で、かつ、
半導体特性に悪影響を及ぼさないものとするとよい。具
体的には、２次イオン質量分析法（ＳＩＭＳ）によっ
て、珪素膜中に含有されるこれら金属元素の濃度を深さ
方向に分析した際に、検出濃度の最小値が１×１０¹⁵〜
１×１０¹⁹ｃｍ^-3であることが好ましい。[0013] These metal elements have a significant effect on semiconductor characteristics and reliability, and a silicon film crystallized by containing a large amount of these metal elements has a particularly long-term reliability and durability. Lack. In order to solve such a problem, the concentration of the metal element present in these silicon films is effective in performing crystallization at a required temperature, and
It is preferable that the semiconductor characteristics are not adversely affected. Specifically, when the concentrations of these metal elements contained in the silicon film are analyzed in the depth direction by secondary ion mass spectrometry (SIMS), the minimum value of the detected concentration is 1 × 10 ¹⁵ to
It is preferably 1 × 10 ¹⁹ cm ⁻³ .

【００１４】上記の第２の工程におけるＲＴＡに用いる
光としては、用いる光の波長は、珪素膜に吸収され、ガ
ラス基板では実質的に吸収されないことが望ましく、そ
の中心の波長が近赤外線もしくは可視光線を用いるのが
適している。例えば、波長が４μｍ〜０．６μｍの光
（例えば波長１．３μｍにピークを有する赤外光）が好
ましく、このような強光を１０〜１０００秒程度の比較
的短い時間照射することにより、珪素膜を加熱し、結晶
性を向上せしめることができる。この際には珪素膜が８
００〜１３００℃まで加熱されることが望ましい。As the light used for RTA in the second step, it is desirable that the wavelength of the light used is absorbed by the silicon film and is not substantially absorbed by the glass substrate, and the wavelength at the center is near infrared or visible light. Suitably, light is used. For example, light having a wavelength of 4 μm to 0.6 μm (for example, infrared light having a peak at a wavelength of 1.3 μm) is preferable. By irradiating such strong light for a relatively short time of about 10 to 1000 seconds, silicon The film can be heated to improve crystallinity. In this case, the silicon film is 8
It is desirable to heat to 00 to 1300 ° C.

【００１５】また、室温から急激にこのような高温にま
で加熱したり、逆にこのような高温から急激に室温まで
冷却したりすると、珪素膜に及ぼすストレス等の影響が
大きい。そのため、このような高温に至る前に、それよ
りも低温の温度でしばらく加熱するプレヒート工程や、
高温状態から温度を下げる過程において、高温と室温の
中間の温度でしばらく加熱するポストヒート工程を設け
てもよい。基板に対する熱的なダメージを防止するため
に、プレヒート工程、ポストヒート工程の温度はガラス
基板の歪点よりも５０〜２００℃低い温度が好ましい。Further, when the temperature is rapidly increased from room temperature to such a high temperature, or when the temperature is rapidly reduced from such high temperature to room temperature, the influence of stress or the like on the silicon film is large. Therefore, before reaching such a high temperature, a preheating step of heating at a lower temperature for a while,
In the process of lowering the temperature from the high temperature state, a post-heating step of heating for a while at a temperature between the high temperature and the room temperature may be provided. In order to prevent thermal damage to the substrate, the temperatures of the preheating step and the postheating step are preferably lower by 50 to 200 ° C. than the strain point of the glass substrate.

【００１６】[0016]

【作用】第１の工程の熱アニールによって、少なくとも
結晶成長の核生成がおこわなれる。結晶化を抑制させた
場合でも、低度に結晶化した（結晶化の面積が１〜５０
％、好ましくは１〜１０％の結晶化状態（残りは非晶質
状態である）である）珪素膜を得ることができる。しか
し、第１の工程で得られる結晶性珪素膜は、そのままで
は半導体デバイスを形成することは好ましくない。それ
は主として粒界等に非晶質成分等が多く残存し、珪素膜
のバルクや表面の特性が好ましくないからである。The nucleation of at least crystal growth occurs by the thermal annealing in the first step. Even when crystallization was suppressed, it was crystallized to a low degree (the crystallization area was 1 to 50).
%, Preferably 1 to 10% of a silicon film in a crystallized state (the rest is in an amorphous state). However, it is not preferable to form a semiconductor device using the crystalline silicon film obtained in the first step as it is. This is because a large amount of amorphous components and the like mainly remain at the grain boundaries and the like, and the bulk and surface characteristics of the silicon film are not favorable.

【００１７】そこで、本発明では、この珪素膜を第２の
工程のＲＴＡによって結晶性の良好な珪素膜に変換す
る。ＲＴＡによって、珪素膜を加熱し、結晶化した珪素
膜の結晶性をさらに向上させる、同時に膜質を緻密化す
ることができる。この際、結晶化度の低い珪素膜の場合
には、第１の工程で生成した結晶核からその周囲の非晶
質領域へ結晶を拡げることが可能である。このような場
合には結晶化が比較的長距離にわたって進行し、粒界等
を減らすうえで効果的である。このようにして結晶性を
高めることによって、薄膜トランジスタ（ＴＦＴ）に用
いられるような９０％以上の面積が結晶化した良質な珪
素膜とすることができる。Therefore, in the present invention, this silicon film is converted into a silicon film having good crystallinity by RTA in the second step. By using the RTA, the silicon film can be heated to further improve the crystallinity of the crystallized silicon film, and at the same time, to densify the film. At this time, in the case of a silicon film having a low crystallinity, it is possible to spread the crystal from the crystal nucleus generated in the first step to the surrounding amorphous region. In such a case, crystallization proceeds over a relatively long distance, which is effective in reducing grain boundaries and the like. By increasing the crystallinity in this manner, a high-quality silicon film in which 90% or more of the area is crystallized can be obtained as used in a thin film transistor (TFT).

【００１８】ただし、かようなＲＴＡにおいては、局所
的に急激な温度変化が伴うので、珪素膜と基板の間の熱
膨張率の違い、珪素膜表面と基板と珪素膜界面との温度
の違いなどから、珪素膜が剥離することも多々ある。特
にこれは、膜の面積が基板全面にわたるような大きな場
合に顕著である。したがって、上記のように第２の工程
において、膜を十分に小さな面積に分断し、また、余分
な熱を吸収しないように膜と膜との間隔を十分に広くす
ることによって、膜の剥離等を防止することができる。
また、このようにすると基板表面全面が珪素膜を通じて
加熱されることがないので、基板が熱的に収縮すること
は最低限に抑えられる。However, in such an RTA, an abrupt local temperature change accompanies the difference in the thermal expansion coefficient between the silicon film and the substrate, and the difference in the temperature between the silicon film surface and the interface between the silicon film and the silicon film. For this reason, the silicon film often peels off. In particular, this is remarkable when the area of the film is large over the entire surface of the substrate. Therefore, in the second step, as described above, the film is divided into a sufficiently small area, and the distance between the films is sufficiently widened so as not to absorb excess heat. Can be prevented.
Further, in this case, since the entire surface of the substrate is not heated through the silicon film, thermal contraction of the substrate can be minimized.

【００１９】本発明では、特にガラス基板上に形成され
た珪素膜に対しては、第２の工程（ＲＴＡ工程）におい
て、０．６〜４μｍの波長の光を照射することが好まし
い。この波長の光は低度に結晶化させた真性または実質
的に真性（燐またはホウ素が１０¹⁷ｃｍ^-3以下）の珪素
膜に対し、有効に光を吸収し、熱に変換される。また、
１０μｍ以上の波長の遠赤外光はガラス基板に吸収さ
れ、ガラス基板を加熱するが、４μｍ以下の波長が大部
分の場合はガラスによる吸収は０．０１〜１０％である
ので、加熱が極めて少ない。すなわち、低度の結晶性を
有する珪素膜を結晶化させ、かつ、基板に甚大な影響を
及ぼさないためには、０．６〜４μｍの波長が有利であ
る。In the present invention, it is preferable that the silicon film formed on the glass substrate is irradiated with light having a wavelength of 0.6 to 4 μm in the second step (RTA step). Light of this wavelength is effectively absorbed by a low-crystallized intrinsic or substantially intrinsic (phosphor or boron of 10 ¹⁷ cm ⁻³ or less) silicon film and converted to heat. Also,
Far-infrared light having a wavelength of 10 μm or more is absorbed by the glass substrate and heats the glass substrate. However, when most of the wavelength of 4 μm or less, the absorption by glass is 0.01 to 10%. Few. That is, in order to crystallize a silicon film having a low degree of crystallinity and not significantly affect the substrate, a wavelength of 0.6 to 4 μm is advantageous.

【００２０】[0020]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

【００２１】[0021]

【実施例】〔実施例１〕本実施例は図１（Ａ）〜（Ｄ）
に示されるガラス基板上に形成された結晶性珪素膜を用
いたＰチャネル型ＴＦＴ（ＰＴＦＴという）とＮチャネ
ル型ＴＦＴ（ＮＴＦＴという）とを相補型に組み合わせ
た回路を形成する例である。本実施例の構成は、アクテ
ィブ型の液晶表示装置の画素電極のスイッチング素子や
周辺ドライバー回路、さらにはイメージセンサや３次元
集積回路に応用することができる。[Embodiment 1] This embodiment is shown in FIGS. 1 (A) to 1 (D).
In this example, a circuit is formed in which a P-channel TFT (referred to as PTFT) using a crystalline silicon film formed on a glass substrate and an N-channel TFT (referred to as NTFT) are combined in a complementary manner. The configuration of this embodiment can be applied to a switching element of a pixel electrode and a peripheral driver circuit of an active type liquid crystal display device, as well as an image sensor and a three-dimensional integrated circuit.

【００２２】図１に本実施例の作製工程の断面図を示
す。まず、基板（コーニング７０５９）１０１上にスパ
ッタリング法によって厚さ２０００Åの酸化珪素の下地
膜１０２を形成した。基板は、下地膜の成膜の前もしく
は後に、歪点よりも高い温度でアニールをおこなった
後、０．１〜１．０℃／分で歪点以下まで徐冷すると、
その後の温度上昇を伴う工程（本発明の赤外光照射を含
む）での基板の収縮が少なく、マスク合わせが容易とな
る。コーニング７０５９基板では、６２０〜６６０℃で
１〜４時間アニールした後、０．１〜１．０℃／分、好
ましくは、０．０３〜０．３℃／分で徐冷し、４００〜
５００℃まで温度が低下した段階で取り出すとよい。FIG. 1 is a sectional view showing a manufacturing process of this embodiment. First, a 2000-nm-thick silicon oxide base film 102 was formed on a substrate (Corning 7059) 101 by a sputtering method. After annealing the substrate at a temperature higher than the strain point before or after the formation of the base film, the substrate is gradually cooled to a strain point or lower at 0.1 to 1.0 ° C./min.
Substrate shrinkage in subsequent steps involving a temperature rise (including the infrared light irradiation of the present invention) is small, and mask alignment becomes easy. The Corning 7059 substrate is annealed at 620 to 660 ° C. for 1 to 4 hours, and then gradually cooled at 0.1 to 1.0 ° C./min, preferably 0.03 to 0.3 ° C./min.
It may be taken out at the stage when the temperature has dropped to 500 ° C.

【００２３】そして、プラズマＣＶＤ法によって、厚さ
３００〜１５００Å、例えば８００Åの真性（Ｉ型）の
非晶質珪素膜１０３を成膜した。さらに、その上にプラ
ズマＣＶＤ法によって厚さ１００〜８００Å、例えば２
００Åの酸化珪素膜１０４を堆積した。これは、以下の
熱アニール工程において保護膜となり、膜表面の荒れを
防止する。Then, an intrinsic (I-type) amorphous silicon film 103 having a thickness of 300 to 1500 °, for example, 800 ° is formed by a plasma CVD method. Further, a thickness of 100 to 800 °, for example, 2
A silicon oxide film 104 having a thickness of 00 ° was deposited. This serves as a protective film in the following thermal annealing step and prevents the film surface from being roughened.

【００２４】次に、窒素雰囲気下（大気圧）、６００℃
で４時間、熱アニールした。この熱アニールによって、
珪素膜中の余剰の水素は放出され、膜は低度の結晶性を
呈することとなった。ただし、珪素膜をラマン散乱分光
法によって分析しても、９０％以上が結晶化している多
結晶珪素被膜のように、明確に珪素結晶に起因するピー
クを認めることはできなかった。このときの膜の結晶性
は、結晶成長用の核発生が少なくともおこなわれ、結晶
化した面積が５０％以下、代表的には１〜１０％の面積
しか結晶化していない状態である。ＴＥＭ（透過型電子
顕微鏡）による観察では１０００Å以下、典型的には２
０〜１００Åの微細な結晶が観察された。この結晶化を
３〜３０倍程度に核成長させるには、この珪素膜に、予
めイオン注入法によって１×１０¹⁴〜１×１０¹⁶ｃｍ^-2
のドーズ量で珪素イオンを注入しておくと有効であっ
た。（図１（Ａ））Next, under a nitrogen atmosphere (atmospheric pressure) at 600 ° C.
For 4 hours. By this thermal annealing,
Excess hydrogen in the silicon film was released, and the film exhibited low crystallinity. However, even when the silicon film was analyzed by Raman scattering spectroscopy, a peak due to the silicon crystal could not be clearly observed as in a polycrystalline silicon film in which 90% or more was crystallized. At this time, the crystallinity of the film is such that at least nuclei for crystal growth are generated, and the crystallized area is 50% or less, typically only 1 to 10% of the crystallized area. When observed by a TEM (transmission electron microscope), 1000 ° or less, typically 2 °
Fine crystals of 0-100 ° were observed. In order to grow nuclei about 3 to 30 times as large as this crystallization, 1 × 10 ¹⁴ to 1 × 10 ¹⁶ cm ^{−2 is} previously formed in the silicon film by ion implantation.
It has been effective to implant silicon ions at a dose of. (Fig. 1 (A))

【００２５】この工程の後に、珪素膜をパターニング・
エッチングして、ＴＦＴの島状の活性層１０５を形成し
た。活性層１０５の大きさはＴＦＴのチャネル長とチャ
ネル幅を考慮して決定される。小さなものでは、５０μ
ｍ×２０μｍ、大きなものでは１００μｍ×１０００μ
ｍであった。このような活性層を基板上に多く形成し
た。After this step, the silicon film is patterned and
By etching, an island-shaped active layer 105 of the TFT was formed. The size of the active layer 105 is determined in consideration of the channel length and channel width of the TFT. 50μ for small ones
mx 20μm, 100μm × 1000μ for large ones
m. Many such active layers were formed on the substrate.

【００２６】そして、０．６〜４μｍ、ここでは０．８
〜１．４μｍにピークをもつ赤外光を３０〜１８０秒照
射し、活性層の結晶化をおこなった（ＲＴＡ工程）。温
度は８００〜１３００℃、代表的には９００〜１２００
℃、例えば１１００℃とした。活性層の表面の状態を良
くするために、照射はＨ₂ 雰囲気中でおこなった。本工
程は、活性層を選択的に加熱することになるので、ガラ
ス基板への加熱を最小限に抑えることができる。そし
て、活性層中の欠陥や不体結合手を減少させるのに非常
に効果がある。（図１（Ｂ））And, 0.6 to 4 μm, here 0.8
The active layer was crystallized by irradiation with infrared light having a peak at .about.1.4 .mu.m for 30 to 180 seconds (RTA step). Temperature is 800-1300 ° C, typically 900-1200
° C, for example, 1100 ° C. Irradiation was performed in an H ₂ atmosphere to improve the condition of the surface of the active layer. In this step, since the active layer is selectively heated, heating of the glass substrate can be minimized. And, it is very effective in reducing defects and unbound bonds in the active layer. (FIG. 1 (B))

【００２７】赤外線の光源としてはハロゲンランプを用
いた。可視・近赤外光の強度は、モニターの単結晶シリ
コンウェハー上の温度が８００〜１３００℃、代表的に
は９００〜１２００℃の間にあるように調整した。具体
的には、シリコンウェハーに埋め込んだ熱電対の温度を
モニターして、これを赤外線の光源にフィードバックさ
せた。ガラス基板上の珪素表面の温度は、その約２／３
程度に低下しているものと推定される。本実施例では、
昇温・降温は、図４（Ａ）もしくは（Ｂ）のようにおこ
なった。昇温は、一定で速度は５０〜２００℃／秒、降
温は自然冷却で２０〜１００℃であった。A halogen lamp was used as an infrared light source. The intensity of visible / near-infrared light was adjusted so that the temperature of the monitor on the single crystal silicon wafer was 800 to 1300 ° C, typically 900 to 1200 ° C. Specifically, the temperature of the thermocouple embedded in the silicon wafer was monitored and fed back to the infrared light source. The temperature of the silicon surface on the glass substrate is about 2/3
It is estimated that it has decreased to a degree. In this embodiment,
The temperature increase / decrease was performed as shown in FIG. 4 (A) or (B). The temperature was raised at a constant rate of 50 to 200 ° C./sec, and the temperature was lowered to 20 to 100 ° C. by natural cooling.

【００２８】図４（Ａ）は一般的な温度サイクルで、昇
温時間ａ、保持時間ｂ、降温時間ｃの３つの過程からな
る。しかし、この場合には試料は室温から１０００℃も
の高温へ、さらに高温状態から室温へと急激に加熱・冷
却されるので、珪素膜や基板に与える影響が大きく、珪
素膜の剥離の可能性も高い。FIG. 4A shows a general temperature cycle, which comprises three steps of a heating time a, a holding time b, and a cooling time c. However, in this case, since the sample is rapidly heated and cooled from room temperature to as high as 1000 ° C., and further from the high temperature state to room temperature, the influence on the silicon film and the substrate is large, and the possibility of peeling of the silicon film is also high. high.

【００２９】この問題を解決するためには、図４（Ｂ）
のように、保持に達する前に、プレヒート時間ｄやポス
トヒート時間ｆを設け、保持時間に達する前にガラス基
板の歪点よりも５０〜２００℃低い温度、例えば４００
〜７００℃の基板や膜に大きな影響を与えない温度に保
持しておくことが望ましい。プレヒート時間ｄやポスト
ヒート時間ｆとしては、３０秒〜３０分が好ましかっ
た。特に、３００×４００ｍｍ² 、４００×６００ｍｍ
² の大面積基板では局所的に熱膨張、収縮しないよう均
一な温度であることが望ましい。In order to solve this problem, FIG.
Before reaching the holding, a preheating time d and a post-heating time f are provided, and before reaching the holding time, a temperature lower than the strain point of the glass substrate by 50 to 200 ° C., for example, 400 ° C.
It is desirable to keep the temperature at about 700 ° C. which does not greatly affect the substrate or the film. As the preheat time d and the postheat time f, 30 seconds to 30 minutes were preferable. In particular, 300 × 400 mm ² , 400 × 600 mm
^In the large-area substrate ² , it is desirable that the temperature is uniform so that local thermal expansion and contraction do not occur.

【００３０】なお、可視・赤外光照射の際、その表面に
保護膜として酸化珪素または窒化珪素膜を形成してくこ
ととよい。これは、珪素膜１０５の表面の状態を良くす
るためである。本実施例では、珪素膜１０５の表面の状
態を良くするために、Ｈ₂ 雰囲気中にておこなったが、
Ｈ₂ 雰囲気に０．１〜１０容量％のＨＣｌ、その他ハロ
ゲン化水素やフッ素や塩素、臭素の化合物を混入しても
よい。When irradiating visible or infrared light, a silicon oxide or silicon nitride film may be formed on the surface as a protective film. This is to improve the state of the surface of the silicon film 105. In the present embodiment, in order to improve the state of the surface of the silicon film 105, it was performed in an H ₂ atmosphere.
0.1 to 10% by volume of HCl and other compounds such as hydrogen halide, fluorine, chlorine and bromine may be mixed in the H ₂ atmosphere.

【００３１】可視・近赤外光照射は、結晶化した珪素膜
を選択的に加熱することになるので、ガラス基板への加
熱を最小限に抑えることができる。そして、珪素膜中の
欠陥や不体結合手を減少させるのに非常に効果がある。
また、上記ＲＴＡ工程が終了したのちに、２００〜５０
０℃、代表的には３５０℃で水素アニールをおこなうこ
とも、欠陥を減少させる上で有効である。これは１×１
０¹³〜１×１０¹⁵ｃｍ ^-2の量の水素のイオンドープをお
こない、さらに２００〜３００℃の熱処理によっても同
じ効果が得られる。The visible / near-infrared light is irradiated on a crystallized silicon film.
Is selectively heated, so that the glass substrate
Heat can be minimized. And in the silicon film
It is very effective in reducing defects and disjoint bonds.
After the RTA process is completed, 200 to 50
Hydrogen annealing at 0 ° C, typically 350 ° C
Both are effective in reducing defects. This is 1 × 1
0¹³~ 1 × 10^Fifteencm ^-2Ion doping of hydrogen
No, the same applies to heat treatment at 200-300 ° C.
The same effect can be obtained.

【００３２】ＲＴＡ工程後に、プラズマＣＶＤ法によっ
て厚さ１０００Åの酸化珪素膜１０６をゲイト絶縁膜と
して成膜した。ＣＶＤの原料ガスとしてはＴＥＯＳ（テ
トラ・エトキシ・シラン、Ｓｉ（ＯＣ₂ Ｈ₅ ）₄ ）と酸
素を用い、成膜時の基板温度は３００〜５５０℃、例え
ば４００℃とした。After the RTA step, a silicon oxide film 106 having a thickness of 1000 ° was formed as a gate insulating film by a plasma CVD method. TEOS (tetraethoxysilane, Si (OC ₂ H ₅ ) ₄ ) and oxygen were used as source gases for CVD, and the substrate temperature during film formation was 300 to 550 ° C., for example, 400 ° C.

【００３３】このゲイト絶縁膜となる酸化珪素膜１０６
の成膜後に、前記ＲＴＡ工程と同じ条件で可視・近赤外
線の照射を再度行なった。この可視・近赤外線の照射に
よって、主に酸化珪素膜１０６と珪素膜１０５との界面
及びその近傍における準位を消滅させることができた。
これは、ゲイト絶縁膜とチャネル形成領域との界面特性
が極めて重要である絶縁ゲイト型電界効果半導体装置に
とっては極めて有用である。The silicon oxide film 106 serving as the gate insulating film
After the film formation, visible / near infrared irradiation was performed again under the same conditions as in the RTA step. By this irradiation with visible and near-infrared rays, the level mainly at the interface between the silicon oxide film 106 and the silicon film 105 and in the vicinity thereof could be eliminated.
This is extremely useful for an insulated gate field effect semiconductor device in which the interface characteristics between the gate insulating film and the channel formation region are extremely important.

【００３４】引き続いて、スパッタリング法によって、
厚さ６０００〜８０００Å、例えば６０００Åのアルミ
ニウム（０．０１〜０．２５％の周期律表III ａの希土
類元素を含む）を成膜した。そしてアルミニウム膜をエ
ッチングして、ゲイト電極１０７、１０９を形成した。
さらに、このアルミニウムの電極の表面を陽極酸化し
て、表面に酸化物層１０８、１１０を形成した。この陽
極酸化は、酒石酸が１〜５％含まれたエチレングリコー
ル溶液中で行った。得られた酸化物層１０８、１１０の
厚さは２０００Åであった。なお、この酸化物１０８と
１１０とは、後のイオンドーピング工程において、オフ
セットゲイト領域を形成する厚さとなるので、オフセッ
トゲイト領域の長さを上記陽極酸化工程で決めることが
できる。Subsequently, by a sputtering method,
Aluminum (containing 0.01 to 0.25% of a rare earth element in Periodic Table IIIa) having a thickness of 6000 to 8000 °, for example 6000 °, was formed. Then, the aluminum film was etched to form gate electrodes 107 and 109.
Further, the surface of the aluminum electrode was anodized to form oxide layers 108 and 110 on the surface. This anodization was performed in an ethylene glycol solution containing tartaric acid at 1 to 5%. The thickness of the obtained oxide layers 108 and 110 was 2000 °. Since the oxides 108 and 110 have a thickness for forming an offset gate region in a later ion doping process, the length of the offset gate region can be determined in the anodic oxidation process.

【００３５】次に、イオンドーピング法（プラズマドー
ピング法とも言う）によって、ゲイト電極部（すなわち
ゲイト電極１０７とその周囲の酸化層１０８、ゲイト電
極１０９とその周囲の酸化層１１０）をマスクとして、
自己整合的にＰもしくはＮ導電型を付与する不純物を珪
素膜１０５に添加した。ドーピングガスとして、フォス
フィン（ＰＨ₃ ）およびジボラン（Ｂ₂ Ｈ₆ ）を用い、
前者の場合は、加速電圧を６０〜９０ｋＶ、例えば８０
ｋＶ、後者の場合は、４０〜８０ｋＶ、例えば６５ｋＶ
とする。ドーズ量は１×１０¹⁵〜８×１０¹⁵ｃｍ^-2、例
えば、燐を２×１０¹⁵ｃｍ^-2、ホウ素を５×１０¹⁵とし
た。ドーピングに際しては、一方の領域をフォトレジス
トで覆うことによって、それぞれの元素を選択的にドー
ピングした。この結果、Ｎ型の不純物領域１１４と１１
６、Ｐ型の不純物領域１１１と１１３が形成され、Ｐチ
ャネル型ＴＦＴ（ＰＴＦＴ）の領域とＮチャネル型ＴＦ
Ｔ（ＮＴＦＴ）との領域を形成することができた。Next, the gate electrode portion (that is, the gate electrode 107 and the surrounding oxide layer 108, and the gate electrode 109 and the surrounding oxide layer 110) are used as masks by an ion doping method (also referred to as a plasma doping method).
An impurity imparting a P or N conductivity type is added to the silicon film 105 in a self-aligned manner. Phosphine (PH ₃ ) and diborane (B ₂ H ₆ ) were used as doping gases.
In the former case, the acceleration voltage is 60 to 90 kV, for example, 80 kV.
kV, in the latter case 40-80 kV, for example 65 kV
And The dose was 1 × 10 ¹⁵ to 8 × 10 ¹⁵ cm ⁻² , for example, phosphorus was 2 × 10 ¹⁵ cm ⁻² and boron was 5 × 10 ¹⁵ . At the time of doping, each element was selectively doped by covering one region with a photoresist. As a result, N-type impurity regions 114 and 11
6. P-type impurity regions 111 and 113 are formed, and a P-channel TFT (PTFT) region and an N-channel TF
A region with T (NTFT) could be formed.

【００３６】その後、レーザー光の照射によってアニー
ルをおこなった。レーザー光としては、ＫｒＦエキシマ
レーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を
用いたが、他のレーザーであってもよい。レーザー光の
照射条件は、エネルギー密度が２００〜４００ｍＪ／ｃ
ｍ² 、例えば２５０ｍＪ／ｃｍ² とし、一か所につき２
〜１０ショット、例えば２ショット照射した。このレー
ザー光の照射時に基板を２００〜４５０℃程度に加熱す
ることによって、効果を増大せしめてもよい。（図１
（Ｃ））Thereafter, annealing was performed by laser light irradiation. As the laser light, a KrF excimer laser (wavelength: 248 nm, pulse width: 20 nsec) was used, but another laser may be used. The irradiation condition of the laser light is such that the energy density is 200 to 400 mJ / c.
m ² , for example, 250 mJ / cm ^2, and 2
Irradiation was performed for 10 to 10 shots, for example, 2 shots. The effect may be increased by heating the substrate to about 200 to 450 ° C. during the irradiation with the laser light. (Figure 1
(C))

【００３７】また、この工程は、可視・近赤外光を照射
する方法（ＲＴＡ法）による方法でもよい。可視・近赤
外線は結晶化した珪素、または燐またはホウ素が１０¹⁷
〜１０²¹ｃｍ^-3添加された非晶質珪素へは吸収されやす
く、１０００℃以上の熱アニールにも匹敵する効果的な
アニールを行うことができる。燐またはホウ素が添加さ
れていると、その不純物散乱により、近赤外線でも十分
に光が吸収される。このことは肉眼による観察でも黒色
であることから十分に推測がつく。その反面、ガラス基
板へは吸収されにくいので、ガラス基板を高温に加熱す
ることがなく、また短時間の処理ですむので、ガラス基
板の縮みが問題となる工程においては最適な方法である
といえる。This step may be performed by a method of irradiating visible / near infrared light (RTA method). Visible and near-infrared light contains 10 ¹⁷ of crystallized silicon or phosphorus or boron.
It is easily absorbed by amorphous silicon to which 〜１０10 ²¹ cm ^{−3 is} added, and effective annealing comparable to thermal annealing at 1000 ° C. or higher can be performed. When phosphorus or boron is added, light is sufficiently absorbed even in the near infrared due to the scattering of impurities. This can be fully guessed from the fact that it is black even with the naked eye. On the other hand, since it is hardly absorbed by the glass substrate, it is not necessary to heat the glass substrate to a high temperature, and the process can be performed in a short time. .

【００３８】続いて、厚さ６０００Åの酸化珪素膜１１
７を層間絶縁物としてプラズマＣＶＤ法によって形成し
た。この層間絶縁物としてはポリイミドまたは酸化珪素
とポリイミドの２層膜を利用してもよい。さらにコンタ
クトホールを形成して、金属材料、例えば、窒化チタン
とアルミニウムの多層膜によってＴＦＴの電極・配線１
１８、１２０、１１９を形成した。最後に、１気圧の水
素雰囲気で３５０℃、３０分のアニールを行い、ＴＦＴ
を相補型に構成した半導体回路を完成した。（図１
（Ｄ））Subsequently, a silicon oxide film 11 having a thickness of 6000.degree.
7 was formed as an interlayer insulator by a plasma CVD method. As the interlayer insulator, polyimide or a two-layer film of silicon oxide and polyimide may be used. Further, a contact hole is formed, and a metal material, for example, a multilayer film of titanium nitride and aluminum is used to form a TFT electrode / wiring 1.
18, 120 and 119 were formed. Finally, annealing is performed at 350 ° C. for 30 minutes in a hydrogen atmosphere at 1 atm.
Was completed in a complementary type. (Figure 1
(D))

【００３９】特に本発明では、可視・近赤外光によるＲ
ＴＡ工程で生じた不対結合手を、その後の工程で、水素
雰囲気において、２５０〜４００℃で加熱することによ
って水素を添加し、中和することが重要である。このよ
うに本発明により、量産性が向上し、かつ、ゲイト電極
が０Ｖまたはゲイト電極に逆バイアス電圧（ＮＴＦＴの
場合には負）が印加された状態のリーク電流（オフ電
流）を、従来の方法に比べて１〜２桁下げることができ
るようになった。上記に示す回路は、ＰＴＦＴとＮＴＦ
Ｔとを相補型に設けたＣＭＯＳ構造であるが、上記工程
において、２つのＴＦＴを同時に作り、中央で切断する
ことにより、独立したＴＦＴを２つ同時に作製すること
も可能である。In particular, in the present invention, R and R
It is important that the dangling bonds generated in the TA process be heated and subsequently neutralized at 250 to 400 ° C. in a hydrogen atmosphere at a temperature of 250 to 400 ° C. As described above, according to the present invention, the mass productivity is improved, and the leak current (off current) in a state where the gate electrode is 0 V or a reverse bias voltage (negative in the case of NTFT) is applied to the gate electrode is reduced by the conventional method. It can be reduced by one to two digits compared to the method. The circuit shown above consists of PTFT and NTF
Although a CMOS structure is provided in which T and T are provided in a complementary manner, two independent TFTs can be simultaneously manufactured by simultaneously forming two TFTs and cutting at the center in the above process.

【００４０】〔実施例２〕本実施例は、アクティブマト
リクス型の液晶表示装置において、Ｎチャネル型ＴＦＴ
をスイッチング素子として各画素に設けた例である。以
下においては、一つの画素のみについて説明するが、同
時に他に多数（一般には数十万）の画素が同様な構造で
形成される。また、Ｎチャネル型ＴＦＴではなくＰチャ
ネル型ＴＦＴでもよいことはいうまでもない。また、液
晶表示装置の画素部分に設けるのではなく、周辺回路部
分にも利用できる。また、イメージセンサや他の装置に
利用することができる。即ち薄膜トランジタと利用する
のであれば、特にその用途が限定されるものではない。[Embodiment 2] In this embodiment, an N-channel TFT is used in an active matrix type liquid crystal display device.
Is provided in each pixel as a switching element. In the following, only one pixel will be described, but at the same time, many (generally hundreds of thousands) of other pixels are formed with the same structure. It goes without saying that a P-channel TFT may be used instead of an N-channel TFT. Further, it can be used not only for the pixel portion of the liquid crystal display device but also for the peripheral circuit portion. Further, it can be used for image sensors and other devices. That is, as long as it is used as a thin film transistor, its use is not particularly limited.

【００４１】本実施例の作製工程の概略を図２に示す。
本実施例において、基板２００としてはＮＡ４５ガラス
基板（厚さ１．１ｍｍ、３００×４００ｍｍ、歪点６１
０℃）を使用した。まず、下地膜として、プラズマＣＶ
Ｄ法またはスパッタ法によって２０００Åの厚さの窒化
アルミニウム膜２０１を形成し、さらにその上に他の下
地膜として酸化珪素膜２０２をプラズマＣＶＤ法で２０
００Åの厚さに形成した。窒化アルミニウムはガラス基
板に比べ、１０倍以上も熱伝導度が大きく、大面積の基
板での温度の均一性を保つ上で好ましかった。また、窒
化アルミニウムには、ガラス基板との熱膨張率を近づけ
て、密着性を向上させるために、窒素に対して酸素を
０．０１〜２０原子％添加してもよい。FIG. 2 shows an outline of the manufacturing process of this embodiment.
In this embodiment, the substrate 200 is a NA45 glass substrate (thickness: 1.1 mm, 300 × 400 mm, strain point: 61 mm).
0 ° C.). First, a plasma CV
An aluminum nitride film 201 having a thickness of 2000 .ANG. Is formed by the D method or the sputtering method, and a silicon oxide film 202 is further formed thereon by plasma CVD as another underlying film.
It was formed to a thickness of 00 °. Aluminum nitride has a thermal conductivity that is at least 10 times greater than that of a glass substrate, and is preferable in maintaining temperature uniformity on a large-area substrate. In addition, oxygen may be added to aluminum nitride in an amount of 0.01 to 20 atomic% with respect to nitrogen in order to make the coefficient of thermal expansion close to the glass substrate and improve the adhesion.

【００４２】窒化アルミニウムをプラズマＣＶＤ法によ
って形成するには、原料としては、トリメチルアルミニ
ウム（Ａｌ（ＣＨ₃ ）₃ ）とアンモニアを用いればよ
い。また、スパッタ法によって形成するには、雰囲気を
窒素、もしくはアンモニアにしてアルミニウムターゲッ
トを用いて反応性スパッタをおこなえばよい。酸化珪素
膜２０２のＣＶＤの原料ガスとしてはＴＥＯＳと酸素を
用いた。さらに、ＬＰＣＶＤ法もしくはプラズマＣＶＤ
法で非晶質珪素膜２０３を１０００Å、酸化珪素膜２０
４を２００Åの厚さにそれぞれ形成した。そして、５５
０℃で１時間、加熱アニールを行った。（図２（Ａ））In order to form aluminum nitride by a plasma CVD method, trimethyl aluminum (Al (CH ₃ ) ₃ ) and ammonia may be used as raw materials. In addition, in order to form by sputtering, reactive sputtering may be performed using an aluminum target with an atmosphere of nitrogen or ammonia. TEOS and oxygen were used as source gases for CVD of the silicon oxide film 202. Furthermore, LPCVD or plasma CVD
The amorphous silicon film 203 is formed to a thickness of 1000
4 were each formed to a thickness of 200 °. And 55
Heat annealing was performed at 0 ° C. for 1 hour. (Fig. 2 (A))

【００４３】この熱アニール工程の後、珪素膜をパター
ニング・エッチングしてＴＦＴの島状活性層２０５のみ
を残存させ、その他を除去した。そして、島状活性層２
０５に可視・近赤外光を照射し、珪素膜の結晶性を向上
せしめた。温度は１１００℃、時間は３０秒とした。な
お、窒化アルミニウムによって、熱の珪素膜での伝導が
均一であるので、パターニング・エッチング工程は可視
・近赤外光照射の後におこなってもよかった。（図２
（Ｂ））After this thermal annealing step, the silicon film was patterned and etched to leave only the island-like active layer 205 of the TFT, and to remove the others. And the island-shaped active layer 2
05 was irradiated with visible / near infrared light to improve the crystallinity of the silicon film. The temperature was 1100 ° C. and the time was 30 seconds. In addition, since the thermal conduction in the silicon film is uniform due to aluminum nitride, the patterning / etching step may be performed after irradiation with visible / near infrared light. (Figure 2
(B))

【００４４】さらにテトラ・エトキシ・シラン（ＴＥＯ
Ｓ）を原料として、酸素雰囲気中のプラズマＣＶＤ法に
よって、酸化珪素のゲイト絶縁膜（厚さ７００〜１８０
０Å、典型的には１２００Å）２０６を形成した。基板
温度は３５０℃とした。次に公知の多結晶珪素を主成分
とした膜をＬＰＣＶＤ法で形成し、これをエッチングし
て、ゲイト電極２０７を形成した。多結晶珪素には導電
性を向上させるために不純物として燐を０．１〜５原子
％導入した。Further, tetraethoxysilane (TEO)
S) as a raw material, a gate insulating film of silicon oxide (thickness of 700 to 180) is formed by a plasma CVD method in an oxygen atmosphere.
0 °, typically 1200 °) 206. The substrate temperature was 350 ° C. Next, a known film mainly containing polycrystalline silicon was formed by an LPCVD method, and this was etched to form a gate electrode 207. Phosphorus was introduced into polycrystalline silicon as an impurity in an amount of 0.1 to 5 atomic% in order to improve conductivity.

【００４５】その後、Ｎ型の不純物として、燐をイオン
ドーピング法で注入し、自己整合的にソース領域２０
８、チャネル形成領域２０９、ドレイン領域２１０を形
成した。そして、ＫｒＦレーザー光を照射することによ
って、イオン注入のために結晶性の劣化した珪素膜の結
晶性を改善させた。このときにはレーザー光のエネルギ
ー密度は２５０〜３００ｍＪ／ｃｍ² とした。このレー
ザー照射によって、このＴＦＴのソース／ドレインのシ
ート抵抗は３００〜８００Ω／ｃｍ² となった。なお、
通常よりもドーピング濃度を低下させた低濃度ドレイン
（ＬＤＤ）構造とする場合には、シート抵抗は１０〜２
００ｋΩ／□となる。レーザー照射によるアニールの工
程は可視・近赤外光のランプアニールによっておこなっ
てもよい。（図２（Ｃ））Thereafter, phosphorus is implanted as an N-type impurity by an ion doping method, and the source region 20 is self-aligned.
8, a channel formation region 209 and a drain region 210 were formed. By irradiating a KrF laser beam, the crystallinity of the silicon film having deteriorated crystallinity due to ion implantation was improved. At this time, the energy density of the laser beam was set to 250 to 300 mJ / cm ² . Due to this laser irradiation, the source / drain sheet resistance of this TFT became 300 to 800 Ω / cm ² . In addition,
In the case of a low-concentration drain (LDD) structure with a lower doping concentration than usual, the sheet resistance is 10 to 2
00 kΩ / □. The step of annealing by laser irradiation may be performed by lamp annealing of visible / near infrared light. (Fig. 2 (C))

【００４６】その後、酸化珪素またはポリイミドによっ
て層間絶縁物２１１を形成し、さらに、画素電極２１２
をＩＴＯによって形成した。そして、コンタクトホール
を形成して、ＴＦＴのソース／ドレイン領域にクロム／
アルミニウム多層膜で電極２１３、２１４を形成し、こ
のうち一方の電極２１４はＩＴＯ２１２にも接続するよ
うにした。最後に、水素中で２００〜４００℃で２時間
アニールして、水素化をおこなった。このようにして、
ＴＦＴを完成した。この工程は、同時に他の多数の画素
領域においても同時に行われる。また、より耐湿性を向
上させるために、全面に窒化珪素等でパッシベーション
膜を形成してもよい。（図２（Ｄ））Thereafter, an interlayer insulator 211 is formed of silicon oxide or polyimide, and further, a pixel electrode 212 is formed.
Was formed by ITO. Then, a contact hole is formed, and a chromium /
The electrodes 213 and 214 are formed of an aluminum multilayer film, and one of the electrodes 214 is also connected to the ITO 212. Finally, hydrogenation was performed by annealing in hydrogen at 200 to 400 ° C. for 2 hours. In this way,
The TFT was completed. This process is performed simultaneously in many other pixel regions. In order to further improve the moisture resistance, a passivation film may be formed on the entire surface using silicon nitride or the like. (FIG. 2 (D))

【００４７】本実施例で示したアクティブマトリクスの
画素トランジスタは、それほどの高速動作を要求されな
い。したがって、本実施例では、プロセス時間を短縮す
るために、最初の熱アニールの時間を、実施例１の場合
よりも短い１時間とした。このため、本実施例で得られ
た珪素膜の結晶性は実施例１のものより劣っていたが、
アクティブマトリクス回路のスイッチングトランジスタ
としては十分な静特性・動特性が得られた。The active matrix pixel transistor shown in this embodiment does not require such a high speed operation. Therefore, in this embodiment, the time of the first thermal annealing is set to 1 hour, which is shorter than that of the first embodiment, in order to reduce the process time. For this reason, the crystallinity of the silicon film obtained in this example was inferior to that of Example 1, but
Sufficient static and dynamic characteristics were obtained for the switching transistor of the active matrix circuit.

【００４８】〔実施例３〕図３を用いて、本実施例を説
明する。基板は、歪点が５５０〜６５０℃のガラス基
板、例えばＡＮ２（歪点６１６℃）を用い、実施例１の
ように、収縮防止のために、事前に６７０℃で４時間ア
ニールした後、０．１℃／分で４５０℃まで徐冷した
後、取り出したものを使用した。まず基板３０１上に下
地膜３０２を形成し、さらに、プラズマＣＶＤ法によっ
て厚さ３００〜８００Åの非晶質珪素膜３０３と、厚さ
２００Åの酸化珪素膜３０４を成膜した。[Embodiment 3] This embodiment will be described with reference to FIG. As a substrate, a glass substrate having a strain point of 550 to 650 ° C., for example, AN2 (strain point of 616 ° C.) was used. As in Example 1, after annealing at 670 ° C. for 4 hours in advance to prevent shrinkage, After gradually cooling to 450 ° C. at a rate of 1 ° C./min, the one taken out was used. First, a base film 302 was formed over a substrate 301, and further, an amorphous silicon film 303 having a thickness of 300 to 800 珪 素 and a silicon oxide film 304 having a thickness of 200 成膜 were formed by a plasma CVD method.

【００４９】そして、６２０℃、３０分の加熱アニール
を行った。熱アニール後、基板を２〜２００℃／秒の速
度、好ましくは１０℃／秒以上の速度で４５０℃までは
急激に冷却した。これは、この熱アニール工程によっ
て、基板が収縮することを防止するためである。このよ
うな急激な冷却が不可能なアニール炉においては、基板
を炉外に取り出して、室温に放置することによっても同
様な効果が得られる。また、ここで基板としてＡＮ２を
使用したが、他に歪点が５５０〜６８０℃のガラス基
板、例えば、コーニング１７３３（歪点６４０℃）やＬ
Ｅ３０（歪点６２５℃）等の基板を使用してもよい。Then, heat annealing was performed at 620 ° C. for 30 minutes. After thermal annealing, the substrate was rapidly cooled to 450 ° C. at a rate of 2-200 ° C./sec, preferably 10 ° C./sec or more. This is to prevent the substrate from shrinking by the thermal annealing step. In such an annealing furnace in which rapid cooling is not possible, the same effect can be obtained by taking the substrate out of the furnace and leaving it at room temperature. In addition, AN2 was used as the substrate here, but other glass substrates having a strain point of 550 to 680 ° C., such as Corning 1733 (strain point of 640 ° C.) and L
A substrate such as E30 (strain point 625 ° C.) may be used.

【００５０】本実施例では、熱アニール温度が、実施例
１、２の場合よりも高く、また、ＡＮ２の歪点（６１６
℃）よりも高いために、事前に熱処理／徐冷処理をおこ
なっても、基板の収縮を抑えるとは難しかった。そのよ
うな場合には、以上のようなアニール温度からの急冷が
有効である。（図３（Ａ）） 次に、珪素膜３０３をパターニング・エッチングして、
島状の活性層領域３０６および３０７を形成した。活性
層のエッチングは垂直方向に異方性を有するＲＩＥ法に
よっておこなった。（図３（Ｂ））In this embodiment, the thermal annealing temperature is higher than those in the first and second embodiments, and the strain point (616
C.), it was difficult to suppress the shrinkage of the substrate even if heat treatment / slow cooling treatment was performed in advance. In such a case, rapid cooling from the above annealing temperature is effective. (FIG. 3A) Next, the silicon film 303 is patterned and etched,
Island-shaped active layer regions 306 and 307 were formed. The etching of the active layer was performed by the RIE method having anisotropy in the vertical direction. (FIG. 3 (B))

【００５１】次いで、厚さ２００〜３０００Åの厚さの
酸化珪素または窒化珪素膜３０７をプラズマＣＶＤ法に
よって形成した。窒化珪素膜の形成には、減圧ＣＶＤや
光ＣＶＤを用いてもよかった。そして、実施例１と同様
に可視・近赤外光のＲＴＡ処理をおこなった。条件は実
施例１と同じとした。本実施例では可視・近赤外光照射
の際に、酸化珪素または窒化珪素の保護膜が活性層の表
面に形成されており、このため、赤外光照射の際の表面
の荒れや汚染を防止することができた。（図３（Ｃ））Next, a silicon oxide or silicon nitride film 307 having a thickness of 200 to 3000 ° was formed by a plasma CVD method. For the formation of the silicon nitride film, low pressure CVD or optical CVD may be used. Then, RTA processing of visible / near-infrared light was performed in the same manner as in Example 1. The conditions were the same as in Example 1. In the present embodiment, a protective film of silicon oxide or silicon nitride is formed on the surface of the active layer when irradiating visible / near infrared light. Could be prevented. (FIG. 3 (C))

【００５２】可視・近赤外光照射後、保護膜３０７を除
去した。その後は実施例１と同様にゲイト絶縁膜３０
８、ゲイト電極３０９、３１０を形成し、イオンドーピ
ング法によって、不純物領域を形成し、これをレーザー
照射によって活性化させた。（図３（Ｄ）） さらに、層間絶縁物３１１を形成して、これにコンタク
トホールを形成し、メタル配線３１２、３１３、３１４
を形成した。（図３（Ｅ））After irradiation with visible / near infrared light, the protective film 307 was removed. Thereafter, as in the first embodiment, the gate insulating film 30 is formed.
8. Gate electrodes 309 and 310 were formed, an impurity region was formed by ion doping, and this was activated by laser irradiation. (FIG. 3D) Further, an interlayer insulator 311 is formed, a contact hole is formed therein, and metal wirings 312, 313, and 314 are formed.
Was formed. (FIG. 3 (E))

【００５３】このようにして、相補型ＴＦＴ回路を形成
した。本実施例では可視・近赤外光照射の際に活性層の
表面に保護膜が形成されており、表面の荒れや汚染が防
止される。このため、本実施例のＴＦＴの特性（電界移
動度やしきい値電圧）および信頼性は極めて良好であっ
た。また、本実施例からも明らかなように、本発明はガ
ラス転移点が５５０〜６８０℃の基板材料において、特
に有効であった。Thus, a complementary TFT circuit was formed. In the present embodiment, a protective film is formed on the surface of the active layer upon irradiation with visible / near infrared light, so that surface roughness and contamination are prevented. Therefore, the characteristics (electric field mobility and threshold voltage) and reliability of the TFT of this example were extremely good. Further, as is apparent from this example, the present invention was particularly effective for a substrate material having a glass transition point of 550 to 680 ° C.

【００５４】[0054]

【発明の効果】熱アニール等の手段によって結晶化させ
た珪素膜に対して、可視・近赤外光等の波長の強光の照
射を追加しておこなうことにより、結晶性を向上せしめ
ると同時に膜質を緻密化させることができ、良好な結晶
性を有した珪素膜を得ることができた。特に熱アニール
を採用した場合には、その温度・時間としては５２０〜
６２０℃（好ましくは５５０〜６００℃）、１〜４時間
が好ましかった。The silicon film crystallized by means of thermal annealing or the like is additionally irradiated with strong light having a wavelength such as visible or near-infrared light to improve the crystallinity. The film quality could be densified, and a silicon film having good crystallinity could be obtained. In particular, when thermal annealing is adopted, the temperature and time are 520 to
620 ° C (preferably 550-600 ° C) for 1-4 hours was preferred.

【００５５】さらに、ゲイト絶縁膜の特性を向上させる
には、本発明によって得られた結晶珪素膜上に絶縁膜を
形成した後、亜酸化窒素（Ｎ₂ Ｏ）やアンモニア中で可
視・近赤外光等の波長の光の照射によってアニールをお
こなってもよい。該工程によって、界面準位を減らすこ
とができる。また、これらの工程の後、水素化アニール
を水素雰囲気中、２００〜４５０℃での処理により、水
素を珪素膜中に添加して不対結合手を除去・中和でき
る。Further, in order to improve the characteristics of the gate insulating film, an insulating film is formed on the crystalline silicon film obtained according to the present invention, and then visible / near red in nitrous oxide (N ₂ O) or ammonia. Annealing may be performed by irradiation with light having a wavelength such as external light. Through this step, interface states can be reduced. After these steps, hydrogenation annealing is performed in a hydrogen atmosphere at 200 to 450 ° C. to remove and neutralize dangling bonds by adding hydrogen to the silicon film.

【００５６】本発明では、熱アニールを採用した場合
に、それに要する時間は４時間以内とすることができ、
従来の数十時間から大幅に短縮できる。そして、アニー
ル時間が従来よりも低くて短いために、アニール工程で
基板に与える影響は十分に小さい。また、後のＲＴＡ工
程においても、用いる光の波長は０．６〜４μｍであ
り、基板にガラス材料を用いても、その後、急速に冷却
されるため、軟化したり、収縮したりして工業的に使用
できなくするほど変形することがない。このように本発
明は工業上、有益であり、特に本発明は絶縁ゲイト型半
導体装置の形成に極めて効果がある。In the present invention, when thermal annealing is employed, the time required for the thermal annealing can be made within 4 hours.
It can be greatly reduced from the conventional tens of hours. And since the annealing time is lower and shorter than before, the effect on the substrate in the annealing step is sufficiently small. Also, in the subsequent RTA step, the wavelength of the light used is 0.6 to 4 μm. Even if a glass material is used for the substrate, the substrate is rapidly cooled and thereafter softened or shrunk. It is not deformed enough to make it unusable. As described above, the present invention is industrially useful, and in particular, the present invention is extremely effective for forming an insulating gate type semiconductor device.

【図面の簡単な説明】[Brief description of the drawings]

【図１】 実施例１のＴＦＴの作製工程を示す。FIG. 1 shows a manufacturing process of a TFT of Example 1.

【図２】 実施例２のＴＦＴの作製工程を示す。FIG. 2 illustrates a manufacturing process of a TFT according to a second embodiment.

【図３】 実施例３のＴＦＴの作製工程を示す。FIG. 3 shows a manufacturing process of the TFT of Example 3.

【図４】 実施例１の温度設定例を示す。FIG. 4 shows a temperature setting example of the first embodiment.

【符号の説明】[Explanation of symbols]

１０１ ガラス基板 １０２ 下地膜（酸化珪素膜） １０３ 珪素膜 １０４ 酸化珪素膜 １０５ 島状珪素膜（活性層） １０６ ゲイト絶縁膜（酸化珪素膜） １０７、１０９ ゲイト電極（アルミニウム） １０８、１１０ 陽極酸化層（酸化アルミニウム） １１１、１１４ ソース（ドレイン）領域 １１２、１１５ チャネル形成領域 １１３、１１６ ドレイン（ソース）領域 １１７ 層間絶縁物 １１８〜１２０ 電極 Reference Signs List 101 glass substrate 102 base film (silicon oxide film) 103 silicon film 104 silicon oxide film 105 island-like silicon film (active layer) 106 gate insulating film (silicon oxide film) 107, 109 gate electrode (aluminum) 108, 110 anodized layer (Aluminum oxide) 111, 114 Source (drain) region 112, 115 Channel formation region 113, 116 Drain (source) region 117 Interlayer insulator 118-120 Electrode

Claims (10)

【特許請求の範囲】[Claims] 【請求項１】 近赤外線または可視光線を０．１〜１０
％吸収するガラス基板上に非単結晶珪素膜を形成する第
１の工程と、 前記非単結晶珪素膜を結晶化する第２の工程と、 前記結晶化された非単結晶珪素膜に不純物を添加する第
３の工程と、 強光を照射して前記非単結晶珪素膜の結晶化を助長させ
る第４の工程と、を有する半導体装置の作製方法。1. A near infrared ray or a visible light ray of 0.1 to 10
%, A second step of forming a non-single-crystal silicon film on a glass substrate, a second step of crystallizing the non-single-crystal silicon film, and adding an impurity to the crystallized non-single-crystal silicon film. A method for manufacturing a semiconductor device, comprising: a third step of adding, and a fourth step of irradiating strong light to promote crystallization of the non-single-crystal silicon film. 【請求項２】 請求項１において、前記不純物の濃度は
１０¹⁷〜１０²¹ｃｍ^-3であることを特徴とする半導体装
置の作製方法。2. The method according to claim 1, wherein the concentration of the impurity is 10 ¹⁷ to 10 ²¹ cm ⁻³ . 【請求項３】 近赤外線または可視光線を０．１〜１０
％吸収するガラス基板上に非単結晶珪素膜を形成する第
１の工程と、 前記非単結晶珪素膜を結晶化する第２の工程と、 前記結晶化された非単結晶珪素膜にＰ導電型を付与する
不純物を添加し、Ｐチャネル型薄膜トランジスタのチャ
ネル形成領域、ソース領域及びドレイン領域を形成する
第３の工程と、 前記結晶化された非単結晶珪素膜の前記Ｐチャネル型薄
膜トランジスタのチャネル形成領域、ソース領域及びド
レイン領域が形成されていない部分にＮ導電型を付与す
る不純物を添加し、Ｎチャネル型薄膜トランジスタのチ
ャネル形成領域、ソース領域及びドレイン領域を形成す
る第４の工程と、 強光を照射して前記非単結晶珪素膜の結晶化を助長させ
る第４の工程と、を有する半導体装置の作製方法。3. The method according to claim 1, wherein the near-infrared ray or visible light is 0.1 to 10
%, A second step of forming a non-single-crystal silicon film on a glass substrate, and a second step of crystallizing the non-single-crystal silicon film; A third step of adding a type-imparting impurity to form a channel forming region, a source region, and a drain region of a P-channel thin film transistor; and a channel of the P-channel thin film transistor of the crystallized non-single-crystal silicon film. A fourth step of adding an impurity imparting N conductivity to a portion where the formation region, the source region, and the drain region are not formed to form a channel formation region, a source region, and a drain region of the N-channel thin film transistor; A fourth step of irradiating light to promote crystallization of the non-single-crystal silicon film. 【請求項４】 近赤外線または可視光線を０．１〜１０
％吸収するガラス基板上に非単結晶珪素膜を形成する第
１の工程と、 前記非単結晶珪素膜を結晶化する第２の工程と、 前記結晶化された非単結晶珪素膜にＮ導電型を付与する
不純物を添加し、Ｎチャネル型薄膜トランジスタのチャ
ネル形成領域、ソース領域及びドレイン領域を形成する
第３の工程と、 前記結晶化された非単結晶珪素膜の前記Ｎチャネル型薄
膜トランジスタのチャネル形成領域、ソース領域及びド
レイン領域が形成されていない部分にＰ導電型を付与す
る不純物を添加し、Ｐチャネル型薄膜トランジスタのチ
ャネル形成領域、ソース領域及びドレイン領域を形成す
る第４の工程と、 強光を照射して前記非単結晶珪素膜の結晶化を助長させ
る第４の工程と、を有する半導体装置の作製方法。4. The method according to claim 1, wherein the near-infrared ray or visible light is 0.1 to 10
%, A second step of forming a non-single-crystal silicon film on a glass substrate, and a second step of crystallizing the non-single-crystal silicon film; A third step of adding a type-imparting impurity to form a channel forming region, a source region, and a drain region of an N-channel thin film transistor; and a channel of the N-channel thin film transistor of the crystallized non-single-crystal silicon film. A fourth step of adding an impurity imparting P conductivity to a portion where the formation region, the source region, and the drain region are not formed to form a channel formation region, a source region, and a drain region of the P-channel thin film transistor; A fourth step of irradiating light to promote crystallization of the non-single-crystal silicon film. 【請求項５】 請求項３または請求項４において、前記
Ｐ導電型を付与する不純物の濃度は１０¹⁷〜１０²¹ｃｍ
^-3であることを特徴とする半導体装置の作製方法。5. The method according to claim 3, wherein the concentration of the impurity imparting the P conductivity type is 10 ¹⁷ to 10 ²¹ cm.
^{3. A} method for manufacturing a semiconductor device, which is ^-3 . 【請求項６】 請求項３乃至請求項５のいずれか１項に
おいて、前記Ｎ導電型を付与する不純物の濃度は１０¹⁷
〜１０²¹ｃｍ^-3であることを特徴とする半導体装置の作
製方法。6. The method according to claim 3, wherein the concentration of the impurity imparting the N conductivity type is 10 ^17.
A method for manufacturing a semiconductor device, which is 10 to 10 ²¹ cm ^-3 . 【請求項７】 請求項３乃至請求項６のいずれか１項に
おいて、前記Ｐチャネル型薄膜トランジスタのソース領
域及びドレイン領域のシート抵抗が３００〜８００Ω／
ｃｍ² であることを特徴とする半導体装置の作製方法。7. The P channel type thin film transistor according to claim 3, wherein a sheet resistance of a source region and a drain region of the P channel type thin film transistor is 300 to 800 Ω /.
cm ² , the method for manufacturing a semiconductor device. 【請求項８】 請求項３乃至請求項７のいずれか１項に
おいて、前記Ｎチャネル型薄膜トランジスタのソース領
域及びドレイン領域のシート抵抗が３００〜８００Ω／
ｃｍ² であることを特徴とする半導体装置の作製方法。8. The sheet resistance according to claim 3, wherein a sheet resistance of a source region and a drain region of the N-channel type thin film transistor is 300 to 800 Ω /.
cm ² , the method for manufacturing a semiconductor device. 【請求項９】 請求項１乃至請求項８のいずれか１項に
おいて、前記ガラス基板は波長が１０μｍ以上の遠赤外
光を吸収することを特徴とする半導体装置の作製方法。9. The method for manufacturing a semiconductor device according to claim 1, wherein the glass substrate absorbs far-infrared light having a wavelength of 10 μm or more. 【請求項１０】 請求項１乃至請求項９のいずれか１項
において、前記強光の中心の波長が０．６μｍ〜４μｍ
であることを特長とする半導体装置の作製方法。10. The high-intensity light according to claim 1, wherein a center wavelength of the strong light is 0.6 μm to 4 μm.
A method for manufacturing a semiconductor device.