JPH0744429B2 - Receiver - Google Patents
ReceiverInfo
- Publication number
- JPH0744429B2 JPH0744429B2 JP62011788A JP1178887A JPH0744429B2 JP H0744429 B2 JPH0744429 B2 JP H0744429B2 JP 62011788 A JP62011788 A JP 62011788A JP 1178887 A JP1178887 A JP 1178887A JP H0744429 B2 JPH0744429 B2 JP H0744429B2
- Authority
- JP
- Japan
- Prior art keywords
- local oscillation
- variable capacitance
- control output
- output voltage
- tuning circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明はラジオ、テレビなどに用いる受信装置に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a receiving device used in radios, televisions and the like.
従来の技術 近年、受信装置におけるトラッキング調整は自動化の方
向にある。2. Description of the Related Art In recent years, tracking adjustment in a receiving device is in the direction of automation.
以下図面を参照しながら、従来の受信装置の一例につい
て説明する。An example of a conventional receiving device will be described below with reference to the drawings.
第３図は従来の受信装置のブロック図を示すものであ
る。第３図において、１はアンテナ、２はインダクタ、
３はトリマキャパッタ、４はバリキャップ、５はRFアン
プ、６はインダクタ、７はトリマキャパッタ、８はバリ
キャップ、９は局部発振用のPLLシンセサイザ、10は選
局器、11はミキサー、12はIFアンプである。FIG. 3 is a block diagram of a conventional receiver. In FIG. 3, 1 is an antenna, 2 is an inductor,
3 is a trimmer capatter, 4 is a varicap, 5 is an RF amplifier, 6 is an inductor, 7 is a trimcapata, 8 is a varicap, 9 is a PLL synthesizer for local oscillation, 10 is a channel selector, 11 is a mixer, 12 is an IF amplifier.
以上のように構成された受信装置について、以下そのト
ラッキング調整動作について説明する。The tracking adjustment operation of the receiving apparatus configured as described above will be described below.
コイル６、トリマキャパッタ７、バリキャップ８、およ
びPLLシンセサイザ９よりなる局部発振器の発振出力信
号はミキサー11に供給され、バリキャップ８に対する制
御電圧は高周波増幅段におけるバリキャップ４に対して
も共通に印加される。ここで、インダクタ２、トリマキ
ャパッタ３、バリキャップ４よりなる同調部に対するト
ラッキング調整はインダクタ２もしくはトリマキャパッ
タ３を調整して最大感度を得るように行われる。The oscillation output signal of the local oscillator including the coil 6, the trimmer captor 7, the varicap 8 and the PLL synthesizer 9 is supplied to the mixer 11, and the control voltage for the varicap 8 is also common to the varicap 4 in the high frequency amplification stage. Applied to. Here, tracking adjustment with respect to the tuning portion including the inductor 2, the trimmer capatter 3, and the varicap 4 is performed so as to obtain the maximum sensitivity by adjusting the inductor 2 or the trimmer capatter 3.
発明が解決しようとする問題点 しかしながら上記のような構成では、インダクタもしく
はトリマキャパッタは機械的調整部品であるので、自動
調整化できないという問題点を有していた。更に、受信
バンドを充分に広帯域化できないという問題点を有して
いた。Problems to be Solved by the Invention However, in the above-mentioned configuration, since the inductor or the trimmer captor is a mechanical adjustment component, there is a problem that it cannot be automatically adjusted. Further, there is a problem that the receiving band cannot be sufficiently widened.
本発明は上記問題点に鑑み、インダクタもしくはトリマ
キャパッタなどによる機械的調整を排し、半導体技術を
活用したトラッキング調整を行ない得ると共に、受信バ
ンドの広帯域化を行ない得る受信装置を提供するもので
ある。In view of the above problems, the present invention provides a receiving apparatus that eliminates mechanical adjustment by an inductor or a trimmer capatter, can perform tracking adjustment utilizing semiconductor technology, and can broaden the reception band. is there.
問題点を解決するための手段 上記問題点を解決するために本発明の受信装置は、高周
波増幅段の同調器においてバリキャップを２個宛設置
し、それぞれのバリキャップに対する制御電圧ラインが
バンド切換制御によって切換えられるスイッチを介して
局部発振制御電圧ラインおよびあらかじめ記憶されたト
ラッキングエラー最小化制御電圧ラインと接続されると
いう構成を備えたものである。Means for Solving the Problems In order to solve the above problems, the receiver of the present invention has two varicaps provided in the tuner of the high frequency amplification stage, and the control voltage line for each varicap is band-switched. The configuration is such that it is connected to the local oscillation control voltage line and the tracking error minimization control voltage line stored in advance via a switch that is switched by control.
作用 本発明は上記した構成によって、バンド切換制御によっ
て切換えられるスイッチが局部発振制御電圧とトラッキ
ングエラー最小化制御電圧を切換えて高周波増幅段の同
調器におけるそれぞれのバリキャップに印加されること
になり、それぞれのバリキャップの容量変化範囲が異な
ることによって受信バンドの切換と共にトラッキングエ
ラーが最小になる調整が同時に行われることとなる。The present invention has the above-mentioned configuration, in which the switch that is switched by the band switching control switches the local oscillation control voltage and the tracking error minimization control voltage and is applied to each varicap in the tuner of the high frequency amplification stage. Due to the different capacitance change ranges of the varicaps, the reception band is switched and the tracking error is minimized at the same time.
実施例 以下本発明の一実施例の受信装置について、図面を参照
しながら説明する。Embodiment A receiver according to an embodiment of the present invention will be described below with reference to the drawings.
第１図は本発明の一実施例における受信装置のブロック
図を示すものである。第１図において、13はアンテナ、
14はインダクタ、15および16はバリキャップ、17はRFア
ンプ、18はインダクタ、19および33はバリキャップ、20
は局部発振用のPLLシンセサイザ、21はミキサー、22は
メモリ、23はD/Aコンバータ、24および25はスイッチ、2
6はバンド切換制御器、27は選局器、28はIFアンプ、29
ないし32は高周波阻止用抵抗である。FIG. 1 is a block diagram of a receiving apparatus according to an embodiment of the present invention. In FIG. 1, 13 is an antenna,
14 is an inductor, 15 and 16 are varicaps, 17 is an RF amplifier, 18 is an inductor, 19 and 33 are varicaps, 20
Is a PLL synthesizer for local oscillation, 21 is a mixer, 22 is a memory, 23 is a D / A converter, 24 and 25 are switches, 2
6 is a band switching controller, 27 is a channel selector, 28 is an IF amplifier, 29
Nos. 32 to 32 are high frequency blocking resistors.
以上のように構成された受信装置について、以下その動
作を説明する。The operation of the receiving apparatus configured as described above will be described below.
第１図において、まずスイッチ24がPLLシンセサイザ20
の出力制御信号側に、スイッチ25がD/Aコンバータ23の
出力制御信号側にそれぞれ切換えられているとする。こ
の場合は、バリキャップ16および19が主たる同調可変に
寄与し、バリキャップ15および33がトラッキングエラー
を最小にする補正機能に寄与する。次にスイッチ24がD/
Aコンバータ23の出力制御信号側に、スイッチ25がPLLシ
ンセサイザ20の出力制御信号側にそれぞれ切換えられた
とする。この場合は、バリキャップ15および33が主たる
同調可変に寄与し、バリキャップ16および19がトラッキ
ングエラーを最小にする補正機能に寄与する。ここで、
バリキャップ16および19、ならびにバリキャップ15およ
び33それぞれの容量変化特性例を第２図に示す。第２図
において、例えばバリキャップ16および19がＡに示す特
性、バリキャップ15および33がＢに示す特性であれば、
バリキャップ16および19が主たる同調可変に寄与する場
合は比較的低い受信バンドをカバーし、バリキャップ15
および33が主たる同調可変に寄与する場合は比較的高い
受信バンドをカバーすることになる。第２図において、
特性ＡおよびＢが共通のバイアス制御電圧範囲V1ないし
V2において、バリキャップ容量CA2ないしCB1でオーバラ
ップしておれば、切換えられる受信バンドは両者間で連
続性が維持できる。また特性ＡおよびＢが上記の様にオ
ーバラップするものもしくはオーバラップしないものを
選択するのは任意である。第１図において、メモリ22に
記憶されるデータは、受信周波数に対応してトラッキン
グエラーが最小となるようにバリキャップで補正される
べき容量に相当するディジタル信号があらかじめ記憶設
定されているものである。そして、この記憶されたディ
ジタル信号はD/Aコンバータ23でアナログ制御電圧に変
換される。第１図において、選局器27の制御出力信号は
PLLシンセサイザ20のプログラマブルカウンタ（図示せ
ず）のプログラム信号として、またメモリ22のアドレス
指定信号として、またバンド切換制御器26の切換制御信
号として共通に供給されるものである。In FIG. 1, first, the switch 24 is the PLL synthesizer 20.
It is assumed that the switch 25 is switched to the output control signal side of the above and the switch 25 is switched to the output control signal side of the D / A converter 23, respectively. In this case, the varicaps 16 and 19 contribute to the main tuning variable, and the varicaps 15 and 33 contribute to the correction function that minimizes the tracking error. Then switch 24 is D /
It is assumed that the switch 25 is switched to the output control signal side of the A converter 23 and the switch 25 is switched to the output control signal side of the PLL synthesizer 20. In this case, the varicaps 15 and 33 contribute to the main tuning variable, and the varicaps 16 and 19 contribute to the correction function that minimizes the tracking error. here,
FIG. 2 shows examples of the capacitance change characteristics of the varicaps 16 and 19 and the varicaps 15 and 33, respectively. In FIG. 2, for example, if the varicaps 16 and 19 have the characteristics shown in A and the varicaps 15 and 33 have the characteristics shown in B,
Varicaps 16 and 19 cover the relatively low receive band if they contribute to the main tuning variable, and varicap 15
If and 33 contribute to the main tuning variable, they cover relatively high receive bands. In FIG.
Bias control voltage range V 1 to which characteristics A and B are common
If the varicap capacitances C A2 and C B1 overlap at V 2 , the switching reception band can maintain continuity between them. Further, it is arbitrary to select the characteristics A and B that overlap or do not overlap as described above. In FIG. 1, the data stored in the memory 22 is such that a digital signal corresponding to the capacity to be corrected by the varicap so as to minimize the tracking error corresponding to the reception frequency is stored in advance. is there. Then, the stored digital signal is converted into an analog control voltage by the D / A converter 23. In FIG. 1, the control output signal of the channel selector 27 is
It is commonly supplied as a program signal of a programmable counter (not shown) of the PLL synthesizer 20, an address designation signal of the memory 22, and a switching control signal of the band switching controller 26.
なお、実施例において局部発振器はPLLシンセサイザ20
としたが、PLLシンセサイザ20はD/Aコンバータを用いた
オープンシンセサイザ方式を用いてもよい。In the embodiment, the local oscillator is the PLL synthesizer 20.
However, the PLL synthesizer 20 may use an open synthesizer method using a D / A converter.
発明の効果 以上のように本発明は、バリキャップ15、16、19および
33、スイッチ24および25、バンド切換制御器26、メモリ
22、D/Aコンバータ23、更に選局器27を設けることによ
り、広帯域の受信バンドにおいて純電子的にトラッキン
グエラーを最小にし、常に最高感度を得ることが出来
る。これによって高精度なトラッキング調整最良状態が
広帯域の受信バンドにおいて長時間に渡って安定に確保
でき、高性能な受信装置を構成することができる。更
に、本発明はそれぞれの可変容量素子を同調制御目的な
らびにトラッキングエラー最小化制御目的に対してそれ
ぞれ適宜任意に切り換えて、そぞれの可変容量素子の全
てを常時機能させることが可能であり、これによって、 （１） 広帯域の受信バンド領域が確保できる、 （２） 広帯域の受信バンド領域の全帯域に渡ってトラ
ッキングエラー最小性能が確保できる、 （３） 上記（１）および（２）が最小個数の可変容量
素子を用いて実現できる、 などの効果が発揮できる。EFFECTS OF THE INVENTION As described above, the present invention provides the varicaps 15, 16, 19 and
33, switches 24 and 25, band switching controller 26, memory
By providing 22, the D / A converter 23, and the channel selector 27, the tracking error can be minimized purely electronically in the wideband reception band, and the maximum sensitivity can always be obtained. As a result, the highly accurate tracking adjustment best state can be stably ensured for a long time in a wide band reception band, and a high performance reception device can be configured. Further, according to the present invention, it is possible to switch each variable capacitance element appropriately for tuning control purpose and tracking error minimization control purpose, respectively, so that all of the respective variable capacitance elements can always function. As a result, (1) a wide band reception band area can be secured, (2) a minimum tracking error performance can be secured over the entire band of the wide band reception band area, (3) above (1) and (2) are minimum It can be achieved by using a variable number of variable capacitance elements.
第１図は本発明の一実施例における受信装置のブロック
図、第２図は本発明の実施例に用いるバリキャップの特
性例図、第３図は従来の受信装置のブロック図である。 14,18……インダクタ、15,16,19,33……バリキャップ、
24,25……スイッチ、20……PLLシンセサイザ、22……メ
モリ、23……D/Aコンバータ、26……バンド切換制御
器、27……選局器。FIG. 1 is a block diagram of a receiver in one embodiment of the present invention, FIG. 2 is a characteristic example diagram of a varicap used in the embodiment of the present invention, and FIG. 3 is a block diagram of a conventional receiver. 14,18 …… Inductor, 15,16,19,33 …… Varicap,
24,25 …… Switch, 20 …… PLL synthesizer, 22 …… Memory, 23 …… D / A converter, 26 …… Band switching controller, 27 …… Channel selector.
Claims (2)
局部発振同調回路及び局部発振制御器を有する局部発振
部と、第１および第２の可変容量素子を設置した高周波
同調回路を有する高周波部と、トラッキングエラーを最
小とする制御電圧をあらかじめ記憶した補助制御手段
と、上記補助制御手段の補助制御出力電圧及び上記局部
発振制御器の局部発振制御出力電圧のそれぞれを、バン
ド切換制御器の制御出力に従って、上記局部発振同調回
路および上記高周波同調回路それぞれにおける第１もし
くは第２の可変容量素子に供給するスイッチを具備し、
上記スイッチによって上記局部発振同調回路および上記
高周波同調回路それぞれにおける第１の可変容量素子に
局部発振制御出力電圧が供給された場合には第２の可変
容量素子に補助制御出力電圧が供給され、第１の可変容
量素子に補助制御出力電圧が供給された場合には第２の
可変容量素子に局部発振制御出力電圧が供給されること
を特徴とする受信装置。1. A local oscillation unit having a local oscillation tuning circuit and a local oscillation controller, in which first and second variable capacitance elements are installed, and a high frequency tuning circuit in which the first and second variable capacitance elements are installed. A high-frequency section, an auxiliary control unit that stores a control voltage that minimizes a tracking error in advance, an auxiliary control output voltage of the auxiliary control unit, and a local oscillation control output voltage of the local oscillation controller. A switch for supplying the first or second variable capacitance element in each of the local oscillation tuning circuit and the high frequency tuning circuit according to the control output of
When the local oscillation control output voltage is supplied to the first variable capacitance element in each of the local oscillation tuning circuit and the high frequency tuning circuit by the switch, the auxiliary control output voltage is supplied to the second variable capacitance element. A receiving apparatus, wherein when the auxiliary control output voltage is supplied to the first variable capacitance element, the local oscillation control output voltage is supplied to the second variable capacitance element.
ループ）シンセサイザ方式もしくはD/Aコンバータを用
いたオープンシンセサイザ方式を用いたことを特徴とす
る請求項１記載の受信装置。2. The receiver according to claim 1, wherein the local oscillation controller is a PLL (phase locked loop) synthesizer system or an open synthesizer system using a D / A converter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62011788A JPH0744429B2 (en) | 1987-01-21 | 1987-01-21 | Receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62011788A JPH0744429B2 (en) | 1987-01-21 | 1987-01-21 | Receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63180208A JPS63180208A (en) | 1988-07-25 |
| JPH0744429B2 true JPH0744429B2 (en) | 1995-05-15 |
Family
ID=11787664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62011788A Expired - Lifetime JPH0744429B2 (en) | 1987-01-21 | 1987-01-21 | Receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744429B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003505901A (en) * | 1999-07-19 | 2003-02-12 | ケンブリッジ シリコン ラジオ リミテッド | Adjustable filters |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6017249B2 (en) * | 1978-09-30 | 1985-05-01 | 松下電器産業株式会社 | Television receiver tuner circuit |
| JPS60189314A (en) * | 1984-03-08 | 1985-09-26 | Nippon Technical Co Ltd | Tracking adjusting circuit of tuner |
-
1987
- 1987-01-21 JP JP62011788A patent/JPH0744429B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003505901A (en) * | 1999-07-19 | 2003-02-12 | ケンブリッジ シリコン ラジオ リミテッド | Adjustable filters |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63180208A (en) | 1988-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4685150A (en) | Tuning of a resonant circuit in a communications receiver | |
| US7505746B2 (en) | IC receiver to minimize tracking error | |
| US5311318A (en) | Double conversion digital tuning system using separate digital numbers for controlling the local oscillators | |
| KR910003230B1 (en) | Mujlti-band fm receiver for receiving fm broadcasting signals and tv broadcasting sound signals | |
| US3825858A (en) | Local oscillator for use in a vhf tuner for a television receiver | |
| JPS61251313A (en) | Electronic tuning type fm receiver | |
| US4288875A (en) | Controlled local oscillator with apparatus for extending its frequency range | |
| GB2065396A (en) | Phase locked loop circuits | |
| US4266295A (en) | Continuous tuning control particularly adapted for use in variable frequency receivers and generators | |
| JPH0572767B2 (en) | ||
| JPH0744429B2 (en) | Receiver | |
| WO2007005664A2 (en) | Methods and apparatus to generate small frequency changes | |
| JPH0241934B2 (en) | ||
| JPS5852374B2 (en) | frequency synthesizer receiver | |
| JPH0730456A (en) | Television tuner | |
| JPS63180209A (en) | Receiver | |
| JP3088182B2 (en) | Radio selective call receiver | |
| JP3893338B2 (en) | Radio receiver | |
| JPH11168399A (en) | Reception circuit | |
| US20020168953A1 (en) | Frequency scanning receiver | |
| JPS624012B2 (en) | ||
| JPH0666641B2 (en) | Preset | |
| JPH0514569Y2 (en) | ||
| JPH04584Y2 (en) | ||
| JP2859309B2 (en) | Digital tuning receiver |