JPH0743257A - システム制御装置 - Google Patents
システム制御装置Info
- Publication number
- JPH0743257A JPH0743257A JP5209045A JP20904593A JPH0743257A JP H0743257 A JPH0743257 A JP H0743257A JP 5209045 A JP5209045 A JP 5209045A JP 20904593 A JP20904593 A JP 20904593A JP H0743257 A JPH0743257 A JP H0743257A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- processing device
- control
- standby
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 信頼できるフェイルセーフ機能を備えつつ、
しかも、装置全体の小型化を図ることができるシステム
制御装置を提供する。 【構成】 ホスト側ユニット100と、サブ側ユニット
200と、の2つのチップにより装置を構成する。ユニ
ット100は、主たるシステム制御を行うためのホスト
処理装置を1チップに集積化したもの、ユニット200
は、従たるシステム制御を行うためのサブ処理装置21
0と、異常発生時に応急処置として臨時のシステム制御
を行うための待機系処理装置220と、を1チップに集
積化したものである。処理装置100は第1の電源VC
C1で動作し、処理装置210,220は第2の電源V
CC2で動作し、処理装置100,210は第1のクロ
ックCLK1で動作し、処理装置220は第2のクロッ
クCLK2で動作する。
しかも、装置全体の小型化を図ることができるシステム
制御装置を提供する。 【構成】 ホスト側ユニット100と、サブ側ユニット
200と、の2つのチップにより装置を構成する。ユニ
ット100は、主たるシステム制御を行うためのホスト
処理装置を1チップに集積化したもの、ユニット200
は、従たるシステム制御を行うためのサブ処理装置21
0と、異常発生時に応急処置として臨時のシステム制御
を行うための待機系処理装置220と、を1チップに集
積化したものである。処理装置100は第1の電源VC
C1で動作し、処理装置210,220は第2の電源V
CC2で動作し、処理装置100,210は第1のクロ
ックCLK1で動作し、処理装置220は第2のクロッ
クCLK2で動作する。
Description
【0001】
【産業上の利用分野】本発明はシステム制御装置、特
に、車両用の種々のシステムを制御するのに適したシス
テム制御装置に関する。
に、車両用の種々のシステムを制御するのに適したシス
テム制御装置に関する。
【0002】
【従来の技術】近年では、自動車のシステム制御にマイ
クロプロセッサを用いるのがごく一般的になってきてい
る。このような車載用のシステム制御装置は、通常、2
つのプロセッシングユニットから構成される。すなわ
ち、主たるシステム制御を行うためのホスト側プロセッ
シングユニットと、周辺処理装置として従たるシステム
制御を行うためのサブ側プロセッシングユニットと、の
少なくとも2つのユニットが搭載されるのが一般的であ
る。また、これらのプロセッシングユニットとは別に、
これらプロセッシングユニットに異常が発生した場合
に、応急処置として臨時のシステム制御を行うための待
機系処理回路が更に設けられるのが一般的である。この
待機系処理回路は、通常は待機状態にあり、プロセッシ
ングユニットに異常が発生したときにだけ、必要最小限
のシステム制御を行う機能をもっている。また、異常を
自己検出する機能についても、種々のものが知られてい
る。たとえば、特開平1−199171号公報には、L
SI内の断線を検出する論理回路が開示されている。
クロプロセッサを用いるのがごく一般的になってきてい
る。このような車載用のシステム制御装置は、通常、2
つのプロセッシングユニットから構成される。すなわ
ち、主たるシステム制御を行うためのホスト側プロセッ
シングユニットと、周辺処理装置として従たるシステム
制御を行うためのサブ側プロセッシングユニットと、の
少なくとも2つのユニットが搭載されるのが一般的であ
る。また、これらのプロセッシングユニットとは別に、
これらプロセッシングユニットに異常が発生した場合
に、応急処置として臨時のシステム制御を行うための待
機系処理回路が更に設けられるのが一般的である。この
待機系処理回路は、通常は待機状態にあり、プロセッシ
ングユニットに異常が発生したときにだけ、必要最小限
のシステム制御を行う機能をもっている。また、異常を
自己検出する機能についても、種々のものが知られてい
る。たとえば、特開平1−199171号公報には、L
SI内の断線を検出する論理回路が開示されている。
【0003】
【発明が解決しようとする課題】上述したホスト側プロ
セッシングユニット、サブ側プロセッシングユニット、
待機系処理回路、はそれぞれ1チップに集積されて構成
されるのが普通である。このため、車載用システム制御
装置としては、これら3チップからなるユニットを基板
上に実装する必要があるため実装面積が比較的大きくな
り、装置全体の小型化が実現しにくいという問題があ
る。理論的には、これら3つのユニットをすべて1つの
チップ内に集積してしまうことも可能であるが、このよ
うな1チップ化は、装置全体の信頼性を低下させる要因
になるため好ましくない。すなわち、すべてを1チップ
化した場合は、そのチップの電源系に異常が発生した
り、クロック系に異常が発生したりすると、異常がチッ
プ内のすべてに波及し、待機系処理回路が本来のフェイ
ルセーフとしての機能を果たせなくなる危険性がでてく
るのである。
セッシングユニット、サブ側プロセッシングユニット、
待機系処理回路、はそれぞれ1チップに集積されて構成
されるのが普通である。このため、車載用システム制御
装置としては、これら3チップからなるユニットを基板
上に実装する必要があるため実装面積が比較的大きくな
り、装置全体の小型化が実現しにくいという問題があ
る。理論的には、これら3つのユニットをすべて1つの
チップ内に集積してしまうことも可能であるが、このよ
うな1チップ化は、装置全体の信頼性を低下させる要因
になるため好ましくない。すなわち、すべてを1チップ
化した場合は、そのチップの電源系に異常が発生した
り、クロック系に異常が発生したりすると、異常がチッ
プ内のすべてに波及し、待機系処理回路が本来のフェイ
ルセーフとしての機能を果たせなくなる危険性がでてく
るのである。
【0004】そこで本発明は、信頼できるフェイルセー
フ機能を備えつつ、しかも、装置全体の小型化を図るこ
とができるシステム制御装置を提供することを目的とす
る。
フ機能を備えつつ、しかも、装置全体の小型化を図るこ
とができるシステム制御装置を提供することを目的とす
る。
【0005】
(1) 本願第1の発明は、システム制御装置において、
主たるシステム制御を行うためのホスト処理装置を1チ
ップに集積化したホスト側プロセッシングユニットと、
従たるシステム制御を行うためのサブ処理装置と、通常
は待機状態にあって、異常発生時に応急処置として臨時
のシステム制御を行うための待機系処理装置と、を1チ
ップに集積化したサブ側プロセッシングユニットと、を
設け、ホスト処理装置を第1の電源系で動作させ、サブ
処理装置および待機系処理装置を第2の電源系で動作さ
せ、ホスト処理装置およびサブ処理装置を第1のクロッ
ク系で動作させ、待機系処理装置を第2のクロック系で
動作させるようにしたものである。
主たるシステム制御を行うためのホスト処理装置を1チ
ップに集積化したホスト側プロセッシングユニットと、
従たるシステム制御を行うためのサブ処理装置と、通常
は待機状態にあって、異常発生時に応急処置として臨時
のシステム制御を行うための待機系処理装置と、を1チ
ップに集積化したサブ側プロセッシングユニットと、を
設け、ホスト処理装置を第1の電源系で動作させ、サブ
処理装置および待機系処理装置を第2の電源系で動作さ
せ、ホスト処理装置およびサブ処理装置を第1のクロッ
ク系で動作させ、待機系処理装置を第2のクロック系で
動作させるようにしたものである。
【0006】(2) 本願第2の発明は、上述の第1の発
明に係るシステム制御装置において、ホスト処理装置、
サブ処理装置、待機系処理装置、のそれぞれに、自己の
故障を判定する故障自己判定実行回路を設け、自己に故
障が発生した場合には他の装置にその旨を通知する機能
を付加し、かつ、各故障自己判定実行回路が、自己の動
作に用いているクロック系とは逆のクロック系を用いて
故障判定を行うようにしたものである。
明に係るシステム制御装置において、ホスト処理装置、
サブ処理装置、待機系処理装置、のそれぞれに、自己の
故障を判定する故障自己判定実行回路を設け、自己に故
障が発生した場合には他の装置にその旨を通知する機能
を付加し、かつ、各故障自己判定実行回路が、自己の動
作に用いているクロック系とは逆のクロック系を用いて
故障判定を行うようにしたものである。
【0007】(3) 本願第3の発明は、上述の第2の発
明に係るシステム制御装置において、待機系処理装置の
故障自己判定実行回路が、第1のクロック系のクロック
信号CLK1を分周する第1の分周器と、第1のクロッ
ク系よりも遅い第2のクロック系のクロック信号CLK
2を分周する第2の分周器と、この第2の分周器による
分周信号の立ち上がりエッジおよび立ち下がりエッジに
同期したパルス信号を発生するダブルエッジ検出部と、
第1の分周器によって分周されたクロック信号に対する
カウントを行う機能を有し、ダブルエッジ検出部からパ
ルスが与えられた時点でカウント値を初期値に戻し、ダ
ブルエッジ検出部からパルスが与えられるまでにカウン
ト値が所定値に達した場合には所定の検出信号を出力す
るウォッチドッグタイマ部と、を設け、検出信号を、第
2のクロック系の故障検出信号として出力するようにし
たものである。
明に係るシステム制御装置において、待機系処理装置の
故障自己判定実行回路が、第1のクロック系のクロック
信号CLK1を分周する第1の分周器と、第1のクロッ
ク系よりも遅い第2のクロック系のクロック信号CLK
2を分周する第2の分周器と、この第2の分周器による
分周信号の立ち上がりエッジおよび立ち下がりエッジに
同期したパルス信号を発生するダブルエッジ検出部と、
第1の分周器によって分周されたクロック信号に対する
カウントを行う機能を有し、ダブルエッジ検出部からパ
ルスが与えられた時点でカウント値を初期値に戻し、ダ
ブルエッジ検出部からパルスが与えられるまでにカウン
ト値が所定値に達した場合には所定の検出信号を出力す
るウォッチドッグタイマ部と、を設け、検出信号を、第
2のクロック系の故障検出信号として出力するようにし
たものである。
【0008】(4) 本願第4の発明は、上述の第1の発
明に係るシステム制御装置において、複数のシステムに
おいて用いる制御実行値をそれぞれ記憶した制御実行値
テーブルと、この複数のシステムのうちのいずれか1つ
を選択する外部の設定に基づき、制御実行値テーブル内
の選択された1つのシステムについての制御実行値を読
み出す読出手段と、この読出手段によって読み出された
制御実行値を保持するレジスタと、ホスト処理装置から
与えられる制御実行値とレジスタ内に保持された制御実
行値とを比較し、両者が不一致の場合に故障検出信号を
出力する一致検出部と、を待機系処理装置内に設けたも
のである。
明に係るシステム制御装置において、複数のシステムに
おいて用いる制御実行値をそれぞれ記憶した制御実行値
テーブルと、この複数のシステムのうちのいずれか1つ
を選択する外部の設定に基づき、制御実行値テーブル内
の選択された1つのシステムについての制御実行値を読
み出す読出手段と、この読出手段によって読み出された
制御実行値を保持するレジスタと、ホスト処理装置から
与えられる制御実行値とレジスタ内に保持された制御実
行値とを比較し、両者が不一致の場合に故障検出信号を
出力する一致検出部と、を待機系処理装置内に設けたも
のである。
【0009】(5) 本願第5の発明は、第1のクロック
系で動作し、通常時のシステム制御を行うための通常系
処理装置と、第1のクロック系よりも遅い第2のクロッ
ク系で動作し、通常は待機状態にあって、異常発生時に
応急処置として臨時のシステム制御を行うための待機系
処理装置と、を備えたシステム制御装置において、待機
系処理装置内に、第1のクロック系のクロック信号CL
K1を分周する第1の分周器と、第2のクロック系のク
ロック信号CLK2を分周する第2の分周器と、この第
2の分周器による分周信号の立ち上がりエッジおよび立
ち下がりエッジに同期したパルス信号を発生するダブル
エッジ検出部と、第1の分周器によって分周されたクロ
ック信号に対するカウントを行う機能を有し、ダブルエ
ッジ検出部からパルスが与えられた時点でカウント値を
初期値に戻し、ダブルエッジ検出部からパルスが与えら
れるまでにカウント値が所定値に達した場合には所定の
検出信号を出力するウォッチドッグタイマ部と、を有す
る故障自己判定実行回路を設け、ウォッチドッグタイマ
部からの検出信号を、第2のクロック系の故障検出信号
として出力するようにしたものである。
系で動作し、通常時のシステム制御を行うための通常系
処理装置と、第1のクロック系よりも遅い第2のクロッ
ク系で動作し、通常は待機状態にあって、異常発生時に
応急処置として臨時のシステム制御を行うための待機系
処理装置と、を備えたシステム制御装置において、待機
系処理装置内に、第1のクロック系のクロック信号CL
K1を分周する第1の分周器と、第2のクロック系のク
ロック信号CLK2を分周する第2の分周器と、この第
2の分周器による分周信号の立ち上がりエッジおよび立
ち下がりエッジに同期したパルス信号を発生するダブル
エッジ検出部と、第1の分周器によって分周されたクロ
ック信号に対するカウントを行う機能を有し、ダブルエ
ッジ検出部からパルスが与えられた時点でカウント値を
初期値に戻し、ダブルエッジ検出部からパルスが与えら
れるまでにカウント値が所定値に達した場合には所定の
検出信号を出力するウォッチドッグタイマ部と、を有す
る故障自己判定実行回路を設け、ウォッチドッグタイマ
部からの検出信号を、第2のクロック系の故障検出信号
として出力するようにしたものである。
【0010】
(1) 本願第1の発明に係るシステム制御装置では、待
機系処理装置がサブ側プロセッシングユニット内に集積
化されているため、基板に実装すべきチップ数は、ホス
ト側プロセッシングユニットとサブ側プロセッシングユ
ニットとの2チップのみとなり、装置の小型化を図るこ
とができるようになる。また、各チップごとに別々の電
源系を用いるようにするとともに、待機系処理装置だけ
は別のクロック系を用いるようにしたため、信頼できる
フェイルセーフ機能を確保することが可能になる。
機系処理装置がサブ側プロセッシングユニット内に集積
化されているため、基板に実装すべきチップ数は、ホス
ト側プロセッシングユニットとサブ側プロセッシングユ
ニットとの2チップのみとなり、装置の小型化を図るこ
とができるようになる。また、各チップごとに別々の電
源系を用いるようにするとともに、待機系処理装置だけ
は別のクロック系を用いるようにしたため、信頼できる
フェイルセーフ機能を確保することが可能になる。
【0011】(2) 本願第2の発明に係るシステム制御
装置では、各処理装置内に故障自己判定実行回路が設け
られる。しかもこれら故障自己判定実行回路は、自己の
動作に用いているクロック系とは逆のクロック系を用い
て故障判定を行うように構成されているため、クロック
系の故障についても自己判定することができるようにな
る。
装置では、各処理装置内に故障自己判定実行回路が設け
られる。しかもこれら故障自己判定実行回路は、自己の
動作に用いているクロック系とは逆のクロック系を用い
て故障判定を行うように構成されているため、クロック
系の故障についても自己判定することができるようにな
る。
【0012】(3) 本願第3の発明は、上述の故障自己
判定実行回路の具体的な構成を開示するものである。す
なわち、ウォッチドッグタイマ部は、逆のクロック系の
カウントを実行してゆくが、ダブルエッジ検出部からパ
ルスが与えられるたびにカウント値を初期値に戻す。ダ
ブルエッジ検出部は、自己のクロック系に基づいて所定
周期でパルスを発生する。したがって、自己のクロック
系が正常であれば、ウォッチドッグタイマ部は周期的に
カウント値を初期値に戻す処理を実行する。ところが、
自己のクロック系に異常が生じていると、ウォッチドッ
グタイマ部のカウント値は予め設定しておいた所定値に
達してしまい、故障検出信号が出力される。
判定実行回路の具体的な構成を開示するものである。す
なわち、ウォッチドッグタイマ部は、逆のクロック系の
カウントを実行してゆくが、ダブルエッジ検出部からパ
ルスが与えられるたびにカウント値を初期値に戻す。ダ
ブルエッジ検出部は、自己のクロック系に基づいて所定
周期でパルスを発生する。したがって、自己のクロック
系が正常であれば、ウォッチドッグタイマ部は周期的に
カウント値を初期値に戻す処理を実行する。ところが、
自己のクロック系に異常が生じていると、ウォッチドッ
グタイマ部のカウント値は予め設定しておいた所定値に
達してしまい、故障検出信号が出力される。
【0013】(4) 本願第4の発明に係るシステム制御
装置では、上述した各システム制御装置において、待機
系処理装置を汎用化することが可能になる。すなわち、
制御実行値テーブルには、予め複数のシステムにおいて
用いる制御実行値が記憶され、外部の設定に基づき、こ
のうちのいずれか1つのシステムについての制御実行値
が読み出されて利用される。このため、この複数のシス
テムを制御するために、同一の待機系処理装置を共用す
ることが可能になる。なお、ホスト処理装置は、各シス
テムごとに専用のものを用意することになるが、このホ
スト処理装置内にその特定のシステムについての制御実
行値を保存させておくようにすれば、この保存値を用い
て待機系処理装置内の制御実行値が正しいものであるか
をテストすることが可能になる。
装置では、上述した各システム制御装置において、待機
系処理装置を汎用化することが可能になる。すなわち、
制御実行値テーブルには、予め複数のシステムにおいて
用いる制御実行値が記憶され、外部の設定に基づき、こ
のうちのいずれか1つのシステムについての制御実行値
が読み出されて利用される。このため、この複数のシス
テムを制御するために、同一の待機系処理装置を共用す
ることが可能になる。なお、ホスト処理装置は、各シス
テムごとに専用のものを用意することになるが、このホ
スト処理装置内にその特定のシステムについての制御実
行値を保存させておくようにすれば、この保存値を用い
て待機系処理装置内の制御実行値が正しいものであるか
をテストすることが可能になる。
【0014】(5) 本願第5の発明によれば、上述の第
3の発明に係るシステム制御装置を、より広く一般的な
システム制御装置に適用することが可能になる。
3の発明に係るシステム制御装置を、より広く一般的な
システム制御装置に適用することが可能になる。
【0015】
【実施例】以下、本発明を図示する実施例に基づいて説
明する。
明する。
【0016】§1 本発明に係るシステム制御装置の基本構成 図1は、本発明に係るシステム制御装置の基本構成を示
すブロック図である。この装置は、2つのLSIチップ
から構成されている。第1のLSIチップは、ホスト側
プロセッシングユニット100であり、第2のLSIチ
ップは、サブ側プロセッシングユニット200である。
図において、これらの各ブロックを縁取りしているハッ
チングパターンは、後述するように、各部が用いる電源
系およびクロック系の分類を示すものである。
すブロック図である。この装置は、2つのLSIチップ
から構成されている。第1のLSIチップは、ホスト側
プロセッシングユニット100であり、第2のLSIチ
ップは、サブ側プロセッシングユニット200である。
図において、これらの各ブロックを縁取りしているハッ
チングパターンは、後述するように、各部が用いる電源
系およびクロック系の分類を示すものである。
【0017】ホスト側プロセッシングユニット100
は、主たるシステム制御を行うためのホスト処理装置を
1チップに集積化したものである。たとえば、自動車の
制御を行うための車載システム制御装置では、通常走行
時における燃料噴射制御や点火時期制御などの主たる制
御が、このホスト側プロセッシングユニット100によ
って実行される。一方、サブ側プロセッシングユニット
200は、従たるシステム制御を行うためのサブ処理装
置210と、通常は待機状態にあって、異常発生時に応
急処置として臨時のシステム制御を行うための待機系処
理装置220と、を1チップに集積化したものである。
サブ処理装置210は、ホスト処理装置に対して並列的
に処理動作を行うことができ、ホスト処理装置の処理を
助けるための周辺処理装置として機能する。また、待機
系処理装置220は、フェイルセーフ機能を果たす装置
であり、ホスト処理装置やサブ処理装置210が正常に
動作している間は待機状態にあり、これらに異常が発生
した場合に、必要最小限の制御を行う機能をもった装置
である。たとえば、車載システム制御装置では、この待
機系処理装置220は、自動車を整備工場まで運転して
ゆくために必要な最小限の制御を行う機能をもっていれ
ば十分であり、マイクロプロセッサを用いずに、論理素
子の組み合わせ回路によって構成するのが一般的であ
る。
は、主たるシステム制御を行うためのホスト処理装置を
1チップに集積化したものである。たとえば、自動車の
制御を行うための車載システム制御装置では、通常走行
時における燃料噴射制御や点火時期制御などの主たる制
御が、このホスト側プロセッシングユニット100によ
って実行される。一方、サブ側プロセッシングユニット
200は、従たるシステム制御を行うためのサブ処理装
置210と、通常は待機状態にあって、異常発生時に応
急処置として臨時のシステム制御を行うための待機系処
理装置220と、を1チップに集積化したものである。
サブ処理装置210は、ホスト処理装置に対して並列的
に処理動作を行うことができ、ホスト処理装置の処理を
助けるための周辺処理装置として機能する。また、待機
系処理装置220は、フェイルセーフ機能を果たす装置
であり、ホスト処理装置やサブ処理装置210が正常に
動作している間は待機状態にあり、これらに異常が発生
した場合に、必要最小限の制御を行う機能をもった装置
である。たとえば、車載システム制御装置では、この待
機系処理装置220は、自動車を整備工場まで運転して
ゆくために必要な最小限の制御を行う機能をもっていれ
ば十分であり、マイクロプロセッサを用いずに、論理素
子の組み合わせ回路によって構成するのが一般的であ
る。
【0018】本発明の特徴のひとつは、このように、第
1のチップにホスト処理装置を設け、第2のチップにサ
ブ処理装置と待機系処理装置との両方を組み込むように
した点にある。従来、これらの各処理装置は、3つのチ
ップに分かれていたため、基板上での実装面積が広く必
要になり、装置全体の小型化が困難であった。本発明で
は、基板上に2つのチップを実装するだけですむため、
従来装置に比較して小型化を図ることができる。
1のチップにホスト処理装置を設け、第2のチップにサ
ブ処理装置と待機系処理装置との両方を組み込むように
した点にある。従来、これらの各処理装置は、3つのチ
ップに分かれていたため、基板上での実装面積が広く必
要になり、装置全体の小型化が困難であった。本発明で
は、基板上に2つのチップを実装するだけですむため、
従来装置に比較して小型化を図ることができる。
【0019】本発明のもうひとつの特徴は、各処理装置
に供給する電源系およびクロック系をそれぞれ2系統に
分けた点にある。まず、電源系について説明すると、ホ
スト側プロセッシングユニット100には、第1の電源
VCC1が供給され、サブ側プロセッシングユニット2
00には、第2の電源VCC2が供給される。別言すれ
ば、チップごとに用いる電源系を分離したことになる。
これにより、一方のチップの電源に異常が発生したとし
ても、他方のチップがその影響を受けることはない。次
に、クロック系について説明すると、ホスト側プロセッ
シングユニット100内のホスト処理装置、およびサブ
側プロセッシングユニット200内のサブ処理装置21
0に対しては、第1のクロックCLK1が供給され、サ
ブ側プロセッシングユニット200内の待機系処理装置
220に対しては、第2のクロックCLK2が供給され
る。別言すれば、通常時に動作する処理装置と、異常時
に動作する処理装置と、でクロック系を分離したことに
なる。なお、この実施例では、リセット系についてもク
ロック系と同様の分離を行っている。
に供給する電源系およびクロック系をそれぞれ2系統に
分けた点にある。まず、電源系について説明すると、ホ
スト側プロセッシングユニット100には、第1の電源
VCC1が供給され、サブ側プロセッシングユニット2
00には、第2の電源VCC2が供給される。別言すれ
ば、チップごとに用いる電源系を分離したことになる。
これにより、一方のチップの電源に異常が発生したとし
ても、他方のチップがその影響を受けることはない。次
に、クロック系について説明すると、ホスト側プロセッ
シングユニット100内のホスト処理装置、およびサブ
側プロセッシングユニット200内のサブ処理装置21
0に対しては、第1のクロックCLK1が供給され、サ
ブ側プロセッシングユニット200内の待機系処理装置
220に対しては、第2のクロックCLK2が供給され
る。別言すれば、通常時に動作する処理装置と、異常時
に動作する処理装置と、でクロック系を分離したことに
なる。なお、この実施例では、リセット系についてもク
ロック系と同様の分離を行っている。
【0020】このように、電源系およびクロック系につ
いて、それぞれ2系統の分離を行うようにしたのは、次
のような理由による。すなわち、フェイルセーフの観点
からは、3つの処理装置のそれぞれについて電源系およ
びクロック系を分けるのが理想的である。しかしなが
ら、電源系およびクロック系をそれぞれ3系統ずつ用意
することは、コストパフォーマンスを考慮すると合理的
ではない。フェイルセーフの機能を確保しつつ、コスト
パフォーマンスを維持するためには、いずれも2系統ず
つ用意するのが合理的である。そこで、2系統の電源お
よびクロックの割振りを考えてみる。本来的には、通常
時に動作する処理装置と、異常時に動作する処理装置
と、で電源系およびクロック系をそれぞれ分離するの
が、フェイルセーフの機能を確保する上では好ましい。
しかしながら、同一のチップ内に対して、2系統の電源
を供給することは、回路実装効率の点からは合理的では
ない。通常のLSI設計では、同一チップ内には1系統
の電源のみを用いるのが一般的であり、同一チップ内で
複数系統の電源を用いることは、コストパフォーマンス
の面から不利である。そこで、本発明では、上述したよ
うに、電源系を各チップごとに分離したのである。この
ように電源系を分離しておけば、少なくとも、電源系統
の異常が別のチップへ影響を及ぼすことはなくなる。
いて、それぞれ2系統の分離を行うようにしたのは、次
のような理由による。すなわち、フェイルセーフの観点
からは、3つの処理装置のそれぞれについて電源系およ
びクロック系を分けるのが理想的である。しかしなが
ら、電源系およびクロック系をそれぞれ3系統ずつ用意
することは、コストパフォーマンスを考慮すると合理的
ではない。フェイルセーフの機能を確保しつつ、コスト
パフォーマンスを維持するためには、いずれも2系統ず
つ用意するのが合理的である。そこで、2系統の電源お
よびクロックの割振りを考えてみる。本来的には、通常
時に動作する処理装置と、異常時に動作する処理装置
と、で電源系およびクロック系をそれぞれ分離するの
が、フェイルセーフの機能を確保する上では好ましい。
しかしながら、同一のチップ内に対して、2系統の電源
を供給することは、回路実装効率の点からは合理的では
ない。通常のLSI設計では、同一チップ内には1系統
の電源のみを用いるのが一般的であり、同一チップ内で
複数系統の電源を用いることは、コストパフォーマンス
の面から不利である。そこで、本発明では、上述したよ
うに、電源系を各チップごとに分離したのである。この
ように電源系を分離しておけば、少なくとも、電源系統
の異常が別のチップへ影響を及ぼすことはなくなる。
【0021】これに対して、クロック系については、通
常時に動作する処理装置と、異常時に動作する処理装置
と、で分離することが比較的容易である。図1に示され
ているように、サブ側プロセッシングユニット200内
では、サブ処理装置210には第1のクロックCLK1
が供給され、待機系処理装置220には第2のクロック
CLK2が供給されている。このように、同一チップ内
に2系統のクロックが供給されることになるが、一般
に、待機系処理装置220が必要とする第2のクロック
CLK2は、通常のマイクロプロセッサを動作させるた
めに必要なクロックに比べてかなり遅いものでも十分で
ある。これは、前述のように、待機系処理装置220は
マイクロプロセッサを内蔵しておらず、論理素子の組み
合わせからなる回路で構成されているためである。より
具体的には、この実施例では、マイクロプロセッサを動
作させる必要がある第1のクロックCLK1としては、
10〜20MHz程度の高速クロック信号を用いてお
り、待機系処理装置220においてのみ用いられる第2
のクロックCLK2としては、50〜250kHz程度
の低速クロック信号を用いている。このように、第2の
クロックCLK2は、クロック信号としては比較的遅い
信号であり、LSIチップの内部において、クロック信
号専用の配線を用いなくても特に問題は生じない。した
がって、同一のLSIチップ内において、高速クロック
である第1のクロックCLK1は、クロック信号専用の
配線を用いて供給し、低速クロックである第2のクロッ
クCLK2は、一般の信号線を用いて供給することが可
能になる。このため、同一チップ内に2系統のクロック
を供給することは、比較的容易に実現できる。
常時に動作する処理装置と、異常時に動作する処理装置
と、で分離することが比較的容易である。図1に示され
ているように、サブ側プロセッシングユニット200内
では、サブ処理装置210には第1のクロックCLK1
が供給され、待機系処理装置220には第2のクロック
CLK2が供給されている。このように、同一チップ内
に2系統のクロックが供給されることになるが、一般
に、待機系処理装置220が必要とする第2のクロック
CLK2は、通常のマイクロプロセッサを動作させるた
めに必要なクロックに比べてかなり遅いものでも十分で
ある。これは、前述のように、待機系処理装置220は
マイクロプロセッサを内蔵しておらず、論理素子の組み
合わせからなる回路で構成されているためである。より
具体的には、この実施例では、マイクロプロセッサを動
作させる必要がある第1のクロックCLK1としては、
10〜20MHz程度の高速クロック信号を用いてお
り、待機系処理装置220においてのみ用いられる第2
のクロックCLK2としては、50〜250kHz程度
の低速クロック信号を用いている。このように、第2の
クロックCLK2は、クロック信号としては比較的遅い
信号であり、LSIチップの内部において、クロック信
号専用の配線を用いなくても特に問題は生じない。した
がって、同一のLSIチップ内において、高速クロック
である第1のクロックCLK1は、クロック信号専用の
配線を用いて供給し、低速クロックである第2のクロッ
クCLK2は、一般の信号線を用いて供給することが可
能になる。このため、同一チップ内に2系統のクロック
を供給することは、比較的容易に実現できる。
【0022】§2 故障の自己判定機能 図1に示すシステム制御装置は、前述のように、ホスト
処理装置(ホスト側プロセッシングユニット100)、
サブ処理装置210、待機系処理装置220、の3つの
処理装置を備えているが、これら各処理装置は、それぞ
れ故障自己判定実行回路101,211,221を内蔵
しており、自己に故障が発生した場合には他の処理装置
にその旨を通知する機能を有する。すなわち、図1のブ
ロック図において、ホスト側プロセッシングユニット1
00内の故障自己判定実行回路101は、ホスト処理装
置が正常に動作しているか否かを診断し、故障と判定さ
れた場合には、ホスト側プロセッシングユニット故障検
出信号を出力し、これをサブ側プロセッシングユニット
200へ伝達する。また、サブ側プロセッシングユニッ
ト200内の故障自己判定実行回路211および221
は、それぞれサブ処理装置210および待機系処理装置
220が正常に動作しているか否かを診断し、故障と判
定された場合には、OR回路215に故障検出信号を出
力する。こうして、いずれかが故障した場合には、OR
回路215から、サブ側プロセッシングユニット故障検
出信号が出力され、これがホスト側プロセッシングユニ
ット100に伝達される。
処理装置(ホスト側プロセッシングユニット100)、
サブ処理装置210、待機系処理装置220、の3つの
処理装置を備えているが、これら各処理装置は、それぞ
れ故障自己判定実行回路101,211,221を内蔵
しており、自己に故障が発生した場合には他の処理装置
にその旨を通知する機能を有する。すなわち、図1のブ
ロック図において、ホスト側プロセッシングユニット1
00内の故障自己判定実行回路101は、ホスト処理装
置が正常に動作しているか否かを診断し、故障と判定さ
れた場合には、ホスト側プロセッシングユニット故障検
出信号を出力し、これをサブ側プロセッシングユニット
200へ伝達する。また、サブ側プロセッシングユニッ
ト200内の故障自己判定実行回路211および221
は、それぞれサブ処理装置210および待機系処理装置
220が正常に動作しているか否かを診断し、故障と判
定された場合には、OR回路215に故障検出信号を出
力する。こうして、いずれかが故障した場合には、OR
回路215から、サブ側プロセッシングユニット故障検
出信号が出力され、これがホスト側プロセッシングユニ
ット100に伝達される。
【0023】なお、故障検出を行う一般的な方法や、相
手側から故障検出信号が出力された場合の一般的な処置
方法については、既に公知の技術であるため、ここでは
説明を省略する。ただ、本発明における故障検出の特徴
は、各故障自己判定実行回路が、自己の動作に用いてい
るクロック系に加えて逆のクロック系を用いて故障判定
を行う機能を備えている点にある。具体的には、第1の
クロックCLK1で動作する故障自己判定実行回路10
1および211は、第2のクロックCLK2を用いて故
障判定を行い、第2のクロックCLK2で動作する故障
自己判定実行回路221は、第1のクロックCLK1を
用いて故障判定を行うのである(図1には、逆のクロッ
ク系を用いるための入力線は図示されていない)。この
ように、自己のクロック系とともに逆のクロック系を用
いることにより、自己のクロック系の異常を検出するこ
とが可能になり、より確実な故障検出動作が可能にな
る。これは、自己のクロック系だけを用いて故障診断を
行っていると、たとえば、自己のクロック系の速度が1
/2に低下したような場合は、その処理装置全体の動作
速度が1/2に低下してしまうため、あたかも正常動作
しているような診断結果が得られ、故障を検出すること
ができないためである。逆のクロック系を用いた診断で
は、このような場合の故障検出を行うことができるので
ある。
手側から故障検出信号が出力された場合の一般的な処置
方法については、既に公知の技術であるため、ここでは
説明を省略する。ただ、本発明における故障検出の特徴
は、各故障自己判定実行回路が、自己の動作に用いてい
るクロック系に加えて逆のクロック系を用いて故障判定
を行う機能を備えている点にある。具体的には、第1の
クロックCLK1で動作する故障自己判定実行回路10
1および211は、第2のクロックCLK2を用いて故
障判定を行い、第2のクロックCLK2で動作する故障
自己判定実行回路221は、第1のクロックCLK1を
用いて故障判定を行うのである(図1には、逆のクロッ
ク系を用いるための入力線は図示されていない)。この
ように、自己のクロック系とともに逆のクロック系を用
いることにより、自己のクロック系の異常を検出するこ
とが可能になり、より確実な故障検出動作が可能にな
る。これは、自己のクロック系だけを用いて故障診断を
行っていると、たとえば、自己のクロック系の速度が1
/2に低下したような場合は、その処理装置全体の動作
速度が1/2に低下してしまうため、あたかも正常動作
しているような診断結果が得られ、故障を検出すること
ができないためである。逆のクロック系を用いた診断で
は、このような場合の故障検出を行うことができるので
ある。
【0024】ここでは、このような逆のクロック系を用
いた自己診断処理を行うための具体的な回路構成を開示
しておく。図2は、待機系処理装置220内の故障自己
判定実行回路221に用いられている故障診断回路を示
す回路図である。前述したように、待機系処理装置22
0は、第2のクロックCLK2で動作するが、この回路
では、逆のクロック系である第1のクロックCLK1を
用いて自己診断を行うことにより、第2のクロックCL
K2の異常診断を行うことができる。第1のクロックC
LK1は分周器1によって所定の周波数に分周され、第
2のクロックCLK2は分周器2によって所定の周波数
に分周される。なお、各分周比は、以下に説明する動作
を実行する上で便利なように、適当な値に設定すればよ
い。この実施例では、分周器1としては、16ビットの
プリスケーラ回路を用い、分周器2としては、一般的な
分周カウンタを用いているが、この他、どのような分周
器を用いてもかまわない。
いた自己診断処理を行うための具体的な回路構成を開示
しておく。図2は、待機系処理装置220内の故障自己
判定実行回路221に用いられている故障診断回路を示
す回路図である。前述したように、待機系処理装置22
0は、第2のクロックCLK2で動作するが、この回路
では、逆のクロック系である第1のクロックCLK1を
用いて自己診断を行うことにより、第2のクロックCL
K2の異常診断を行うことができる。第1のクロックC
LK1は分周器1によって所定の周波数に分周され、第
2のクロックCLK2は分周器2によって所定の周波数
に分周される。なお、各分周比は、以下に説明する動作
を実行する上で便利なように、適当な値に設定すればよ
い。この実施例では、分周器1としては、16ビットの
プリスケーラ回路を用い、分周器2としては、一般的な
分周カウンタを用いているが、この他、どのような分周
器を用いてもかまわない。
【0025】分周器2で分周されたクロックCLK2
は、ダブルエッジ検出部3に与えられる。このダブルエ
ッジ検出部3は、与えられた信号の立ち上がりエッジお
よび立ち下がりエッジに同期したパルス信号を発生する
機能を有する。この機能は図3に明瞭に示されている。
図3において、「入力信号」と記されている信号は、分
周器2から出力された分周信号であり、「出力信号」と
記されている信号は、ダブルエッジ検出部3の出力信号
である。この出力信号は、ウォッチドッグタイマ4のリ
セット端子Rsに与えられる。また、このウォッチドッ
グタイマ4のクロック端子Ckには、分周器1の分周信
号が与えられる。このウォッチドッグタイマ4は、次の
ような動作を行うタイマである。すなわち、クロック端
子Ckに与えられたクロック信号の論理値が変化するご
とに1ずつカウントアップしてゆき、リセット端子Rs
にパルスが与えられた時点で、これまでのカウント値を
初期値0に戻す動作をする。そして、もしカウント値
が、予め定められた所定値に達した場合には、キャリー
アウト端子Coから故障検出信号を出力するのである。
は、ダブルエッジ検出部3に与えられる。このダブルエ
ッジ検出部3は、与えられた信号の立ち上がりエッジお
よび立ち下がりエッジに同期したパルス信号を発生する
機能を有する。この機能は図3に明瞭に示されている。
図3において、「入力信号」と記されている信号は、分
周器2から出力された分周信号であり、「出力信号」と
記されている信号は、ダブルエッジ検出部3の出力信号
である。この出力信号は、ウォッチドッグタイマ4のリ
セット端子Rsに与えられる。また、このウォッチドッ
グタイマ4のクロック端子Ckには、分周器1の分周信
号が与えられる。このウォッチドッグタイマ4は、次の
ような動作を行うタイマである。すなわち、クロック端
子Ckに与えられたクロック信号の論理値が変化するご
とに1ずつカウントアップしてゆき、リセット端子Rs
にパルスが与えられた時点で、これまでのカウント値を
初期値0に戻す動作をする。そして、もしカウント値
が、予め定められた所定値に達した場合には、キャリー
アウト端子Coから故障検出信号を出力するのである。
【0026】このような回路による故障検出動作は次の
とおりである。前述したように、第1のクロックCLK
1に比べて、第2のクロックCLK2はかなり遅いクロ
ックである。したがって、分周器1からの分周信号の周
期に比べて、ダブルエッジ検出部3からのパルス出力周
期はかなり長いものとなる。このため、ウォッチドッグ
タイマ4が、分周器1からの分周信号に対するカウント
アップ動作を所定回数行うと、ダブルエッジ検出部3か
らのパルスがリセット端子Rsに到来してカウント値が
0に戻される、という動作が繰り返し行われることにな
る。ここで、たとえば、カウント値が90に達したとき
に、ちょうどリセット端子Rsにパルスが与えられるよ
うな動作が正常であったとすると、ウォッチドッグタイ
マ4には、このカウント値90よりもやや大きな所定
値、たとえば、値100を設定しておくのである。クロ
ックCLK2が正常であれば、ウォッチドッグタイマ4
のカウント値が90に達したころには、ダブルエッジ検
出部3からのパルスが到来してカウント値が0に戻され
るので、このカウント値が所定値100に到達すること
はない。ところが、クロックCLK2が遅れを生じたよ
うな場合は、リセット端子Rsにパルスが与えられるタ
イミングに遅れが生じ、カウント値が所定値100を越
えることになる。このような場合、キャリーアウト端子
Coから故障検出信号が出力され、クロックCLK2の
異常が検出されるのである。
とおりである。前述したように、第1のクロックCLK
1に比べて、第2のクロックCLK2はかなり遅いクロ
ックである。したがって、分周器1からの分周信号の周
期に比べて、ダブルエッジ検出部3からのパルス出力周
期はかなり長いものとなる。このため、ウォッチドッグ
タイマ4が、分周器1からの分周信号に対するカウント
アップ動作を所定回数行うと、ダブルエッジ検出部3か
らのパルスがリセット端子Rsに到来してカウント値が
0に戻される、という動作が繰り返し行われることにな
る。ここで、たとえば、カウント値が90に達したとき
に、ちょうどリセット端子Rsにパルスが与えられるよ
うな動作が正常であったとすると、ウォッチドッグタイ
マ4には、このカウント値90よりもやや大きな所定
値、たとえば、値100を設定しておくのである。クロ
ックCLK2が正常であれば、ウォッチドッグタイマ4
のカウント値が90に達したころには、ダブルエッジ検
出部3からのパルスが到来してカウント値が0に戻され
るので、このカウント値が所定値100に到達すること
はない。ところが、クロックCLK2が遅れを生じたよ
うな場合は、リセット端子Rsにパルスが与えられるタ
イミングに遅れが生じ、カウント値が所定値100を越
えることになる。このような場合、キャリーアウト端子
Coから故障検出信号が出力され、クロックCLK2の
異常が検出されるのである。
【0027】§3 サブ側プロセッシングユニットの汎用化 図1に示すように、本発明に係るシステム制御装置は、
2つのLSIチップによって構成されている。ここで
は、コストパフォーマンスを更に向上させるために、サ
ブ側プロセッシングユニット200を汎用化するための
手法を開示する。たとえば、自動車を制御するためのシ
ステム制御装置を設計する場合を考える。ここでは、説
明の便宜上、自動車A〜Dまでの4つの異なる車種に搭
載するシステム制御装置を設計する場合を例にとる。通
常、車種が異なると制御内容も異なるため、ホスト側プ
ロセッシングユニット100については、それぞれ車種
ごとに別個のものを用意する必要がある。これに対し
て、サブ側プロセッシングユニット200については、
4つの車種で共用させることが可能である。したがっ
て、たとえば、自動車Cに搭載するシステム制御装置
は、自動車C専用のホスト側プロセッシングユニット1
00と、4車種共通のサブ側プロセッシングユニット2
00と、によって構成できる。ただし、待機系処理装置
220は、各車種ごとに異なる制御を行う必要がある。
以下に述べる実施例は、この待機系処理装置220を4
車種で共通化する工夫を施すことにより、サブ側プロセ
ッシングユニット200の共用化ができるようにしたも
のである。
2つのLSIチップによって構成されている。ここで
は、コストパフォーマンスを更に向上させるために、サ
ブ側プロセッシングユニット200を汎用化するための
手法を開示する。たとえば、自動車を制御するためのシ
ステム制御装置を設計する場合を考える。ここでは、説
明の便宜上、自動車A〜Dまでの4つの異なる車種に搭
載するシステム制御装置を設計する場合を例にとる。通
常、車種が異なると制御内容も異なるため、ホスト側プ
ロセッシングユニット100については、それぞれ車種
ごとに別個のものを用意する必要がある。これに対し
て、サブ側プロセッシングユニット200については、
4つの車種で共用させることが可能である。したがっ
て、たとえば、自動車Cに搭載するシステム制御装置
は、自動車C専用のホスト側プロセッシングユニット1
00と、4車種共通のサブ側プロセッシングユニット2
00と、によって構成できる。ただし、待機系処理装置
220は、各車種ごとに異なる制御を行う必要がある。
以下に述べる実施例は、この待機系処理装置220を4
車種で共通化する工夫を施すことにより、サブ側プロセ
ッシングユニット200の共用化ができるようにしたも
のである。
【0028】図4は、4車種で共通化する工夫を施した
待機系処理装置220の基本構成を示すブロック図であ
る。これらの各構成要素は、実際には、サブ側プロセッ
シングユニット200内に集積化されていることにな
る。制御実行値テーブル225は、この実施例では、R
OMによって構成されており、4車種分の制御実行値が
テーブルとして記憶されている。すなわち、アドレスA
dd1に続く4バイトの領域には、自動車Aの応急時の
制御に用いる4つの制御実行値a1〜a4(いずれも1
バイトの値)が格納されている。同様に、アドレスAd
d2に続く4バイトの領域には、自動車Bのための制御
実行値b1〜b4が、アドレスAdd3に続く4バイト
の領域には、自動車Cのための制御実行値c1〜c4
が、アドレスAdd4に続く4バイトの領域には、自動
車Dのための制御実行値d1〜d4が、それぞれ格納さ
れている。
待機系処理装置220の基本構成を示すブロック図であ
る。これらの各構成要素は、実際には、サブ側プロセッ
シングユニット200内に集積化されていることにな
る。制御実行値テーブル225は、この実施例では、R
OMによって構成されており、4車種分の制御実行値が
テーブルとして記憶されている。すなわち、アドレスA
dd1に続く4バイトの領域には、自動車Aの応急時の
制御に用いる4つの制御実行値a1〜a4(いずれも1
バイトの値)が格納されている。同様に、アドレスAd
d2に続く4バイトの領域には、自動車Bのための制御
実行値b1〜b4が、アドレスAdd3に続く4バイト
の領域には、自動車Cのための制御実行値c1〜c4
が、アドレスAdd4に続く4バイトの領域には、自動
車Dのための制御実行値d1〜d4が、それぞれ格納さ
れている。
【0029】アドレスレジスタR0には、外部設定器2
30によって、アドレスAdd1〜Add4のうちのい
ずれか1つのアドレスの上位ビットが設定される。外部
設定器230は、たとえば、抵抗素子とDIPスイッチ
によって構成される設定器である。2ビットフリーラン
カウンタ222は、制御実行値テーブル225をアクセ
スするための下位アドレス「00」,「01」,「1
0」,「11」を順次発生させるカウンタであり、制御
実行値テーブル225は、アドレスレジスタR0から上
位アドレスの指定を受け、2ビットフリーランカウンタ
222から下位アドレスの指定を受けてアクセスされる
ことになる。また、この2ビットフリーランカウンタ2
22の出力はデコーダ226に与えられ、制御実行値テ
ーブル225から読み出されたデータを取り込むべきレ
ジスタが選択される。すなわち、2ビットフリーランカ
ウンタ222の出力が、「00」,「01」,「1
0」,「11」のときに、読み出されたデータは、それ
ぞれ制御実行値レジスタR1,R2,R3,R4に取り
込まれることになる。待機系処理装置220は、この4
つのレジスタR1〜R4内の制御実行値に基づいて、こ
の車両に対しての応急処置的な制御を行うことになる
が、この制御を行うための回路は、図4では省略してい
る。
30によって、アドレスAdd1〜Add4のうちのい
ずれか1つのアドレスの上位ビットが設定される。外部
設定器230は、たとえば、抵抗素子とDIPスイッチ
によって構成される設定器である。2ビットフリーラン
カウンタ222は、制御実行値テーブル225をアクセ
スするための下位アドレス「00」,「01」,「1
0」,「11」を順次発生させるカウンタであり、制御
実行値テーブル225は、アドレスレジスタR0から上
位アドレスの指定を受け、2ビットフリーランカウンタ
222から下位アドレスの指定を受けてアクセスされる
ことになる。また、この2ビットフリーランカウンタ2
22の出力はデコーダ226に与えられ、制御実行値テ
ーブル225から読み出されたデータを取り込むべきレ
ジスタが選択される。すなわち、2ビットフリーランカ
ウンタ222の出力が、「00」,「01」,「1
0」,「11」のときに、読み出されたデータは、それ
ぞれ制御実行値レジスタR1,R2,R3,R4に取り
込まれることになる。待機系処理装置220は、この4
つのレジスタR1〜R4内の制御実行値に基づいて、こ
の車両に対しての応急処置的な制御を行うことになる
が、この制御を行うための回路は、図4では省略してい
る。
【0030】一方、診断用レジスタR5には、ホスト処
理装置(ホスト側プロセッシングユニット)100内の
制御実行値マップ105に格納されている制御実行値が
1バイトずつ転送されてくる。このとき、1バイトの制
御実行値とともに、制御実行値マップ105内の下位ア
ドレス2ビットも一緒に転送されてくる。診断用レジス
タR5は、10ビットの長さを有し、1バイトの制御実
行値とともに2ビットの下位アドレス値を格納する。診
断用レジスタR5に格納されたデータのうち、2ビット
の下位アドレス値はセレクタ227に与えられ、1バイ
トの制御実行値は一致検出回路228に与えられる。セ
レクタ227は、与えられた下位アドレス値に基づい
て、制御実行値レジスタR1〜R4のうちのいずれか1
つを選択し、選択したレジスタに格納されているデータ
を読み出し、一致検出回路に与える。すなわち、下位ア
ドレス値が、「00」,「01」,「10」,「11」
のときに、それぞれ制御実行値レジスタR1,R2,R
3,R4を選択してデータを読み出す。一致検出回路2
28は、診断用レジスタR5から与えられた1バイトの
制御実行値と、セレクタ227から与えられた1バイト
の制御実行値と、を比較し、両者が不一致の場合に、故
障検出信号を出力する。
理装置(ホスト側プロセッシングユニット)100内の
制御実行値マップ105に格納されている制御実行値が
1バイトずつ転送されてくる。このとき、1バイトの制
御実行値とともに、制御実行値マップ105内の下位ア
ドレス2ビットも一緒に転送されてくる。診断用レジス
タR5は、10ビットの長さを有し、1バイトの制御実
行値とともに2ビットの下位アドレス値を格納する。診
断用レジスタR5に格納されたデータのうち、2ビット
の下位アドレス値はセレクタ227に与えられ、1バイ
トの制御実行値は一致検出回路228に与えられる。セ
レクタ227は、与えられた下位アドレス値に基づい
て、制御実行値レジスタR1〜R4のうちのいずれか1
つを選択し、選択したレジスタに格納されているデータ
を読み出し、一致検出回路に与える。すなわち、下位ア
ドレス値が、「00」,「01」,「10」,「11」
のときに、それぞれ制御実行値レジスタR1,R2,R
3,R4を選択してデータを読み出す。一致検出回路2
28は、診断用レジスタR5から与えられた1バイトの
制御実行値と、セレクタ227から与えられた1バイト
の制御実行値と、を比較し、両者が不一致の場合に、故
障検出信号を出力する。
【0031】続いて、このような待機系処理装置220
を内蔵したサブ側プロセッシングユニット200を共用
化する手順について説明する。前述したように、自動車
A〜Dまでの4つの異なる車種に搭載するシステム制御
装置を設計する場合、ホスト側プロセッシングユニット
100については、それぞれ車種ごとに別個のものを用
意する必要があるが、サブ側プロセッシングユニット2
00については、図4に示すような待機系処理装置22
0を内蔵した共用タイプのものを1つ用意すれば十分で
ある。ここでは、自動車Cに搭載するためのシステム制
御装置を実装する場合を例にとって、以下の説明を行
う。自動車Cの制御を行うには、自動車C専用に作られ
たホスト側プロセッシングユニット100と、この汎用
のサブ側プロセッシングユニット200と、を基板上に
実装すればよい。このとき、作業者は、外部設定器23
0によって、アドレスAdd3の上位アドレスをアドレ
スレジスタR0に設定する。一方、2ビットフリーラン
カウンタは、下位アドレス「00」,「01」,「1
0」,「11」を順次発生するので、制御実行値テーブ
ル225からは、アドレスAdd3に続く4バイトのデ
ータ「c1」,「c2」,「c3」,「c4」が順次読
み出され、それぞれ、制御実行値レジスタR1〜R4に
取り込まれる。こうして、この待機系処理装置220
は、自動車Cのための制御実行値c1〜c4を用いた制
御を行うことができるようになる。
を内蔵したサブ側プロセッシングユニット200を共用
化する手順について説明する。前述したように、自動車
A〜Dまでの4つの異なる車種に搭載するシステム制御
装置を設計する場合、ホスト側プロセッシングユニット
100については、それぞれ車種ごとに別個のものを用
意する必要があるが、サブ側プロセッシングユニット2
00については、図4に示すような待機系処理装置22
0を内蔵した共用タイプのものを1つ用意すれば十分で
ある。ここでは、自動車Cに搭載するためのシステム制
御装置を実装する場合を例にとって、以下の説明を行
う。自動車Cの制御を行うには、自動車C専用に作られ
たホスト側プロセッシングユニット100と、この汎用
のサブ側プロセッシングユニット200と、を基板上に
実装すればよい。このとき、作業者は、外部設定器23
0によって、アドレスAdd3の上位アドレスをアドレ
スレジスタR0に設定する。一方、2ビットフリーラン
カウンタは、下位アドレス「00」,「01」,「1
0」,「11」を順次発生するので、制御実行値テーブ
ル225からは、アドレスAdd3に続く4バイトのデ
ータ「c1」,「c2」,「c3」,「c4」が順次読
み出され、それぞれ、制御実行値レジスタR1〜R4に
取り込まれる。こうして、この待機系処理装置220
は、自動車Cのための制御実行値c1〜c4を用いた制
御を行うことができるようになる。
【0032】次に、この待機系処理装置220内におい
て、正しい制御実行値が用いられているか否かを診断す
る手順について説明する。前述したように、ホスト処理
装置(ホスト側プロセッシングユニット)100は、自
動車C専用のものであり、内部に収容している制御実行
値マップ105には、自動車Cについて待機系処理装置
220で用いる制御実行値「c1」,「c2」,「c
3」,「c4」が格納されている。これらの値は、待機
系処理装置220内の制御実行値テーブル225に格納
された制御実行値「c1」,「c2」,「c3」,「c
4」と同一のものである。そこで、これらの制御実行値
を順次診断用レジスタR5に転送する。具体的には、ま
ず下位アドレス値「00」とともに制御実行値「c1」
が診断用レジスタR5内に格納される。セレクタ227
は、この下位アドレス値「00」に基づいて、制御実行
値レジスタR1内のデータ「c1」を読み出し、これを
一致検出回路228に与える。一方、診断用レジスタR
5内のデータ「c1」も、一致検出回路228に与えら
れる。一致検出回路は、両データを比較して一致を確認
する。以下、同様にして、データ「c2」,「c3」,
「c4」についても一致を確認する。外部設定器230
の設定や、待機系処理装置の動作が正常であれば、両デ
ータは常に一致するはずである。これらが不一致であれ
ば、何らかの異常が生じているものと判断できる。そこ
で、不一致が生じた場合には、一致検出回路228から
故障検出信号が出力される。
て、正しい制御実行値が用いられているか否かを診断す
る手順について説明する。前述したように、ホスト処理
装置(ホスト側プロセッシングユニット)100は、自
動車C専用のものであり、内部に収容している制御実行
値マップ105には、自動車Cについて待機系処理装置
220で用いる制御実行値「c1」,「c2」,「c
3」,「c4」が格納されている。これらの値は、待機
系処理装置220内の制御実行値テーブル225に格納
された制御実行値「c1」,「c2」,「c3」,「c
4」と同一のものである。そこで、これらの制御実行値
を順次診断用レジスタR5に転送する。具体的には、ま
ず下位アドレス値「00」とともに制御実行値「c1」
が診断用レジスタR5内に格納される。セレクタ227
は、この下位アドレス値「00」に基づいて、制御実行
値レジスタR1内のデータ「c1」を読み出し、これを
一致検出回路228に与える。一方、診断用レジスタR
5内のデータ「c1」も、一致検出回路228に与えら
れる。一致検出回路は、両データを比較して一致を確認
する。以下、同様にして、データ「c2」,「c3」,
「c4」についても一致を確認する。外部設定器230
の設定や、待機系処理装置の動作が正常であれば、両デ
ータは常に一致するはずである。これらが不一致であれ
ば、何らかの異常が生じているものと判断できる。そこ
で、不一致が生じた場合には、一致検出回路228から
故障検出信号が出力される。
【0033】§4 待機系処理装置220による制御例 前述したように、待機系処理装置220は、ホスト処理
装置やサブ処理装置に異常が発生した場合に、これらに
代わって応急的な制御を行う装置である。ここでは、自
動車のエンジンを制御する場合について、待機系処理装
置220による応急的な制御方法の一例を示しておく。
装置やサブ処理装置に異常が発生した場合に、これらに
代わって応急的な制御を行う装置である。ここでは、自
動車のエンジンを制御する場合について、待機系処理装
置220による応急的な制御方法の一例を示しておく。
【0034】図5は、燃料噴射制御の方法を示すタイミ
ングチャートである。この制御方法では、エンジンの回
転に同期した信号を入力して、予め定められた固定の燃
料噴射時間を指示する制御信号を出力している。この固
定の燃料噴射時間は、前述したように、1つの制御実行
値として制御実行値レジスタに格納されている値であ
る。制御信号1〜3は、それぞれエンジン回転同期信号
の1〜3周期ごとに燃料噴射を指示する信号であり、車
両の走行状況などを示す別なパラメータ入力に基づい
て、制御信号1〜3のうちのいずれか1つを選択して出
力することになる。
ングチャートである。この制御方法では、エンジンの回
転に同期した信号を入力して、予め定められた固定の燃
料噴射時間を指示する制御信号を出力している。この固
定の燃料噴射時間は、前述したように、1つの制御実行
値として制御実行値レジスタに格納されている値であ
る。制御信号1〜3は、それぞれエンジン回転同期信号
の1〜3周期ごとに燃料噴射を指示する信号であり、車
両の走行状況などを示す別なパラメータ入力に基づい
て、制御信号1〜3のうちのいずれか1つを選択して出
力することになる。
【0035】図6は、点火時期制御の方法を示すタイミ
ングチャートである。この制御方法でも、エンジンの回
転に同期した信号を入力し、この同期信号に基づいて制
御信号を出力している。この方法では、予め、Maxお
よびMinという2種類の制御実行値を定義しておき、
エンジン回転同期信号の立上がり時点(時刻t1)にお
いて、所定の傾きでクロックをカウントアップしてゆ
く。図に計数値として示した太線は、このカウントにお
ける計数値の変化を示すグラフである。そして、エンジ
ン回転同期信号の立ち下がり時点(時刻t2)におい
て、カウントダウン動作に切り換える。そして、計数値
がMinに一致した時点(時刻t3)において、制御信
号を立ち下げ、エンジン回転同期信号が再び立上がった
時点(時刻t4)において、制御信号を立ち上げる。こ
の動作を繰り返すことにより、点火時期制御のための制
御信号を発生させるのである。なお、カウントアップ動
作の途中で、計数値がMaxに到達してしまった場合
(時刻t5の直前)は、そこで計数値をホールドした状
態にする。こうして得られた制御信号の立ち下がりタイ
ミング(時刻t3,t6)において点火プラグへの充電
を開始し、立ち上がりタイミング(時刻t4,t7)に
おいて点火させるのである。
ングチャートである。この制御方法でも、エンジンの回
転に同期した信号を入力し、この同期信号に基づいて制
御信号を出力している。この方法では、予め、Maxお
よびMinという2種類の制御実行値を定義しておき、
エンジン回転同期信号の立上がり時点(時刻t1)にお
いて、所定の傾きでクロックをカウントアップしてゆ
く。図に計数値として示した太線は、このカウントにお
ける計数値の変化を示すグラフである。そして、エンジ
ン回転同期信号の立ち下がり時点(時刻t2)におい
て、カウントダウン動作に切り換える。そして、計数値
がMinに一致した時点(時刻t3)において、制御信
号を立ち下げ、エンジン回転同期信号が再び立上がった
時点(時刻t4)において、制御信号を立ち上げる。こ
の動作を繰り返すことにより、点火時期制御のための制
御信号を発生させるのである。なお、カウントアップ動
作の途中で、計数値がMaxに到達してしまった場合
(時刻t5の直前)は、そこで計数値をホールドした状
態にする。こうして得られた制御信号の立ち下がりタイ
ミング(時刻t3,t6)において点火プラグへの充電
を開始し、立ち上がりタイミング(時刻t4,t7)に
おいて点火させるのである。
【0036】図7は、上述の点火時期制御信号に対する
マスク処理を説明する図である。このようなマスク処理
により、エンジン回転数が小さい場合の点火を中止させ
ることが可能になる。すなわち、エンジン回転数がRP
M1よりも小さくなった場合には、マスクを実行し、上
述した点火時期制御信号を実際には点火系に出力しない
ようにするのである。そして、一旦、マスクが実行され
た後は、エンジン回転数がRPM2を越えるまではマス
クの実行を継続し、RPM2を越えた時点でマスクを解
除するのである(いわゆるヒステリシス制御)。なお、
ここで、RPM1およびRPM2は、予め設定された制
御実行値である。
マスク処理を説明する図である。このようなマスク処理
により、エンジン回転数が小さい場合の点火を中止させ
ることが可能になる。すなわち、エンジン回転数がRP
M1よりも小さくなった場合には、マスクを実行し、上
述した点火時期制御信号を実際には点火系に出力しない
ようにするのである。そして、一旦、マスクが実行され
た後は、エンジン回転数がRPM2を越えるまではマス
クの実行を継続し、RPM2を越えた時点でマスクを解
除するのである(いわゆるヒステリシス制御)。なお、
ここで、RPM1およびRPM2は、予め設定された制
御実行値である。
【0037】以上、本発明を図示する実施例に基づいて
説明したが、本発明はこれらの実施例のみに限定される
ものではなく、この他にも種々の態様で実施可能であ
る。特に、上述の実施例では、自動車用のシステム制御
装置に本発明を適用したが、本発明はこの他にも種々の
システムの制御に適用可能である。
説明したが、本発明はこれらの実施例のみに限定される
ものではなく、この他にも種々の態様で実施可能であ
る。特に、上述の実施例では、自動車用のシステム制御
装置に本発明を適用したが、本発明はこの他にも種々の
システムの制御に適用可能である。
【0038】
【発明の効果】以上のとおり、本発明に係るシステム制
御装置によれば、待機系処理装置をサブ側プロセッシン
グユニット内に集積化するようにしたため、基板に実装
すべきチップ数は、ホスト側プロセッシングユニットと
サブ側プロセッシングユニットとの2チップのみとな
り、装置の小型化を図ることができるようになる。ま
た、各チップごとに別々の電源系を用いるようにすると
ともに、待機系処理装置だけは別のクロック系を用いる
ようにしたため、信頼できるフェイルセーフ機能を確保
することが可能になる。
御装置によれば、待機系処理装置をサブ側プロセッシン
グユニット内に集積化するようにしたため、基板に実装
すべきチップ数は、ホスト側プロセッシングユニットと
サブ側プロセッシングユニットとの2チップのみとな
り、装置の小型化を図ることができるようになる。ま
た、各チップごとに別々の電源系を用いるようにすると
ともに、待機系処理装置だけは別のクロック系を用いる
ようにしたため、信頼できるフェイルセーフ機能を確保
することが可能になる。
【図1】本発明に係るシステム制御装置の基本構成を示
すブロック図である。
すブロック図である。
【図2】図1に示す装置における待機系処理装置220
内の故障自己判定実行回路221に用いられている故障
診断回路を示す回路図である。
内の故障自己判定実行回路221に用いられている故障
診断回路を示す回路図である。
【図3】図2に示すダブルエッジ検出部3の入出力信号
を示す波形図である。
を示す波形図である。
【図4】4車種で共通化する工夫を施した待機系処理装
置220の基本構成を示すブロック図である。
置220の基本構成を示すブロック図である。
【図5】待機系処理装置による燃料噴射制御の一例を示
すタイミングチャートである。
すタイミングチャートである。
【図6】待機系処理装置による点火時期制御の一例を示
すタイミングチャートである。
すタイミングチャートである。
【図7】図6に示す点火時期制御信号に対するマスク処
理を説明する図である。
理を説明する図である。
1…分周器 2…分周器 3…ダブルエッジ検出部 4…ウォッチドッグタイマ 100…ホスト側プロセッシングユニット(ホスト処理
装置) 101…故障自己判定実行回路 105…制御実行値マップ 200…サブ側プロセッシングユニット 210…サブ処理装置 211…故障自己判定実行回路 215…OR回路 220…待機系処理装置 221…故障自己判定実行回路 222…2ビットフリーランカウンタ 225…制御実行値テーブル 226…デコーダ 227…セレクタ 228…一致検出回路 230…外部設定器 Add1〜Add4…アドレス R0…アドレスレジスタ R1〜R4…制御実行値レジスタ R5…診断用レジスタ
装置) 101…故障自己判定実行回路 105…制御実行値マップ 200…サブ側プロセッシングユニット 210…サブ処理装置 211…故障自己判定実行回路 215…OR回路 220…待機系処理装置 221…故障自己判定実行回路 222…2ビットフリーランカウンタ 225…制御実行値テーブル 226…デコーダ 227…セレクタ 228…一致検出回路 230…外部設定器 Add1〜Add4…アドレス R0…アドレスレジスタ R1〜R4…制御実行値レジスタ R5…診断用レジスタ
Claims (5)
- 【請求項1】 主たるシステム制御を行うためのホスト
処理装置を1チップに集積化したホスト側プロセッシン
グユニットと、 従たるシステム制御を行うためのサブ処理装置と、通常
は待機状態にあって、異常発生時に応急処置として臨時
のシステム制御を行うための待機系処理装置と、を1チ
ップに集積化したサブ側プロセッシングユニットと、 を備え、前記ホスト処理装置を第1の電源系で動作さ
せ、前記サブ処理装置および前記待機系処理装置を第2
の電源系で動作させ、前記ホスト処理装置および前記サ
ブ処理装置を第1のクロック系で動作させ、前記待機系
処理装置を第2のクロック系で動作させるようにしたこ
とを特徴とするシステム制御装置。 - 【請求項2】 請求項1に記載のシステム制御装置にお
いて、 ホスト処理装置、サブ処理装置、待機系処理装置、のそ
れぞれに、自己の故障を判定する故障自己判定実行回路
を設け、自己に故障が発生した場合には他の装置にその
旨を通知する機能を付加し、かつ、各故障自己判定実行
回路が、自己の動作に用いているクロック系とは逆のク
ロック系を用いて故障判定を行うことを特徴とするシス
テム制御装置。 - 【請求項3】 請求項2に記載のシステム制御装置にお
いて、 待機系処理装置の故障自己判定実行回路が、 第1のクロック系のクロック信号CLK1を分周する第
1の分周器と、 前記第1のクロック系よりも遅い第2のクロック系のク
ロック信号CLK2を分周する第2の分周器と、 この第2の分周器による分周信号の立ち上がりエッジお
よび立ち下がりエッジに同期したパルス信号を発生する
ダブルエッジ検出部と、 前記第1の分周器によって分周されたクロック信号に対
するカウントを行う機能を有し、前記ダブルエッジ検出
部からパルスが与えられた時点でカウント値を初期値に
戻し、前記ダブルエッジ検出部からパルスが与えられる
までにカウント値が所定値に達した場合には所定の検出
信号を出力するウォッチドッグタイマ部と、 を備え、前記検出信号を、第2のクロック系の故障検出
信号として出力するようにしたことを特徴とするシステ
ム制御装置。 - 【請求項4】 請求項1に記載のシステム制御装置にお
いて、 複数のシステムにおいて用いる制御実行値をそれぞれ記
憶した制御実行値テーブルと、 前記複数のシステムのうちのいずれか1つを選択する外
部の設定に基づき、前記制御実行値テーブル内の選択さ
れた1つのシステムについての制御実行値を読み出す読
出手段と、 前記読出手段によって読み出された制御実行値を保持す
るレジスタと、 ホスト処理装置から与えられる制御実行値と前記レジス
タ内に保持された制御実行値とを比較し、両者が不一致
の場合に故障検出信号を出力する一致検出部と、 を待機系処理装置内に設けたことを特徴とするシステム
制御装置。 - 【請求項5】 第1のクロック系で動作し、通常時のシ
ステム制御を行うための通常系処理装置と、前記第1の
クロック系よりも遅い第2のクロック系で動作し、通常
は待機状態にあって、異常発生時に応急処置として臨時
のシステム制御を行うための待機系処理装置と、を備え
たシステム制御装置において、 前記待機系処理装置内に、 前記第1のクロック系のクロック信号CLK1を分周す
る第1の分周器と、 前記第2のクロック系のクロック信号CLK2を分周す
る第2の分周器と、 この第2の分周器による分周信号の立ち上がりエッジお
よび立ち下がりエッジに同期したパルス信号を発生する
ダブルエッジ検出部と、 前記第1の分周器によって分周されたクロック信号に対
するカウントを行う機能を有し、前記ダブルエッジ検出
部からパルスが与えられた時点でカウント値を初期値に
戻し、前記ダブルエッジ検出部からパルスが与えられる
までにカウント値が所定値に達した場合には所定の検出
信号を出力するウォッチドッグタイマ部と、 を有する故障自己判定実行回路を設け、前記検出信号
を、第2のクロック系の故障検出信号として出力するよ
うにしたことを特徴とするシステム制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20904593A JP3308669B2 (ja) | 1993-07-30 | 1993-07-30 | システム制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20904593A JP3308669B2 (ja) | 1993-07-30 | 1993-07-30 | システム制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0743257A true JPH0743257A (ja) | 1995-02-14 |
JP3308669B2 JP3308669B2 (ja) | 2002-07-29 |
Family
ID=16566348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20904593A Expired - Fee Related JP3308669B2 (ja) | 1993-07-30 | 1993-07-30 | システム制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3308669B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013190853A (ja) * | 2012-03-12 | 2013-09-26 | Rohm Co Ltd | 半導体装置、車載機器、車両 |
WO2015194282A1 (ja) * | 2014-06-20 | 2015-12-23 | 日立オートモティブシステムズ株式会社 | モータ制御装置 |
JP2016170786A (ja) * | 2015-03-12 | 2016-09-23 | インフィネオン テクノロジーズ アクチエンゲゼルシャフトInfineon Technologies AG | セーフティクリティカルなエラーを処理するための方法と装置 |
DE102016204713A1 (de) | 2015-07-21 | 2017-01-26 | Mitsubishi Electric Corporation | Ansteuervorrichtung |
WO2022185822A1 (ja) * | 2021-03-02 | 2022-09-09 | 株式会社デンソー | 車両用表示制御システム |
-
1993
- 1993-07-30 JP JP20904593A patent/JP3308669B2/ja not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013190853A (ja) * | 2012-03-12 | 2013-09-26 | Rohm Co Ltd | 半導体装置、車載機器、車両 |
WO2015194282A1 (ja) * | 2014-06-20 | 2015-12-23 | 日立オートモティブシステムズ株式会社 | モータ制御装置 |
CN106462485A (zh) * | 2014-06-20 | 2017-02-22 | 日立汽车***株式会社 | 马达控制装置 |
JPWO2015194282A1 (ja) * | 2014-06-20 | 2017-04-20 | 日立オートモティブシステムズ株式会社 | モータ制御装置 |
CN106462485B (zh) * | 2014-06-20 | 2019-02-22 | 日立汽车***株式会社 | 马达控制装置 |
US10254733B2 (en) | 2014-06-20 | 2019-04-09 | Hitachi Automotive Systems, Ltd. | Motor control device |
JP2016170786A (ja) * | 2015-03-12 | 2016-09-23 | インフィネオン テクノロジーズ アクチエンゲゼルシャフトInfineon Technologies AG | セーフティクリティカルなエラーを処理するための方法と装置 |
US10017188B2 (en) | 2015-03-12 | 2018-07-10 | Infineon Technologies Ag | Method and device for handling safety critical errors |
US10576990B2 (en) | 2015-03-12 | 2020-03-03 | Infineon Technologies Ag | Method and device for handling safety critical errors |
DE102016204713A1 (de) | 2015-07-21 | 2017-01-26 | Mitsubishi Electric Corporation | Ansteuervorrichtung |
US9707908B2 (en) | 2015-07-21 | 2017-07-18 | Mitsubishi Electric Corporation | Driving device |
WO2022185822A1 (ja) * | 2021-03-02 | 2022-09-09 | 株式会社デンソー | 車両用表示制御システム |
Also Published As
Publication number | Publication date |
---|---|
JP3308669B2 (ja) | 2002-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9798679B2 (en) | Information processing device and processor | |
JPH02500938A (ja) | マイクロコンピュータ | |
JPH05147477A (ja) | 自動車の制御装置 | |
KR20190035480A (ko) | 마이크로 컨트롤러 및 마이크로 컨트롤러의 제어방법 | |
US10102166B2 (en) | Multiprocessor system | |
JPS5968004A (ja) | 車載用コンピユ−タのフエイルセ−フ方法 | |
JP4151566B2 (ja) | マイクロコンピュータ | |
CN115016997A (zh) | 慢时钟域lockstep模块中寄存器的快速诊断***及方法 | |
JPS5833576B2 (ja) | 計算機システムの故障診断装置 | |
JP3308669B2 (ja) | システム制御装置 | |
US20090265581A1 (en) | Data system having a variable clock pulse rate | |
JP3099927B2 (ja) | マイクロコンピュータ | |
CN115116529A (zh) | 自测试控制器及关联的方法 | |
JP3915411B2 (ja) | 車両用電子制御装置 | |
JPH1021101A (ja) | マイクロコンピュータ装置 | |
US9740584B2 (en) | Method and device for testing a computer core in a processor having at least two computer cores | |
US12019118B2 (en) | Processing system, related integrated circuit, device and method | |
US6393542B1 (en) | Electronic circuit system and interface circuit that compares read and write clock operations | |
JP2972768B1 (ja) | 出力保護装置及び出力保護方法 | |
KR102677512B1 (ko) | 안전 로직을 포함하는 장치 | |
JPS61273677A (ja) | システム情報収集方式 | |
JPS6051729B2 (ja) | 複合ラッチ回路 | |
JP3609601B2 (ja) | 自己診断機能付きタイマー回路 | |
EP0851351A2 (en) | Emulation system and method for microcomputer | |
JP2004302727A (ja) | Fpgaの動作チェック方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |