JPH073981B2 - Sci,spi及びバツフア−ドspi操作モ−ド用のシリアルデ−タバス - Google Patents
Sci,spi及びバツフア−ドspi操作モ−ド用のシリアルデ−タバスInfo
- Publication number
- JPH073981B2 JPH073981B2 JP62125625A JP12562587A JPH073981B2 JP H073981 B2 JPH073981 B2 JP H073981B2 JP 62125625 A JP62125625 A JP 62125625A JP 12562587 A JP12562587 A JP 12562587A JP H073981 B2 JPH073981 B2 JP H073981B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data
- detector
- interface
- spi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000872 buffer Substances 0.000 title claims description 45
- 238000004891 communication Methods 0.000 claims description 38
- 230000005540 biological transmission Effects 0.000 claims description 36
- 238000009432 framing Methods 0.000 claims description 16
- 230000002093 peripheral effect Effects 0.000 claims description 14
- 238000012360 testing method Methods 0.000 claims description 14
- 238000001514 detection method Methods 0.000 claims description 11
- 238000012546 transfer Methods 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 8
- 238000012544 monitoring process Methods 0.000 claims 3
- 102000014150 Interferons Human genes 0.000 claims 1
- 108010050904 Interferons Proteins 0.000 claims 1
- 241000219977 Vigna Species 0.000 claims 1
- 235000010726 Vigna sinensis Nutrition 0.000 claims 1
- 229940079322 interferon Drugs 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 29
- 238000000034 method Methods 0.000 description 13
- 230000006870 function Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 101000613820 Homo sapiens Osteopontin Proteins 0.000 description 2
- 102100040557 Osteopontin Human genes 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 240000008881 Oenanthe javanica Species 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 235000013339 cereals Nutrition 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000009223 counseling Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
- H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD]
- H04L12/4135—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD] using bit-wise arbitration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02D—CONTROLLING COMBUSTION ENGINES
- F02D41/00—Electrical control of supply of combustible mixture or its constituents
- F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
- F02D41/26—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor
- F02D41/266—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor the computer being backed-up or assisted by another circuit, e.g. analogue
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L2012/40267—Bus for use in transportation systems
- H04L2012/40273—Bus for use in transportation systems the transportation system being a vehicle
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】 <産業上の利用分野> 本発明で開示した直列(シリアル)データバスの目的は
電話共同線に類似する機構を用いる1対の共同電線上
を、多数のマイクロプロセツサが相互に容易に通信でき
るようにすることである。本発明は車両例えば自動車の
中に分布している処理用マルチプレツクス装置の部材間
のデータ通信リンクに関する。開発されて本明細書中に
開示されているシリアルデータバス及びインターフエイ
ス集積回路は多くの種類の通信プロトコルを支援(サポ
ート)できる。
電話共同線に類似する機構を用いる1対の共同電線上
を、多数のマイクロプロセツサが相互に容易に通信でき
るようにすることである。本発明は車両例えば自動車の
中に分布している処理用マルチプレツクス装置の部材間
のデータ通信リンクに関する。開発されて本明細書中に
開示されているシリアルデータバス及びインターフエイ
ス集積回路は多くの種類の通信プロトコルを支援(サポ
ート)できる。
<従来の技術> 多くの利用分野ではマイクロプロセツサ又はマイクロコ
ンピユータの間でデータ通信を相互にとりかわす(交信
する)必要がある。
ンピユータの間でデータ通信を相互にとりかわす(交信
する)必要がある。
かゝるマイクロプロセツサ又はマイクロコンピユータの
ローカルエリヤーネツトワーク(local area network
s)〔LAN〕リンクは、マイクロコンピユータの一つに、
LAN上の他のすべてのマイクロプロセツサに共同的に連
結している直列データチヤンネルの制御を占有させて、
データを他の装置に送信させる。LANで必要なプロトコ
ル、制御装置及びソフトウエアは極めて複雑であつて、
特に大きな装置システムではこれがはなはだしい。
ローカルエリヤーネツトワーク(local area network
s)〔LAN〕リンクは、マイクロコンピユータの一つに、
LAN上の他のすべてのマイクロプロセツサに共同的に連
結している直列データチヤンネルの制御を占有させて、
データを他の装置に送信させる。LANで必要なプロトコ
ル、制御装置及びソフトウエアは極めて複雑であつて、
特に大きな装置システムではこれがはなはだしい。
自動車の環境条件はより小型の用途であつて、従つてLA
Nで利用できる複雑な実用性能を必要としない。
Nで利用できる複雑な実用性能を必要としない。
デイジタルデータバスは小領域の上述のデータ通信リン
クを取扱うために設計されたものである。かゝる系は
“ア・スモール・エリア・ネツトワーク・フオ・カーズ
〔A Small Area Network For Cars〕”と題するロナル
ド・エル・ミツチエル〔Ronald L.Mitchell〕によるSAE
Paper No.840317に記載されている。この文書を本明細
書中に参考として特に包含させておく。かゝるデイジタ
ルデータバスの説明は“コミユニケーシヨン・システム
・ハビング・アン・インホーメーシヨン・バス・アンド
・サーキツト・ゼアフオー〔Communication System Hav
ing An Information Bus And Circuits Therefor〕”と
題するカプリンスキイー〔Kaplinsky〕の米国特許第4,4
29,384号にもある。
クを取扱うために設計されたものである。かゝる系は
“ア・スモール・エリア・ネツトワーク・フオ・カーズ
〔A Small Area Network For Cars〕”と題するロナル
ド・エル・ミツチエル〔Ronald L.Mitchell〕によるSAE
Paper No.840317に記載されている。この文書を本明細
書中に参考として特に包含させておく。かゝるデイジタ
ルデータバスの説明は“コミユニケーシヨン・システム
・ハビング・アン・インホーメーシヨン・バス・アンド
・サーキツト・ゼアフオー〔Communication System Hav
ing An Information Bus And Circuits Therefor〕”と
題するカプリンスキイー〔Kaplinsky〕の米国特許第4,4
29,384号にもある。
この分野の発展の説明は“イン・ビヒクル・ネツトワー
キング−シリアル・データ・コミユニケーシヨンズ・リ
クワイヤメンツ・アンド・デイレンクシヨンズ〔In Veh
icle Networking-Serial Data Communications Require
ments And Directions〕”と題するフレデリツク・エツ
チ・フエイルとデビツト・ジエー・アネツト〔Frederic
k H.Phail and David J.Arnett〕によるSAE Paper No.8
60390にもある。
キング−シリアル・データ・コミユニケーシヨンズ・リ
クワイヤメンツ・アンド・デイレンクシヨンズ〔In Veh
icle Networking-Serial Data Communications Require
ments And Directions〕”と題するフレデリツク・エツ
チ・フエイルとデビツト・ジエー・アネツト〔Frederic
k H.Phail and David J.Arnett〕によるSAE Paper No.8
60390にもある。
本発明は定常速度の使用、肯定応答ビツトを使用しない
こと及び伝送(送信)用端末と受信用端末の間にかつち
りとした(タイトな)リンクを必要としないことで、上
述の先行技術と異なつている。本発明で重要なのはメツ
セージ送信機と受信機の間の通信リンクでもある。
こと及び伝送(送信)用端末と受信用端末の間にかつち
りとした(タイトな)リンクを必要としないことで、上
述の先行技術と異なつている。本発明で重要なのはメツ
セージ送信機と受信機の間の通信リンクでもある。
一般的に以下の米国特許はデータ通信システムにおける
衝突検出を論じている。“バス・コリジヨン・アボイダ
ンス・システム・フオー・デイストリビユーテツド・ネ
ツトワーク・データ・プロセシング・コミユニケーシヨ
ンズ・システム〔Bus Collision Avoidance System For
Distributed Network Data Processing Communication
s System〕”と題する1981年7月28日付のデメサIII等
〔DeMesa III et al.〕”の米国特許第4,281,380号;
“マルチポイント・パケツト・データ・コミユニケーシ
ヨン・システム・ユージング・ランダム・アクセス・ア
ンド・コリジヨン・デイテクシヨン・テクニツクス〔Mu
ltipoint Packet Data Communication System Using Ra
ndom Access And Collision Detection Techniques〕”
と題する1983年10月11日付のブイ・ブルース・ハント
〔V.Bruce Hunt〕の米国特許第4,409,592号;“メソツ
ド・フオー・デイジタル・データ・トランスミツシヨン
・ウイズ・ビツト−エコード・アービツトレーシヨン
〔Method For Digital Data Transmisson With Bit-Ech
oed Arbitration〕”と題する1984年2月28日付のベイ
カー等〔Baker et al.〕の米国特許第4,434,421号;
“システム・フオー・デイストリビユーテド・プライオ
リテイ・アービツトレーシヨン・アマング・セベラル・
プロセシング・ユニツツ・コンペチテング・フオー・ア
クセス・ツウ・ア・コモン・データ・チヤンネル〔Syst
em For Distributed Priority Arbitration Among Seve
ral Processing Units Competing For Access To A Com
mon Data Channel〕”と題する1984年9月4日付のシヤ
ロツテイノ等〔Chiarottino et al.〕の米国特許第4,47
0,110号;及び“マルチポイント・データ・コミユニケ
ーシヨン・システム・ウイズ・ローカル・アビツトレー
シヨン〔Multipoint Data Communication System With
Local Arbitration〕”と題する1984年9月18日付のア
ウルト等〔Ault et al.〕の米国特許第4,472,712号。
衝突検出を論じている。“バス・コリジヨン・アボイダ
ンス・システム・フオー・デイストリビユーテツド・ネ
ツトワーク・データ・プロセシング・コミユニケーシヨ
ンズ・システム〔Bus Collision Avoidance System For
Distributed Network Data Processing Communication
s System〕”と題する1981年7月28日付のデメサIII等
〔DeMesa III et al.〕”の米国特許第4,281,380号;
“マルチポイント・パケツト・データ・コミユニケーシ
ヨン・システム・ユージング・ランダム・アクセス・ア
ンド・コリジヨン・デイテクシヨン・テクニツクス〔Mu
ltipoint Packet Data Communication System Using Ra
ndom Access And Collision Detection Techniques〕”
と題する1983年10月11日付のブイ・ブルース・ハント
〔V.Bruce Hunt〕の米国特許第4,409,592号;“メソツ
ド・フオー・デイジタル・データ・トランスミツシヨン
・ウイズ・ビツト−エコード・アービツトレーシヨン
〔Method For Digital Data Transmisson With Bit-Ech
oed Arbitration〕”と題する1984年2月28日付のベイ
カー等〔Baker et al.〕の米国特許第4,434,421号;
“システム・フオー・デイストリビユーテド・プライオ
リテイ・アービツトレーシヨン・アマング・セベラル・
プロセシング・ユニツツ・コンペチテング・フオー・ア
クセス・ツウ・ア・コモン・データ・チヤンネル〔Syst
em For Distributed Priority Arbitration Among Seve
ral Processing Units Competing For Access To A Com
mon Data Channel〕”と題する1984年9月4日付のシヤ
ロツテイノ等〔Chiarottino et al.〕の米国特許第4,47
0,110号;及び“マルチポイント・データ・コミユニケ
ーシヨン・システム・ウイズ・ローカル・アビツトレー
シヨン〔Multipoint Data Communication System With
Local Arbitration〕”と題する1984年9月18日付のア
ウルト等〔Ault et al.〕の米国特許第4,472,712号。
ベイカー等の米国特許第4,434,421号は衝突数を減少さ
せる方法に関するものである。これは通信で1個の発信
端末と1個の装着端末となる迄、バスアクセスを企図し
ている着信端末数を減らすことによつて実行される。こ
れは放送方法を採用しており、それによつて数個のユー
ザーが同一メツセージを受信できる点で本発明と異なつ
ている。
せる方法に関するものである。これは通信で1個の発信
端末と1個の装着端末となる迄、バスアクセスを企図し
ている着信端末数を減らすことによつて実行される。こ
れは放送方法を採用しており、それによつて数個のユー
ザーが同一メツセージを受信できる点で本発明と異なつ
ている。
シヤロツテイノ等の米国特許第4,470,110号はインター
フエイスを含めたメツセツージ交換用システムを開示し
ている。更にこの特許は特定の論理レベルのアドレス・
ビツトに優先順位(優先権)を与えている。
フエイスを含めたメツセツージ交換用システムを開示し
ている。更にこの特許は特定の論理レベルのアドレス・
ビツトに優先順位(優先権)を与えている。
IEEE刊行物“オートモテイーブ・アピリケーシヨンズ・
オブ・マイクロプロセツサーズ〔Automotive Applicati
ons of Microprocesors〕”、1984年のボイド・ニコル
ス、ビヤリ・ダーリア及びカナパーテイ・ラオ〔Boyd N
ichols、Vijay Dharia and Kanaparty Rao〕による“ア
・デイジタル・リンク・フオー・アグリカルチユラル・
アンド・オフ・ハイウエイ・コミユニケーシヨンズ〔A
Data Link For Agricultural And Off Highway Communi
cations〕”と題したPaper No.CH2072-7/84/0000-0083
の報文も興味あるものである。
オブ・マイクロプロセツサーズ〔Automotive Applicati
ons of Microprocesors〕”、1984年のボイド・ニコル
ス、ビヤリ・ダーリア及びカナパーテイ・ラオ〔Boyd N
ichols、Vijay Dharia and Kanaparty Rao〕による“ア
・デイジタル・リンク・フオー・アグリカルチユラル・
アンド・オフ・ハイウエイ・コミユニケーシヨンズ〔A
Data Link For Agricultural And Off Highway Communi
cations〕”と題したPaper No.CH2072-7/84/0000-0083
の報文も興味あるものである。
本発明の卓越した重要性はシリアル・コミユニケーシヨ
ン・インターフエイス(直列通信インターフエイス)
〔serial communication interface〕(以下“SCI"と略
称)ポート(port)、シリアル・パーリフアラル・イン
ターフエイス(直列周辺インターフエイス)〔serial p
eripheral interface〕(以下“SPI"と略称)ポート(p
ort)及びバツフアード・シリアル・パーリフアラル・
インターフエイス(緩衝記憶直列周辺インターフエイ
ス)〔buttered serial peripheral interface〕(“BS
PI"と略称)ポート(port)を用いて通信できる能力を
包含したことである。
ン・インターフエイス(直列通信インターフエイス)
〔serial communication interface〕(以下“SCI"と略
称)ポート(port)、シリアル・パーリフアラル・イン
ターフエイス(直列周辺インターフエイス)〔serial p
eripheral interface〕(以下“SPI"と略称)ポート(p
ort)及びバツフアード・シリアル・パーリフアラル・
インターフエイス(緩衝記憶直列周辺インターフエイ
ス)〔buttered serial peripheral interface〕(“BS
PI"と略称)ポート(port)を用いて通信できる能力を
包含したことである。
<発明の構成> クライスラー・コリジヨン・デイテクシヨン(C2D)バ
ス〔Chrysler Collision Detection(C2D)bus〕として
呼ばれることもある、本明細書に開示された直列データ
・バス・システムの目的は、電話共同線に類似する機構
を用いる1対の共同電線又はバス上、多数のマイクロプ
ロセツサが相互に容易に通信できることである。バスに
接続されたすべてのマイクロプロセツサはバス上を送信
されたすべてのメツセージを受信することができる。バ
ス上を送信すべきメツセージを持つたマイクロプロセツ
サは、使用しようとする前に、現在の利用者の使用が完
了する迄待つている。
ス〔Chrysler Collision Detection(C2D)bus〕として
呼ばれることもある、本明細書に開示された直列データ
・バス・システムの目的は、電話共同線に類似する機構
を用いる1対の共同電線又はバス上、多数のマイクロプ
ロセツサが相互に容易に通信できることである。バスに
接続されたすべてのマイクロプロセツサはバス上を送信
されたすべてのメツセージを受信することができる。バ
ス上を送信すべきメツセージを持つたマイクロプロセツ
サは、使用しようとする前に、現在の利用者の使用が完
了する迄待つている。
バスが利用可能な場合には、その使用は先着順で許可さ
れる。即ち先のメツセージが完了して後、いずれのマイ
クロプロセツサがそのメツセージをバス上に送信し始め
ても、バスの使用権を得る。然し全く同一の時刻に複数
個のマイクロプロセツサがそのメツセージをバス上に送
信し始めようとした時は、最高優先順位を有するメツセ
ージがバスの使用権を得る。すべてのメツセージは独特
のメツセージ優先順位値を有しており、各メツセージは
唯1個のマイクロプロセツサによつて送信される。
れる。即ち先のメツセージが完了して後、いずれのマイ
クロプロセツサがそのメツセージをバス上に送信し始め
ても、バスの使用権を得る。然し全く同一の時刻に複数
個のマイクロプロセツサがそのメツセージをバス上に送
信し始めようとした時は、最高優先順位を有するメツセ
ージがバスの使用権を得る。すべてのメツセージは独特
のメツセージ優先順位値を有しており、各メツセージは
唯1個のマイクロプロセツサによつて送信される。
本明細書に開示された発明は関連要素についての2件の
同時係属(米国)特許出願にさらに要旨が伸べられてい
る。両出願は米国特許庁に1986年2月24日に出願され、
本特許出願の出願人にいずれも属するものである。それ
らは“シリアル・データ・バス・フオー・インターモジ
ユール・データコミユニケーシヨンズ〔Serial Data Bu
s For Intermodule Data Communications〕”、U.S.Ser
ial No.06/832,908、(特願昭62-41237号に相当);及
び“メソツド・オブ・データ・アービトレーシヨン・ア
ンド・コリジヨン・デイテクシヨン・オン・ア・データ
・バス〔Method Of Data Arbitration and Collision D
etection On A Data Bus〕”、U.S.Serial No.06/832,9
09(特願昭62-41236号に相当)である。両出願をここに
参考として特に包含させる。
同時係属(米国)特許出願にさらに要旨が伸べられてい
る。両出願は米国特許庁に1986年2月24日に出願され、
本特許出願の出願人にいずれも属するものである。それ
らは“シリアル・データ・バス・フオー・インターモジ
ユール・データコミユニケーシヨンズ〔Serial Data Bu
s For Intermodule Data Communications〕”、U.S.Ser
ial No.06/832,908、(特願昭62-41237号に相当);及
び“メソツド・オブ・データ・アービトレーシヨン・ア
ンド・コリジヨン・デイテクシヨン・オン・ア・データ
・バス〔Method Of Data Arbitration and Collision D
etection On A Data Bus〕”、U.S.Serial No.06/832,9
09(特願昭62-41236号に相当)である。両出願をここに
参考として特に包含させる。
また1986年5月23日にフレデリツク・オー・アール・マ
イスターフエルド〔Fredrick O.R.Miesterfeld〕によつ
てエスエーイー・マルチフレキシング・コミテイー〔SA
E Mulitiplexing Committee〕で発表される予定の“ジ
エ1567.コリジヨン・デイテクシヨン・シリアル・デー
タ・コミユニケーシヨン・マルチフレツクス・バス〔J1
567 Collision Detection Serial Data Communications
Multiplex Bus〕”と題するエスエーイー・インフオー
メーシヨン・レポート〔SAE Information Report〕を特
に参考してここに包含させる。
イスターフエルド〔Fredrick O.R.Miesterfeld〕によつ
てエスエーイー・マルチフレキシング・コミテイー〔SA
E Mulitiplexing Committee〕で発表される予定の“ジ
エ1567.コリジヨン・デイテクシヨン・シリアル・デー
タ・コミユニケーシヨン・マルチフレツクス・バス〔J1
567 Collision Detection Serial Data Communications
Multiplex Bus〕”と題するエスエーイー・インフオー
メーシヨン・レポート〔SAE Information Report〕を特
に参考してここに包含させる。
本特許出願に記載されている発明の基本構成の若干は上
述の特許出願中に開示されている点があることを留意さ
れたい。
述の特許出願中に開示されている点があることを留意さ
れたい。
本明細書に記載したシリアル・データ・バスインターフ
エイス集積回路の一部としてSCIポート、SPIポート及び
バツフアード・SPIポートを提供することが本発明の目
的である。これらは、すべて同一のバス上にある、これ
ら3種のポートのいずれかの一つを配置してある如何な
る装置との通信を可能にする。これらのポートの包含は
先に出願した特許出願に記載されているシリアルデータ
通信の簡略化を増大させる。
エイス集積回路の一部としてSCIポート、SPIポート及び
バツフアード・SPIポートを提供することが本発明の目
的である。これらは、すべて同一のバス上にある、これ
ら3種のポートのいずれかの一つを配置してある如何な
る装置との通信を可能にする。これらのポートの包含は
先に出願した特許出願に記載されているシリアルデータ
通信の簡略化を増大させる。
<好ましい態様の詳細な記載> 本発明は同一発明者によつて完成され、同一日に米国特
許庁に出願されたU.S.Serial No.06/866,628“メソツド
・フオー・バツフアード・シリアル・パーリフアラル・
インターフエイス・イン・ア・シリアル・データ・バス
〔Method For A Buffered Serial Peripheral Interfac
e In A Serial Data Bus〕”、U.S.Serial No.06/866,6
29“シリアル・データ・バス・フオー・SCI、SPI・アン
ド・バツフアードSPIモーズ・オブ・オペレーシヨン〔S
erial Data Bus For SCI,SPI And Buffered SPI Modes
Of Operation〕”及びU.S.Serial NO.06/866,630“メソ
ツド・フオー・シリアル・パーリフアラル・インターフ
エイス・イン・ア・シリアル・データ・バス〔Method F
or Serial Peripheral Interface In A Serial Data Bu
s〕”と題する3件の特許出願の一つであり、他の2件
の特許出願もここに参考として特に包含させる。
許庁に出願されたU.S.Serial No.06/866,628“メソツド
・フオー・バツフアード・シリアル・パーリフアラル・
インターフエイス・イン・ア・シリアル・データ・バス
〔Method For A Buffered Serial Peripheral Interfac
e In A Serial Data Bus〕”、U.S.Serial No.06/866,6
29“シリアル・データ・バス・フオー・SCI、SPI・アン
ド・バツフアードSPIモーズ・オブ・オペレーシヨン〔S
erial Data Bus For SCI,SPI And Buffered SPI Modes
Of Operation〕”及びU.S.Serial NO.06/866,630“メソ
ツド・フオー・シリアル・パーリフアラル・インターフ
エイス・イン・ア・シリアル・データ・バス〔Method F
or Serial Peripheral Interface In A Serial Data Bu
s〕”と題する3件の特許出願の一つであり、他の2件
の特許出願もここに参考として特に包含させる。
さらに参考として“コミユニケーシヨン・システム・ハ
ビング・アン・インホーメーシヨン・バス・アンド・サ
ーキツツ・ゼヤフオー〔Communication System Having
An Information Bus And Circuits Therefor〕”と題す
る米国特許第4,429,384号(Kaplinsky);1983年2月28
日付のアントニイー・ジエー・ボジニイ及びアレツクス
・ゴールドベルク〔Anthony J.Bozzini and Alex Goldb
erger〕による“シリアル・バス・ストラクチヤーズ・
フオー・オートモテイーブ・アピリケーシヨンズ〔Seri
al Bus Structures For Automotive Applications〕”
と題するSAE Technical Paper No.830536;“ア・スモー
ル・エリヤ・ネツトワーク・フオー・カーズ〔A Small
Area Network For Cars〕”と題するロナルド・エル・
ミツチエル〔Ronald L.Mitchell〕のSAE paper No.8403
17;フレデリツク・エツチ・フエイルとデビツト・ジエ
ー・アネツト〔Frederick H.Phail and David J.Arnet
t〕による“イン・ビヒクル・ネツトワーキング−シリ
アル・データ・コミユニケーシヨン・リクワイヤメンツ
・アンド・デイレクシヨンズ〔In-Vehicle Networking-
Serial Data Communication Requirements And Directi
ons〕”と題するSAE Paper No.860390;及びフレデリツ
ク・オー・アール・ミスターフエルド〔Frederick O.R.
Miesterfeld〕による“クライスラー・コリジヨン・テ
イテクシヨン(C2D)・ア・レボリユーシヨナリー・ビ
ヒクル・ネツトワーク〔Chrysler Collision Detection
(C2D)A Revolutionary Vehicle Network〕”と題する
SAE Paper No.860389の文書をここに特に包含させる。
ビング・アン・インホーメーシヨン・バス・アンド・サ
ーキツツ・ゼヤフオー〔Communication System Having
An Information Bus And Circuits Therefor〕”と題す
る米国特許第4,429,384号(Kaplinsky);1983年2月28
日付のアントニイー・ジエー・ボジニイ及びアレツクス
・ゴールドベルク〔Anthony J.Bozzini and Alex Goldb
erger〕による“シリアル・バス・ストラクチヤーズ・
フオー・オートモテイーブ・アピリケーシヨンズ〔Seri
al Bus Structures For Automotive Applications〕”
と題するSAE Technical Paper No.830536;“ア・スモー
ル・エリヤ・ネツトワーク・フオー・カーズ〔A Small
Area Network For Cars〕”と題するロナルド・エル・
ミツチエル〔Ronald L.Mitchell〕のSAE paper No.8403
17;フレデリツク・エツチ・フエイルとデビツト・ジエ
ー・アネツト〔Frederick H.Phail and David J.Arnet
t〕による“イン・ビヒクル・ネツトワーキング−シリ
アル・データ・コミユニケーシヨン・リクワイヤメンツ
・アンド・デイレクシヨンズ〔In-Vehicle Networking-
Serial Data Communication Requirements And Directi
ons〕”と題するSAE Paper No.860390;及びフレデリツ
ク・オー・アール・ミスターフエルド〔Frederick O.R.
Miesterfeld〕による“クライスラー・コリジヨン・テ
イテクシヨン(C2D)・ア・レボリユーシヨナリー・ビ
ヒクル・ネツトワーク〔Chrysler Collision Detection
(C2D)A Revolutionary Vehicle Network〕”と題する
SAE Paper No.860389の文書をここに特に包含させる。
図1、2、3及び4に開示したハードウエアのあるもの
についての部分的説明が1986年2月24日出願の先述のア
メリカ特許出願にあることを留意されたい。
についての部分的説明が1986年2月24日出願の先述のア
メリカ特許出願にあることを留意されたい。
調停検知器42、衝突検知器44、ワードカウンタ202、ワ
ードフリツプ‐フロツプ203、スタートビツト検知器20
0、フレーミングエラー検知器204、アイドルカウンタ20
6、アイドルフリツプ‐フロツプ207、クロツクデバイダ
201、デイジタルフイルタ210、ORゲート62及びNANDゲー
ト63から成るバスドライバの間の相互作用が電流源34及
び電流シンク36と接続されたバスレシーバ(受信機)30
と共にバス26に連結されている。
ードフリツプ‐フロツプ203、スタートビツト検知器20
0、フレーミングエラー検知器204、アイドルカウンタ20
6、アイドルフリツプ‐フロツプ207、クロツクデバイダ
201、デイジタルフイルタ210、ORゲート62及びNANDゲー
ト63から成るバスドライバの間の相互作用が電流源34及
び電流シンク36と接続されたバスレシーバ(受信機)30
と共にバス26に連結されている。
上に列挙したブロツクを理解することが本発明の出願で
延べられている改良点を理解するために必要である。従
つて米国特許出願U.S.Serial Numbers 06/843,908及び
U.S.Serial No.06/843,909に包含されている説明及び図
面を参照するのが望ましく、その全内容を参考のために
こゝに包含させる。
延べられている改良点を理解するために必要である。従
つて米国特許出願U.S.Serial Numbers 06/843,908及び
U.S.Serial No.06/843,909に包含されている説明及び図
面を参照するのが望ましく、その全内容を参考のために
こゝに包含させる。
SCI操作モード SCI操作を得るのに利用される図1、2、3及び4に示
した回路は他の操作モードでも使用され、そして全イン
ターフエイスICの基本である。
した回路は他の操作モードでも使用され、そして全イン
ターフエイスICの基本である。
スタートビツト検知器200が正当なスタートビツトを検
知すると、ワードカウンタ202をして受信したデータワ
ード(語)のタイミングに同期化させる。ワードカウン
タ202は、衝突検知器44用のとワードフリツプ‐フロツ
プ203用との(2個の)パルス発生に使用される。1/4ビ
ツト時間で、ワードフリツプ‐フロツプ203は調停検知
器42をクロツクする。ワードカウンタ202はストツプビ
ツト時間でフレーミングエラー検知器204を起動する。
ストツプビツトが検知されない時は、ストリング中で10
アイドルピリオド(あき時間)が受信される迄、アイド
ルカウンタ206がフレーミングエラー検知器204によつて
延長される。
知すると、ワードカウンタ202をして受信したデータワ
ード(語)のタイミングに同期化させる。ワードカウン
タ202は、衝突検知器44用のとワードフリツプ‐フロツ
プ203用との(2個の)パルス発生に使用される。1/4ビ
ツト時間で、ワードフリツプ‐フロツプ203は調停検知
器42をクロツクする。ワードカウンタ202はストツプビ
ツト時間でフレーミングエラー検知器204を起動する。
ストツプビツトが検知されない時は、ストリング中で10
アイドルピリオド(あき時間)が受信される迄、アイド
ルカウンタ206がフレーミングエラー検知器204によつて
延長される。
衝突検知器44は伝送された入力と受信した出力をサンプ
リングする。バス26操作を妨害する(可能性のある)伝
送をブロツクするのが衝突検知器44の機能である。2台
又はそれ以上のユーザ・マイクロプロセツサ22がほゞ同
一時刻に送信しようとする時は、調停検知器42が先着順
に送信を許す。ユーザマイクロプロセツサ22が両方とも
同時に、即ち時間の調停窓(an arbitraction window o
f time)の内で、伝送しようとする時は、衝突検知器44
は最高の優先順位を有する一つに限つて伝送を継続させ
る。
リングする。バス26操作を妨害する(可能性のある)伝
送をブロツクするのが衝突検知器44の機能である。2台
又はそれ以上のユーザ・マイクロプロセツサ22がほゞ同
一時刻に送信しようとする時は、調停検知器42が先着順
に送信を許す。ユーザマイクロプロセツサ22が両方とも
同時に、即ち時間の調停窓(an arbitraction window o
f time)の内で、伝送しようとする時は、衝突検知器44
は最高の優先順位を有する一つに限つて伝送を継続させ
る。
ユーザマイクロプロセツサ22がバス26に接続されてお
り、伝送の準備が完了した時は次の手順を使用する必要
がある。先ずユーザマイクロプロセツサは▲▼
ラインを見て論理上のゼロになる迄待つ、これはバス26
があいていることを示す。次にユーザマイクロプロセツ
サ22は伝送すべきデータに付属する8ビツトIDワードの
伝送を試みる。このユーザマイクロプロセツサ22が最初
に伝送し始めたか又は最高優先権IDを有している時は、
衝突検知器44と調停検知器42が伝送を許可する。ユーザ
マイクロプロセツサ22は受信したIDワードを解読し、伝
送しようとしているIDと比較することによつて伝送を確
認する。同一のIDが伝送されたという確認があつた時は
次にデータを伝送できる。さもない時は、次にユーザマ
イクロプロセツサは受信したIDとデータが自分自身の用
途に必要であるかどうかチエツクして確認する必要があ
る。
り、伝送の準備が完了した時は次の手順を使用する必要
がある。先ずユーザマイクロプロセツサは▲▼
ラインを見て論理上のゼロになる迄待つ、これはバス26
があいていることを示す。次にユーザマイクロプロセツ
サ22は伝送すべきデータに付属する8ビツトIDワードの
伝送を試みる。このユーザマイクロプロセツサ22が最初
に伝送し始めたか又は最高優先権IDを有している時は、
衝突検知器44と調停検知器42が伝送を許可する。ユーザ
マイクロプロセツサ22は受信したIDワードを解読し、伝
送しようとしているIDと比較することによつて伝送を確
認する。同一のIDが伝送されたという確認があつた時は
次にデータを伝送できる。さもない時は、次にユーザマ
イクロプロセツサは受信したIDとデータが自分自身の用
途に必要であるかどうかチエツクして確認する必要があ
る。
データ衝突は外部混信又は長いデータストリングを伝送
する時に調停が要求されたために起り得ることを充分に
理解することが大切である。データ送信中のユーザマイ
クロプロセツサ22は伝送したデータを受信したデータと
この種類の衝突について比較できる。次に適切な作用を
ユーザマイクロプロセツサ22がとる必要がある。
する時に調停が要求されたために起り得ることを充分に
理解することが大切である。データ送信中のユーザマイ
クロプロセツサ22は伝送したデータを受信したデータと
この種類の衝突について比較できる。次に適切な作用を
ユーザマイクロプロセツサ22がとる必要がある。
アイドルカウンタ206とアイドルフリツプ‐フロツプ207
の機能はバス26が遊休(アイドル)条件の時を検知する
ことである。これは受信したストツプビツトを感知する
ことで達成される。次に10ビツト時間の短かい遊休期間
(idle period)を課する遅延がある。▲▼出
力は次に論理上のゼロにセツトされる。▲▼ラ
インはスタートビツトに受信すると論理上の1にセツト
される。この信号は送信を終了させて受信した信号メツ
セージ中は伝送を許可しないためにも使用される。アイ
ドルカウンタ206及びアイドルフリツプ‐フロツプ207は
アイドル期間の始めに衝突検知器44にリセツト信号も供
給する。
の機能はバス26が遊休(アイドル)条件の時を検知する
ことである。これは受信したストツプビツトを感知する
ことで達成される。次に10ビツト時間の短かい遊休期間
(idle period)を課する遅延がある。▲▼出
力は次に論理上のゼロにセツトされる。▲▼ラ
インはスタートビツトに受信すると論理上の1にセツト
される。この信号は送信を終了させて受信した信号メツ
セージ中は伝送を許可しないためにも使用される。アイ
ドルカウンタ206及びアイドルフリツプ‐フロツプ207は
アイドル期間の始めに衝突検知器44にリセツト信号も供
給する。
調停の要請は長いデータストリングの伝送を中断させる
必要のあるモジユールによつて発生できる。これを達成
できるその方法は▲▼入力を論理上のゼロに無
理やりしてしまうことであり;これは5番目のバイトの
スタートビツトの伝送後データ衝突を起させ、そして伝
送中のユーザマイクロプロセツサ22にこれを検知させて
伝送を停止させる必要がある。然しバス26について再び
調停が可能となつた時は、中断を行なつたモジユール
は、調停権を失なつた時は、第2のデータ衝突を起させ
ない。
必要のあるモジユールによつて発生できる。これを達成
できるその方法は▲▼入力を論理上のゼロに無
理やりしてしまうことであり;これは5番目のバイトの
スタートビツトの伝送後データ衝突を起させ、そして伝
送中のユーザマイクロプロセツサ22にこれを検知させて
伝送を停止させる必要がある。然しバス26について再び
調停が可能となつた時は、中断を行なつたモジユール
は、調停権を失なつた時は、第2のデータ衝突を起させ
ない。
SCIモードでは、バスインターフエイス24はユーザマイ
クロプロセツサ22への及びからのデータバイトの転送用
の典型的な全二重非同期シリアル通信インターフエイス
をサポートする。
クロプロセツサ22への及びからのデータバイトの転送用
の典型的な全二重非同期シリアル通信インターフエイス
をサポートする。
非同期データインターフエイス以外に、ユーザマイクロ
プロセツサは▲▼ライン用及び制御目的用のバ
スインターフエイスIC24へのインターフエイスも持つて
いる必要がある。
プロセツサは▲▼ライン用及び制御目的用のバ
スインターフエイスIC24へのインターフエイスも持つて
いる必要がある。
SCIモードで、ユーザマイクロプロセツサ22がバス上に
メツセージを送ろうとする時は、一時に一つ宛各バイト
を送つて受取りそして、その進行をモニターする。ユー
ザマイクロプロセツサ22のSCIサポートの送信線からバ
イトのビツトが送られるにつれて、バスインターフエイ
スIC24を通つてバス上に送られる。
メツセージを送ろうとする時は、一時に一つ宛各バイト
を送つて受取りそして、その進行をモニターする。ユー
ザマイクロプロセツサ22のSCIサポートの送信線からバ
イトのビツトが送られるにつれて、バスインターフエイ
スIC24を通つてバス上に送られる。
同時にバス26上のビツトがバスインターフエイスIC24で
検知されてユーザマイクロプロセツサ22SCIポートの受
信線に渡される。ユーザマイクロプロセツサ22は受信/
反射されたバイトを最後に伝送したバイトと比較し、等
しい場合には、ユーザマイクロプロセツサ22は最後のバ
イトが成功裡に伝送されたこと及び残りのバイトを進行
させることができることを知る。他のユーザマイクロプ
ロセツサ22によつてバス26上にメツセージが伝送された
場合には、バスインターフエイスIC24は次に一時に1バ
イトそのSCIポートの受信線を介して受信する。
検知されてユーザマイクロプロセツサ22SCIポートの受
信線に渡される。ユーザマイクロプロセツサ22は受信/
反射されたバイトを最後に伝送したバイトと比較し、等
しい場合には、ユーザマイクロプロセツサ22は最後のバ
イトが成功裡に伝送されたこと及び残りのバイトを進行
させることができることを知る。他のユーザマイクロプ
ロセツサ22によつてバス26上にメツセージが伝送された
場合には、バスインターフエイスIC24は次に一時に1バ
イトそのSCIポートの受信線を介して受信する。
ユーザマイクロプロセツサ22はメツセージの最後のバイ
トが受信された時、次に受信したバイトが第1メツセー
ジである時及び調停時間である時をきめるために▲
▼ラインをモニターする必要がある。
トが受信された時、次に受信したバイトが第1メツセー
ジである時及び調停時間である時をきめるために▲
▼ラインをモニターする必要がある。
SPI操作モード このモードでは、ワードカウンタ202が、SCKセレクタ30
2及びスタートビツト検知器200と共同してSCKカウンタ3
03を駆動させるタイミング信号を発生する。ユーザマイ
クロプロセツサ22はバスインターフエイスIC24への従属
装置(スレーブ)となる。ユーザマイクロプロセツサ22
が語(ワード)を伝送する必要がある時は、語をそのバ
ツフアレジスタ中において、バス26が遊休していること
を示す論理上のゼロにバスインターフエイス24の▲
▼ピンがなるのをウオツチする。
2及びスタートビツト検知器200と共同してSCKカウンタ3
03を駆動させるタイミング信号を発生する。ユーザマイ
クロプロセツサ22はバスインターフエイスIC24への従属
装置(スレーブ)となる。ユーザマイクロプロセツサ22
が語(ワード)を伝送する必要がある時は、語をそのバ
ツフアレジスタ中において、バス26が遊休していること
を示す論理上のゼロにバスインターフエイス24の▲
▼ピンがなるのをウオツチする。
ユーザマイクロプロセツサは次にバスインターフエイス
IC24のCONTROLピンをパルスする。これがスケジユーラ
及びコントローラ309内のXMIT ENABLEレジスタを送信に
セツトする。バスインターフエイスIC24は次にスタート
パルスを発生し、スタートパルスと同調した8SCKシフト
パルスをユーザマイクロプロセツサ22に供給する。ユー
ザマイクロプロセツサ22によつてメツセージIDバイト上
で衝突が検知された時は、ユーザマイクロプロセツサ22
は即刻送信を中止して受信を始める。衝突が検知されな
い時は、ユーザマイクロプロセツサが調停に勝つたこと
を意味し、従つてデータ伝送を完了できる。
IC24のCONTROLピンをパルスする。これがスケジユーラ
及びコントローラ309内のXMIT ENABLEレジスタを送信に
セツトする。バスインターフエイスIC24は次にスタート
パルスを発生し、スタートパルスと同調した8SCKシフト
パルスをユーザマイクロプロセツサ22に供給する。ユー
ザマイクロプロセツサ22によつてメツセージIDバイト上
で衝突が検知された時は、ユーザマイクロプロセツサ22
は即刻送信を中止して受信を始める。衝突が検知されな
い時は、ユーザマイクロプロセツサが調停に勝つたこと
を意味し、従つてデータ伝送を完了できる。
シンクロナイザロジツクはSPIクロツクジエネレータ308
と協働してデータの受信及び送信の両方について同期化
シフトクロツクパルスをつくり出す。然し、スタート及
びストツプビツトについてはシフトパルスを出力しな
い。不動のデータ送信/受信速度を同期化するためにこ
こでは極めて正確なクロツクが必要とされる。
と協働してデータの受信及び送信の両方について同期化
シフトクロツクパルスをつくり出す。然し、スタート及
びストツプビツトについてはシフトパルスを出力しな
い。不動のデータ送信/受信速度を同期化するためにこ
こでは極めて正確なクロツクが必要とされる。
SPIモードでは、バスインターフエイスIC24が、SPIタイ
プのインターフエイス機能がかなりのモデルマイクロプ
ロセツサで利用できる様にサポートする。
プのインターフエイス機能がかなりのモデルマイクロプ
ロセツサで利用できる様にサポートする。
一般的に利用できるSPIサポートを有する2種のマイク
ロプロセツサ・フアメリー装置は、一方が発信端末であ
り他方が受信端末(マスタースレーブ関係)である高速
度で2バイトのデータを一時に1バイト交換するマスタ
ー装置から供給されるクロツク信号で制御されたデータ
同期化を備えたものである。
ロプロセツサ・フアメリー装置は、一方が発信端末であ
り他方が受信端末(マスタースレーブ関係)である高速
度で2バイトのデータを一時に1バイト交換するマスタ
ー装置から供給されるクロツク信号で制御されたデータ
同期化を備えたものである。
伝送モード中のバスインターフエイスIC24を用いて、デ
ータの1バイトは一時に1ビツト、バスインターフエイ
スIC24に同時的に伝送されて、バス26上に送信され、一
方受信した反射されたビツトはバス26から受信されてユ
ーザマイクロプロセツサ22に送り帰される。1バイト伝
送サイクルの終りで、ユーザマイクロプロセツサ22は、
そのSPIデータレジスタ中に、ユーザマイクロプロセツ
サ22が伝送サイクルの始めるに必要なCONTROLラインを
引下げた時そのSPIデータレジスタ中にあつた、バイト
の伝送から反射されたバイトを有する。
ータの1バイトは一時に1ビツト、バスインターフエイ
スIC24に同時的に伝送されて、バス26上に送信され、一
方受信した反射されたビツトはバス26から受信されてユ
ーザマイクロプロセツサ22に送り帰される。1バイト伝
送サイクルの終りで、ユーザマイクロプロセツサ22は、
そのSPIデータレジスタ中に、ユーザマイクロプロセツ
サ22が伝送サイクルの始めるに必要なCONTROLラインを
引下げた時そのSPIデータレジスタ中にあつた、バイト
の伝送から反射されたバイトを有する。
ユーザマイクロプロセツサ22がCONTROLラインを引下げ
る前にバス26からのデータのバイトをバスインターフエ
イスIC24が受信し始めた時は、バスインターフエイスIC
24がCONTROLラインを引下げてSCKクロツク信号を発生し
始める。各データビツトが受信される毎に、バスインタ
ーフエイスIC24からユーザマイクロプロセツサ22中にク
ロツクアウトされる。SCK信号がスタートする前のユー
ザマイクロプロツサのSPIデータレジスタ中のデータ
は、受信したデータがSPIデータレジスタに伝送される
につれて、データレジスタの外のどこにも移されない。
る前にバス26からのデータのバイトをバスインターフエ
イスIC24が受信し始めた時は、バスインターフエイスIC
24がCONTROLラインを引下げてSCKクロツク信号を発生し
始める。各データビツトが受信される毎に、バスインタ
ーフエイスIC24からユーザマイクロプロセツサ22中にク
ロツクアウトされる。SCK信号がスタートする前のユー
ザマイクロプロツサのSPIデータレジスタ中のデータ
は、受信したデータがSPIデータレジスタに伝送される
につれて、データレジスタの外のどこにも移されない。
ある場合には、SSを低に設定する他の方法の代りに、バ
スインターフエイスIC24のCONTROLラインをユーザマイ
クロプロセツサSPIポートのSSラインに接続するのが有
効であろう。
スインターフエイスIC24のCONTROLラインをユーザマイ
クロプロセツサSPIポートのSSラインに接続するのが有
効であろう。
ユーザマイクロプロセツサ22からSCKサイクルの上昇端
にあるバスインターフエイスIC24へのビツトの移行と、
バスインターフエイスICから同一SCKサイクルの下降端
にあるユーザマイクロプロセツサへのビツトの移行との
間には僅かの時間遅れがある。
にあるバスインターフエイスIC24へのビツトの移行と、
バスインターフエイスICから同一SCKサイクルの下降端
にあるユーザマイクロプロセツサへのビツトの移行との
間には僅かの時間遅れがある。
ユーザマイクロプロセツサ22とバスインターフエイスIC
24との間のデータ移行は、バス移行速度、7,812.5ビツ
ト/秒でおこる。
24との間のデータ移行は、バス移行速度、7,812.5ビツ
ト/秒でおこる。
SPIモードはSCIモードと、主としてSPIタイプのインタ
ーフエイスとSCIタイプのインターフエイスの間の差の
ために異なつている。SPIモードでは、ユーザマイクロ
プロセツサ22はバス26にスタート及びストツプビツトを
送信するためのアクセス(接近)ができない。SPIモー
ドでは、ユーザマイクロプロセツサは送信及び受信した
バイトのビツト順序を逆にする必要がある。
ーフエイスとSCIタイプのインターフエイスの間の差の
ために異なつている。SPIモードでは、ユーザマイクロ
プロセツサ22はバス26にスタート及びストツプビツトを
送信するためのアクセス(接近)ができない。SPIモー
ドでは、ユーザマイクロプロセツサは送信及び受信した
バイトのビツト順序を逆にする必要がある。
ユーザマイクロプロセツサ22がバスインターフエイスIC
24との間で一時に1バイト、データを送受信することは
SPIモードはSCIモードに似ている。メツセージを送信し
た時、送信したバイトの各ビツトは同時にバス上に送ら
れ、一方反射されたビツトがバス26から受信される。
24との間で一時に1バイト、データを送受信することは
SPIモードはSCIモードに似ている。メツセージを送信し
た時、送信したバイトの各ビツトは同時にバス上に送ら
れ、一方反射されたビツトがバス26から受信される。
SPI期間では、ユーザマイクロプロセツサー22はスレー
ブモードで操作され、バスインターフエイスIC24がマス
ターとして操作される。
ブモードで操作され、バスインターフエイスIC24がマス
ターとして操作される。
機能的関係では、バスインターフエイスIC24中のユーザ
マイクロプロセツサ22は、両者がデータ送信ができる時
のユーザマイクロプロセツサ22よりもより等しいバスイ
ンターフエイスIC24とかなり等しい関係にある。ユーザ
マイクロプロセツサ22はCONTROLラインを引下げること
によつてバスインターフエイスIC24によるバイトの伝送
を要求できるが、バスインターフエイスIC24がバスから
データを受信し始める前にこれを行なう必要がある。
マイクロプロセツサ22は、両者がデータ送信ができる時
のユーザマイクロプロセツサ22よりもより等しいバスイ
ンターフエイスIC24とかなり等しい関係にある。ユーザ
マイクロプロセツサ22はCONTROLラインを引下げること
によつてバスインターフエイスIC24によるバイトの伝送
を要求できるが、バスインターフエイスIC24がバスから
データを受信し始める前にこれを行なう必要がある。
バスインターフエイス24の従属装置として、ユーザマイ
クロプロセツサ22はバスインターフエイスIC24によつて
常時SPIポートの使用権を扱えることができる様にする
必要がある。
クロプロセツサ22はバスインターフエイスIC24によつて
常時SPIポートの使用権を扱えることができる様にする
必要がある。
スタートビツト、8データビツト及びストツプビツトを
備えた非同期法でデータはバス26に伝送される。データ
ビツトの順序は最小桁のビツト(LSB)、ビツト1、
2、3、4、5、6及びMSBである。SPI移行では、ユー
ザマイクロプロセツサ22は通常MSBを最初にそしてLSBを
最後に、バス伝送の丁度反対に、移動させる。
備えた非同期法でデータはバス26に伝送される。データ
ビツトの順序は最小桁のビツト(LSB)、ビツト1、
2、3、4、5、6及びMSBである。SPI移行では、ユー
ザマイクロプロセツサ22は通常MSBを最初にそしてLSBを
最後に、バス伝送の丁度反対に、移動させる。
SPIモードを使用するためには、ユーザマイクロプロセ
ツサ22は送信及び受信したバイトのすべてのビツト順序
を逆にする必要がある。(この問題は下に説明するバツ
フアードSPIモードでは起らない。) バツフアード(緩衝記憶)SPI操作モード バツフアードSPIモードはSCI及びSPIモードで使用する
ものに追加的回路を必要とする。16-ビツトバツフア及
びビツトリバーサ304がデータの受送信両用に備えられ
ている。バツフア304がユーザマイクロプロセツサ22に
又はバス伝送サーキツトリーのいずれに結合されるかを
きめるために制御フリツプ‐フロツプが使用される。
ツサ22は送信及び受信したバイトのすべてのビツト順序
を逆にする必要がある。(この問題は下に説明するバツ
フアードSPIモードでは起らない。) バツフアード(緩衝記憶)SPI操作モード バツフアードSPIモードはSCI及びSPIモードで使用する
ものに追加的回路を必要とする。16-ビツトバツフア及
びビツトリバーサ304がデータの受送信両用に備えられ
ている。バツフア304がユーザマイクロプロセツサ22に
又はバス伝送サーキツトリーのいずれに結合されるかを
きめるために制御フリツプ‐フロツプが使用される。
パワーアツプした時、制御フリツプ‐フロツプはユーザ
マイクロプロセツサに接続される。ユーザマイクロプロ
セツサ22がマスター(発信側)であり、バスインターフ
エイスIC24がスレーブ(受信側)周辺装置である。ユー
ザマイクロプロセツサ22は他の周辺ICに接続出来、バス
インターフエイスICは▲▼ピン(チツプセレクトノ
ツトピン〔chip select not pin〕)によつて選ばれよ
う。ユーザマイクロプロセツサ22が送信しようとする時
は、▲▼ピンに“ゼロ”を出力することによつてバ
スインターフエイスIC24を選び出し、CONTROLピンをウ
オツチする。CONTROLピンが論理上の1となつて、バツ
フアレジスタ304が受信したデータで満たされておりそ
してユーザマイクロプロセツサ22の準備が完了している
ことを示すと、ユーザマイクロプロセツサ22は16シフト
パルスを供給してデータを読取り、同時にブロツク304
のSPIバツフアに送信しようとするIDとデータのせる。
マイクロプロセツサに接続される。ユーザマイクロプロ
セツサ22がマスター(発信側)であり、バスインターフ
エイスIC24がスレーブ(受信側)周辺装置である。ユー
ザマイクロプロセツサ22は他の周辺ICに接続出来、バス
インターフエイスICは▲▼ピン(チツプセレクトノ
ツトピン〔chip select not pin〕)によつて選ばれよ
う。ユーザマイクロプロセツサ22が送信しようとする時
は、▲▼ピンに“ゼロ”を出力することによつてバ
スインターフエイスIC24を選び出し、CONTROLピンをウ
オツチする。CONTROLピンが論理上の1となつて、バツ
フアレジスタ304が受信したデータで満たされておりそ
してユーザマイクロプロセツサ22の準備が完了している
ことを示すと、ユーザマイクロプロセツサ22は16シフト
パルスを供給してデータを読取り、同時にブロツク304
のSPIバツフアに送信しようとするIDとデータのせる。
ユーザマイクロプロセツサ22は次にCONTROLピンをパル
スし、データは適切な時刻に送信される。ユーザマイク
ロプロセツサが丁度取ろうとした時は、シフトクロツク
を供給してCONTROLピンをパルスしないで正当に読取
る。バスインターフエイスIC24は受信したデータをバツ
フアしレジスタ内に保持しそしてそのデータが読取られ
る迄は新らしいデータを無視するサーキツトリーを有し
ている。これが伝送(送信)したデータをテストできて
それが調停に勝つたことを確認できる様にしている;さ
もない場合は再送信の必要があろう。
スし、データは適切な時刻に送信される。ユーザマイク
ロプロセツサが丁度取ろうとした時は、シフトクロツク
を供給してCONTROLピンをパルスしないで正当に読取
る。バスインターフエイスIC24は受信したデータをバツ
フアしレジスタ内に保持しそしてそのデータが読取られ
る迄は新らしいデータを無視するサーキツトリーを有し
ている。これが伝送(送信)したデータをテストできて
それが調停に勝つたことを確認できる様にしている;さ
もない場合は再送信の必要があろう。
バツフアードSPIモードでは、バスインターフエイスIC2
4は16ビツトバツフア及びビツトリバーサ304と呼ばれる
内部16ビツトシフトレジスタを用いて、ユーザマイクロ
プロセツサ22とバス26の間に2バイトのデータをバツフ
アーし、同時にユーザマイクロプロセツサ22とバスイン
ターフエイスIC24との間のデータのトランスフアーにつ
いて典型的なSPIタイプのインターフエイスの使用をサ
ポートしている。
4は16ビツトバツフア及びビツトリバーサ304と呼ばれる
内部16ビツトシフトレジスタを用いて、ユーザマイクロ
プロセツサ22とバス26の間に2バイトのデータをバツフ
アーし、同時にユーザマイクロプロセツサ22とバスイン
ターフエイスIC24との間のデータのトランスフアーにつ
いて典型的なSPIタイプのインターフエイスの使用をサ
ポートしている。
2バイトバツフアがユーザマイクロプロセツサ22をバス
26の操作から引離している。これがユーザマイクロプロ
セツサ22により高い優先順位の別のタスクに集中しそし
てそのSPIバス上に複数個の装置を有することを可能に
している。
26の操作から引離している。これがユーザマイクロプロ
セツサ22により高い優先順位の別のタスクに集中しそし
てそのSPIバス上に複数個の装置を有することを可能に
している。
ユーザマイクロプロセツサ22はSPIインターフエイスを
用い高い速度で2バイトバツフアをバスインターフエイ
スIC24にのせ、そしてバスインターフエイスIC24にバツ
フア中のデータを送るように信号する。
用い高い速度で2バイトバツフアをバスインターフエイ
スIC24にのせ、そしてバスインターフエイスIC24にバツ
フア中のデータを送るように信号する。
バスインターフエイスIC24はバス速度で、バツフアーさ
れたデータをバス26に伝送しようとする。この伝送企図
中に、バスインターフエイスIC24はバス26から反射され
た2バイトのデータを受取り、それをバツフア中に記憶
してバツフアを、受信したデータがユーザマイクロプロ
セツサによつて取去られる迄は、さらなるデータの受取
りに対してロツクする。
れたデータをバス26に伝送しようとする。この伝送企図
中に、バスインターフエイスIC24はバス26から反射され
た2バイトのデータを受取り、それをバツフア中に記憶
してバツフアを、受信したデータがユーザマイクロプロ
セツサによつて取去られる迄は、さらなるデータの受取
りに対してロツクする。
後刻、ユーザマイクロプロセツサ22は再び高速度SPIト
ランスフアー法を用いて受信したバイトを除去して同時
に送信すべき次のバイトをのせる。
ランスフアー法を用いて受信したバイトを除去して同時
に送信すべき次のバイトをのせる。
2バイトのデータをバスに送りそして受取つている間
は、バスインターフエイスIC24はデータをマイクロプロ
セツサ22へも、22からも送らない、事実この間はユーザ
マイクロプロセツサ22によつてチツプセレクトする必要
が無い。
は、バスインターフエイスIC24はデータをマイクロプロ
セツサ22へも、22からも送らない、事実この間はユーザ
マイクロプロセツサ22によつてチツプセレクトする必要
が無い。
ユーザマイクロプロセツサはバスインターフエイスIC24
の状態を感知しその操作を制御するのに▲▼及
びCONTROLラインを用いる。
の状態を感知しその操作を制御するのに▲▼及
びCONTROLラインを用いる。
バツフアードSPIとアンバツフアードSPIモードの主たる
差は2バイト内部バツフアの使用であり、即ちユーザマ
イクロプロセツサ22がスレーブモードの代りにマスター
モドで操作して、バスインターフエイス24バツフアとユ
ーザマイクロプロセツサ22の間の合併したデータ移動ス
テツプから離れて、バス26へ/からデータを送信/受信
することである。
差は2バイト内部バツフアの使用であり、即ちユーザマ
イクロプロセツサ22がスレーブモードの代りにマスター
モドで操作して、バスインターフエイス24バツフアとユ
ーザマイクロプロセツサ22の間の合併したデータ移動ス
テツプから離れて、バス26へ/からデータを送信/受信
することである。
さて図2及び3を参照しつつバスインターフエイスICの
ハードウエアを説明する。
ハードウエアを説明する。
モードセレクトブロツク301は主としてIC設計者に周知
のデータマルチプレクサとゲートから成る。モードセレ
クトブロツク301の機能はデータ及びシフトクロツク(S
CK)信号のバスインターフエイスIC24への流入及び流出
を制御することである。MODE及び▲▼(アクテイブ
ロー)入力がバスインターフエイスICが3様のモードの
いずれにあるかをきめる。
のデータマルチプレクサとゲートから成る。モードセレ
クトブロツク301の機能はデータ及びシフトクロツク(S
CK)信号のバスインターフエイスIC24への流入及び流出
を制御することである。MODE及び▲▼(アクテイブ
ロー)入力がバスインターフエイスICが3様のモードの
いずれにあるかをきめる。
MODE及び▲▼入力が論理上の1の値の時は、バスイ
ンターフエイス24はSCIモードである。ここではデータ
はXMIT(伝送)ピンから流入しモードセレクトブロツク
301の入力に直接的にゲートされ更に調停検知器42へと
流れる。更に受信データ(REC)ピンに送るべきデータ
はデイジタルフイルタ210からブロツク301に入来する。
ンターフエイス24はSCIモードである。ここではデータ
はXMIT(伝送)ピンから流入しモードセレクトブロツク
301の入力に直接的にゲートされ更に調停検知器42へと
流れる。更に受信データ(REC)ピンに送るべきデータ
はデイジタルフイルタ210からブロツク301に入来する。
MODE入力が論理上の1の状態で▲▼入力が論理上の
ゼロの場合には、バスインターフエイスIC24はSPIモー
ドである。SPIモードでは、バスインターフエイスIC24
がマスターである同期状態でデータがバスインターフエ
イス24に入来する。ユーザマイクロプロセツサ22が伝送
中の時は、SCK出力が上昇及び下降端をつくり出して、
これがユーザマイクロプロセツサ22に上昇端上にデータ
を出力させデータを下降端中にラツチさせる。
ゼロの場合には、バスインターフエイスIC24はSPIモー
ドである。SPIモードでは、バスインターフエイスIC24
がマスターである同期状態でデータがバスインターフエ
イス24に入来する。ユーザマイクロプロセツサ22が伝送
中の時は、SCK出力が上昇及び下降端をつくり出して、
これがユーザマイクロプロセツサ22に上昇端上にデータ
を出力させデータを下降端中にラツチさせる。
SCKピン用のSCKパルスはブロツク301にSPIクロツクジエ
ネレータ308から入来する。XMITピンから入来したデー
タはスタート/ストツプビツトジエネレータ及びSPIデ
ータパス307にスタート及びストツプビツト発生のため
に送り出される。スタート/ストツプビツトジエネレー
タ307からのデータはモードセレクトブロツク301に帰来
して、次に調停検知器42の出力ラインに送り出される。
SPIモード中の、モードセレクトブロツク301からのREC
ピン用のデータはデイジタルフイルタ210から来る。
ネレータ308から入来する。XMITピンから入来したデー
タはスタート/ストツプビツトジエネレータ及びSPIデ
ータパス307にスタート及びストツプビツト発生のため
に送り出される。スタート/ストツプビツトジエネレー
タ307からのデータはモードセレクトブロツク301に帰来
して、次に調停検知器42の出力ラインに送り出される。
SPIモード中の、モードセレクトブロツク301からのREC
ピン用のデータはデイジタルフイルタ210から来る。
MODEピンが論理上のゼロ状態の時は、バスインターフエ
イスIC24はバツフアードSPIモードである。このモード
では、▲▼入力が真のチツプセレクトとして作用す
る。
イスIC24はバツフアードSPIモードである。このモード
では、▲▼入力が真のチツプセレクトとして作用す
る。
▲▼が論理上のゼロの時、RECピンは活性又はドラ
イビング状態であろう。▲▼入力が論理上の1の時
は、RECピンは高インピーダンス状態で、バスインター
フエイスIC24に入つて来るSCKパルスはブロツクされ
る。
イビング状態であろう。▲▼入力が論理上の1の時
は、RECピンは高インピーダンス状態で、バスインター
フエイスIC24に入つて来るSCKパルスはブロツクされ
る。
バツフアードSPIの間は、ユーザマイクロプロセツサ22
がマスターであり、これはユーザマイクロプロセツサ22
がSCKパルスを供給する必要があることを意味する。ユ
ーザマイクロプロセツサ22は▲▼入力を経てチツプ
又はバスインターフエイスIC24を選んで16SCKパルスを
つくり出し、このパルスが付属したデータがモードセレ
クト301経由で16ビツトバツフア及びビツトリバーサ304
に投入される。16ビツトバツフア及びビツトリバーサ30
4はSCKセレクタ302からクロツクされる。XMITピンから
のデータはそのピンからモードセレクトブロツク301の
外に出て16ビツトバツフア及びビツトリバーサ304に流
入する。バツフアがクロツクされている間はレシーブピ
ンRECのためのデータは2又は1バイトレシーブブロツ
ク305経由でバツフアから送られる。
がマスターであり、これはユーザマイクロプロセツサ22
がSCKパルスを供給する必要があることを意味する。ユ
ーザマイクロプロセツサ22は▲▼入力を経てチツプ
又はバスインターフエイスIC24を選んで16SCKパルスを
つくり出し、このパルスが付属したデータがモードセレ
クト301経由で16ビツトバツフア及びビツトリバーサ304
に投入される。16ビツトバツフア及びビツトリバーサ30
4はSCKセレクタ302からクロツクされる。XMITピンから
のデータはそのピンからモードセレクトブロツク301の
外に出て16ビツトバツフア及びビツトリバーサ304に流
入する。バツフアがクロツクされている間はレシーブピ
ンRECのためのデータは2又は1バイトレシーブブロツ
ク305経由でバツフアから送られる。
モードセレクトブロツク301はテストモード機能もサポ
ートする。これはブロツク301へのリセツト回路402と組
合されたテストモード検知器401からの信号である。こ
の信号はデータをオーバーレンジラツチ61からRECピン
に渡す。モードセレクトブロツク301上のRECピン。テス
トモード検知器401は本質的に2個のDフリツプ‐フロ
ツプ及び2個のNORゲートから成る。
ートする。これはブロツク301へのリセツト回路402と組
合されたテストモード検知器401からの信号である。こ
の信号はデータをオーバーレンジラツチ61からRECピン
に渡す。モードセレクトブロツク301上のRECピン。テス
トモード検知器401は本質的に2個のDフリツプ‐フロ
ツプ及び2個のNORゲートから成る。
テストモード検知器401はモードセレクトブロツク301に
信号してデータをオーバーレンジラツチ61からモードセ
レクトブロツク301の外にあるRECピンに渡させる目的を
有している。テストモード検知器301はユーザマイクロ
プロセツサ22にリセツトを実施させることもできる。
信号してデータをオーバーレンジラツチ61からモードセ
レクトブロツク301の外にあるRECピンに渡させる目的を
有している。テストモード検知器301はユーザマイクロ
プロセツサ22にリセツトを実施させることもできる。
テストモード条件には、テストモード検知器401へのA
入力に2パルスが与えられた時に入る。2パルスが与え
られた点で、テストモードが実行されて、オーバーレン
ジラツチ61からのデータはデイジタルフイルタ210をバ
イパスしてRECピンに直接送られる。
入力に2パルスが与えられた時に入る。2パルスが与え
られた点で、テストモードが実行されて、オーバーレン
ジラツチ61からのデータはデイジタルフイルタ210をバ
イパスしてRECピンに直接送られる。
テストモードはAピンをさらに2回パルスすることによ
つて外れる。テストモード検知器401はパワーアツプで
もリセツトされる。
つて外れる。テストモード検知器401はパワーアツプで
もリセツトされる。
テストモード中で、Bピンが論理上の1とされた時、バ
スインターフエイスIC24はリセツト状態に入る。B入力
ピンが論理上のゼロレベルの時は、バスインターフエイ
スIC24はリセツトでは無い。このリセツト回路402はパ
ワーアツプ条件でもリセツトをつくり出す。402リセツ
ト回路は本質上内部的リセツト能力のある2個のNORゲ
ートから成る。
スインターフエイスIC24はリセツト状態に入る。B入力
ピンが論理上のゼロレベルの時は、バスインターフエイ
スIC24はリセツトでは無い。このリセツト回路402はパ
ワーアツプ条件でもリセツトをつくり出す。402リセツ
ト回路は本質上内部的リセツト能力のある2個のNORゲ
ートから成る。
クロツクデバイダ201はユーザマイクロプロセツサ22に1
0、8、4又は1で分割した可能出力を与える。クロツ
クデバイダに含まれるカウンタの4状態はピンA及びピ
ンB上の入力によつてきまる。クロツクデバイダ201も
リセツト回路402によつてリセツトされる。クロツクデ
バイダ201は5個のDフリツプ‐フロツプ、6個のゲー
ト及び3個のデータマルチプレクサから成る。
0、8、4又は1で分割した可能出力を与える。クロツ
クデバイダに含まれるカウンタの4状態はピンA及びピ
ンB上の入力によつてきまる。クロツクデバイダ201も
リセツト回路402によつてリセツトされる。クロツクデ
バイダ201は5個のDフリツプ‐フロツプ、6個のゲー
ト及び3個のデータマルチプレクサから成る。
調停検知器42は本質的にホロイングゲート(following
gates):1個のD型フリツプ‐フロツプ及び2個のNAND
ゲートから成る。調停検知器は次のように動く、ユーザ
マイクロプロセツサ22がバス26にアクセスした時、バス
インターフエイスIC24の▲▼ラインは高くな
り、そしてユーザマイクロプロセツサ22はこの条件を見
て、バス26へのアクセスが未だ可能であるかをきめる。
ユーザマイクロプロセツサが1/4ビツト時間内にバスに
アクセスした時は、調停窓(arbitration window)がセ
ツトされず、アクセスしようとしたユーザマイクロプロ
セツサは衝突検知器相に移行する可能性がある。ユーザ
マイクロプロセツサが1/4ビツト時間内にバス26上にス
タートビツトをのせない場合には、バス26にアクセスし
ようとしたマイクロプロセツサ22は、バスのアイドル
(遊休)条件が起こる迄はバス26から閉出される。この
決定は1/4時間で行なわれてバスアイドルラインでリセ
ツトされる。
gates):1個のD型フリツプ‐フロツプ及び2個のNAND
ゲートから成る。調停検知器は次のように動く、ユーザ
マイクロプロセツサ22がバス26にアクセスした時、バス
インターフエイスIC24の▲▼ラインは高くな
り、そしてユーザマイクロプロセツサ22はこの条件を見
て、バス26へのアクセスが未だ可能であるかをきめる。
ユーザマイクロプロセツサが1/4ビツト時間内にバスに
アクセスした時は、調停窓(arbitration window)がセ
ツトされず、アクセスしようとしたユーザマイクロプロ
セツサは衝突検知器相に移行する可能性がある。ユーザ
マイクロプロセツサが1/4ビツト時間内にバス26上にス
タートビツトをのせない場合には、バス26にアクセスし
ようとしたマイクロプロセツサ22は、バスのアイドル
(遊休)条件が起こる迄はバス26から閉出される。この
決定は1/4時間で行なわれてバスアイドルラインでリセ
ツトされる。
衝突検知器44に話を変えると、このブロツクは本質上次
の要素:1個のDフリツプ‐フロツプ及びNANDゲートから
成る。
の要素:1個のDフリツプ‐フロツプ及びNANDゲートから
成る。
衝突検知器44はミツドビツト時間(mid bit time)にク
ロツクされる。衝突検知器44がクロツクされた時、それ
はユーザマイクロプロセツサ22が一時、論理上のゼロ状
態にあるバス26に伝送していたかどうかをきめて;若し
そうであればラツチが衝突検知器44内にセツトされてバ
スインターフエイスIC24はバス26上の伝送からブロツク
される。バス26における又は衝突検知器44の入力上の論
理上の1はラツチに影響を与えず、ユーザマイクロプロ
セツサ22はバス26へのアクセスを続けている。衝突検知
器44はバスアイドル条件でリセツトされる。
ロツクされる。衝突検知器44がクロツクされた時、それ
はユーザマイクロプロセツサ22が一時、論理上のゼロ状
態にあるバス26に伝送していたかどうかをきめて;若し
そうであればラツチが衝突検知器44内にセツトされてバ
スインターフエイスIC24はバス26上の伝送からブロツク
される。バス26における又は衝突検知器44の入力上の論
理上の1はラツチに影響を与えず、ユーザマイクロプロ
セツサ22はバス26へのアクセスを続けている。衝突検知
器44はバスアイドル条件でリセツトされる。
デイジタルフイルタ210はノイズをフイルターする3個
のフリツプ‐フロツプ及び2個のフイルターから成る。
それはシフトレジスタ様に接続され、システムクロツク
でクロツクされた2個のD-型フリツプ‐フロツプを有
し、フリツプ‐フロツプのQ出力はANDゲートに入る。
又出力はNANDゲートにも入る。第1のNANDゲートはRS
フリツプ‐フロツプのセツトに入り、そして第2のフリ
ツプ‐フロツプはRSフリツプ‐フロツプのリセツトに入
る。この結果は3個の決定(vote)検知器の2個の出力
(out)を与える。デイジタルフイルタ210はその入力を
オーバーレンジラツチ61からとつて、そのデータを出力
する。デイジタルフイルタ210をリセツト条件時はリセ
ツトに保たれる。
のフリツプ‐フロツプ及び2個のフイルターから成る。
それはシフトレジスタ様に接続され、システムクロツク
でクロツクされた2個のD-型フリツプ‐フロツプを有
し、フリツプ‐フロツプのQ出力はANDゲートに入る。
又出力はNANDゲートにも入る。第1のNANDゲートはRS
フリツプ‐フロツプのセツトに入り、そして第2のフリ
ツプ‐フロツプはRSフリツプ‐フロツプのリセツトに入
る。この結果は3個の決定(vote)検知器の2個の出力
(out)を与える。デイジタルフイルタ210はその入力を
オーバーレンジラツチ61からとつて、そのデータを出力
する。デイジタルフイルタ210をリセツト条件時はリセ
ツトに保たれる。
ワードカウンタ202は基本的に12個のD型フリツプ‐フ
ロツプから成り、リプルカウンタを形成している。ワー
ドカウンタ202の目的は、スタートビツト検知器200から
スタートビツトが入つた時にカウンテイングを始めるこ
とである。ワードカウンタ202は次に衝突検知器44、調
停検知器42、フレーミングエラー検知器204及びその他
のSPIタイミング機能用のタイミングを提供する。
ロツプから成り、リプルカウンタを形成している。ワー
ドカウンタ202の目的は、スタートビツト検知器200から
スタートビツトが入つた時にカウンテイングを始めるこ
とである。ワードカウンタ202は次に衝突検知器44、調
停検知器42、フレーミングエラー検知器204及びその他
のSPIタイミング機能用のタイミングを提供する。
ワードカウンタ202はワードカウンタ202用の1/4ビツト
タイムクロツクを備えており、その出力はカウンタチエ
イン中の6番目のフリツプ‐フロツプからとられてい
る。
タイムクロツクを備えており、その出力はカウンタチエ
イン中の6番目のフリツプ‐フロツプからとられてい
る。
衝突検知器44はその1/2ビツトタイム信号をカウンタチ
エインの7番目のフリツプ‐フロツプから得る。又10番
目のビツト(ストツプビツト)の中央で信号を与えるた
めにカウンタチエインから信号がデコードされる。ワー
ドカウンタ202からの、この信号はフレーミング検知器
回路204をクロツクするのに用いられる。ワードカウン
タ202からのクロツクサイクル遅延信号はワードフリツ
プ‐フロツプ、ブロツク203のセツテイングに用いられ
る。ブロツク202のワードカウンタからのSPI制御出力は
図2及び図3の残りの部分のバスインターフエイスIC24
のそれぞれの部分中に完全にカバーされよう。
エインの7番目のフリツプ‐フロツプから得る。又10番
目のビツト(ストツプビツト)の中央で信号を与えるた
めにカウンタチエインから信号がデコードされる。ワー
ドカウンタ202からの、この信号はフレーミング検知器
回路204をクロツクするのに用いられる。ワードカウン
タ202からのクロツクサイクル遅延信号はワードフリツ
プ‐フロツプ、ブロツク203のセツテイングに用いられ
る。ブロツク202のワードカウンタからのSPI制御出力は
図2及び図3の残りの部分のバスインターフエイスIC24
のそれぞれの部分中に完全にカバーされよう。
ブロツク203のワードフリツプ‐フロツプの機能は、10
番目のビツトの中央以後又はリセツト条件以後、スター
トビツトが1/4ビツト時間存在していた場合は、スター
トビツト検知器200からのスタートビツトにロツクオン
ツウすることである。
番目のビツトの中央以後又はリセツト条件以後、スター
トビツトが1/4ビツト時間存在していた場合は、スター
トビツト検知器200からのスタートビツトにロツクオン
ツウすることである。
10番目のビツトの中央以後又はリセツト以後のスタート
ビツトが1/4ビツト時間より少であれば、ワードフリツ
プ‐フロツプ203はスタートビツトにロツクオンツウさ
れず、ワードカウンタ202はスタートビツト検知器経由
でリセツトできる、しかしスタートビツトが1/4ビツト
時間以上存在している時は、ワードフリツプ‐フロツプ
203がラツチされ、10番目のビツト(ストツプビツト)
の中央迄はリセツトされない。ブロツク203中のワード
フリツプ‐フロツプのリセツトはワードカウンタ202か
らの出力信号経由で行なわれる。
ビツトが1/4ビツト時間より少であれば、ワードフリツ
プ‐フロツプ203はスタートビツトにロツクオンツウさ
れず、ワードカウンタ202はスタートビツト検知器経由
でリセツトできる、しかしスタートビツトが1/4ビツト
時間以上存在している時は、ワードフリツプ‐フロツプ
203がラツチされ、10番目のビツト(ストツプビツト)
の中央迄はリセツトされない。ブロツク203中のワード
フリツプ‐フロツプのリセツトはワードカウンタ202か
らの出力信号経由で行なわれる。
ブロツク200のスタートビツト検知器200は基本的に1個
のNORゲートであり、ワードフリツプ‐フロツプ203と結
合して作用する。10番目のビツトの中央通過後又はリセ
ツト直後はこれらの2ブロツクは協同作用する。ブロツ
クはフレーミングエラー検知器204からのスタートビツ
トをさがして、このスタートビツトが現われると、スタ
ートビツト検知器200を経てワードカウンタ202がターン
オンされる。
のNORゲートであり、ワードフリツプ‐フロツプ203と結
合して作用する。10番目のビツトの中央通過後又はリセ
ツト直後はこれらの2ブロツクは協同作用する。ブロツ
クはフレーミングエラー検知器204からのスタートビツ
トをさがして、このスタートビツトが現われると、スタ
ートビツト検知器200を経てワードカウンタ202がターン
オンされる。
スタートビツトが残つている時は、ワードカウンタ202
が続行され、そしてスタートビツトがそこに1/4ビツト
時間あると、次にワードフリツプ‐フロツプ203がラツ
チされて、次にワードカウンタ202もスタートビツト検
知器200を経由してラツチされる。
が続行され、そしてスタートビツトがそこに1/4ビツト
時間あると、次にワードフリツプ‐フロツプ203がラツ
チされて、次にワードカウンタ202もスタートビツト検
知器200を経由してラツチされる。
スタートビツト検知器200はフレーミングエラー検知器2
04とワードフリツプ‐フロツプ203からのその入力を有
しているNORゲートである。スタートビツト検知器200の
出力はワードカウンタ202のリセツトに行き、従つてこ
れらの2回路のいずれもワードカウンタ202をターンオ
ン出来る。スタートビツトが1/4ビツト時間より少の場
合には、スタートビツト検知器200がワードカウンタ202
をターンオフする。スタートビツト検知器200がスター
トビツトを見た時に、アイドルフリツプ‐フロツプ207
の出力が励起され、従つて▲▼をハイ(高)レ
ベルに押上げる。フレーミングエラー検知器204はデイ
ジタルフイルタ210からデータを受入れて、そのデータ
をスタートビツト検知器200に沿つて渡す。フレーミン
グエラー検知器204は10番目のビツト、又はストツプビ
ツトの中央でクロツクされる。ストツプビツトが論理上
の1の値の時は、ストツプビツトは有効であり、データ
を回路を通して自由に渡し続けられる。然し10番目のビ
ツトが論理上のゼロの時は、次にこれはフレーミングエ
ラー条件であり、そしてフレーミングエラー検知器204
はスタートビツト検知器200から入つて来るそれ以上の
スタートビツトを閉出す。この作用はワードカウンタ20
2をオフ又はリセツト条件に保ち、少なくとも10ビツト
時間バス26がアイドルである迄アイドルカウンタ206を
走行させたままにしておく。フレーミングエラー検知器
204はバスアイドル時間にリセツトされる。
04とワードフリツプ‐フロツプ203からのその入力を有
しているNORゲートである。スタートビツト検知器200の
出力はワードカウンタ202のリセツトに行き、従つてこ
れらの2回路のいずれもワードカウンタ202をターンオ
ン出来る。スタートビツトが1/4ビツト時間より少の場
合には、スタートビツト検知器200がワードカウンタ202
をターンオフする。スタートビツト検知器200がスター
トビツトを見た時に、アイドルフリツプ‐フロツプ207
の出力が励起され、従つて▲▼をハイ(高)レ
ベルに押上げる。フレーミングエラー検知器204はデイ
ジタルフイルタ210からデータを受入れて、そのデータ
をスタートビツト検知器200に沿つて渡す。フレーミン
グエラー検知器204は10番目のビツト、又はストツプビ
ツトの中央でクロツクされる。ストツプビツトが論理上
の1の値の時は、ストツプビツトは有効であり、データ
を回路を通して自由に渡し続けられる。然し10番目のビ
ツトが論理上のゼロの時は、次にこれはフレーミングエ
ラー条件であり、そしてフレーミングエラー検知器204
はスタートビツト検知器200から入つて来るそれ以上の
スタートビツトを閉出す。この作用はワードカウンタ20
2をオフ又はリセツト条件に保ち、少なくとも10ビツト
時間バス26がアイドルである迄アイドルカウンタ206を
走行させたままにしておく。フレーミングエラー検知器
204はバスアイドル時間にリセツトされる。
アイドルカウンタ206はブロツク202のワードカウンタと
構造が類似しており、11ビツトリプルカウンタである。
アイドルカウンタ206はブロツク203のワードフリツプ‐
フロツプがセツト条件の時は常にターンオンされる。こ
れはリセツト後又は10番目のデータビツトの中央につづ
いて起こる。
構造が類似しており、11ビツトリプルカウンタである。
アイドルカウンタ206はブロツク203のワードフリツプ‐
フロツプがセツト条件の時は常にターンオンされる。こ
れはリセツト後又は10番目のデータビツトの中央につづ
いて起こる。
アイドルカウンタ206の目的はワードが完了して後のビ
ツト時間をカウントすることである。このカウンタは10
ビツト時間迄をカウントアツプしてから、アイドルフリ
ツプ‐フロツプ207及びフレーミングエラー検知器204を
リセツトする。アイドル時間をカウントしている間に、
1/4ビツト時間より小さいバス26上にゼロが出ると、ア
イドルカウンタ206の上側の4ビツトがリセツトされ、
そして10ビツト時間が延長される。デイジタルフイルタ
210からのバスデータは1/2ビツト時間の所要時間でサン
プリングされてアイドルカウンタ206の上側4ビツトに
若干のノイズ免疫を与える。従つて1/4ビツト時間より
小さいバス26上のゼロ値は1/2ビツト時間の間窓に現わ
れてアイドルカウンタ206の上側4ビツトをリセツト
し、アイドル時間を従つて延長する。
ツト時間をカウントすることである。このカウンタは10
ビツト時間迄をカウントアツプしてから、アイドルフリ
ツプ‐フロツプ207及びフレーミングエラー検知器204を
リセツトする。アイドル時間をカウントしている間に、
1/4ビツト時間より小さいバス26上にゼロが出ると、ア
イドルカウンタ206の上側の4ビツトがリセツトされ、
そして10ビツト時間が延長される。デイジタルフイルタ
210からのバスデータは1/2ビツト時間の所要時間でサン
プリングされてアイドルカウンタ206の上側4ビツトに
若干のノイズ免疫を与える。従つて1/4ビツト時間より
小さいバス26上のゼロ値は1/2ビツト時間の間窓に現わ
れてアイドルカウンタ206の上側4ビツトをリセツト
し、アイドル時間を従つて延長する。
アイドルフリツプ‐フロツプ207は、フリツプ‐フロツ
プ、AND/NANDゲート及び活性プルアツプを持つたトラン
ジスタから成る。その目的はバス26上にアクテイビテイ
(作業活動)が存在しているときは常にバス26が使用中
(busy)であると信号することである。アイドルフリツ
プ‐フロツプ207は電源がリセツトされて後、セツト条
件になる。これが次にANDゲートを通して渡される。AND
ゲートの出力がトランジスタを駆動し、従つてANDゲー
トがハイ(高)の時は、▲▼ピンはロウ(低)
であり、その逆も成り立つ。ANDゲートの他の入力はス
タートビツト検知器200から来る。
プ、AND/NANDゲート及び活性プルアツプを持つたトラン
ジスタから成る。その目的はバス26上にアクテイビテイ
(作業活動)が存在しているときは常にバス26が使用中
(busy)であると信号することである。アイドルフリツ
プ‐フロツプ207は電源がリセツトされて後、セツト条
件になる。これが次にANDゲートを通して渡される。AND
ゲートの出力がトランジスタを駆動し、従つてANDゲー
トがハイ(高)の時は、▲▼ピンはロウ(低)
であり、その逆も成り立つ。ANDゲートの他の入力はス
タートビツト検知器200から来る。
バスインターフエイスIC24の条件が電源がリセツトされ
た直後か10ビツト時間より長い、長いアイドル期間だと
仮定すると、▲▼ピンはロウ(低)であろう。
バス上に論理上のゼロが検知されるやいなや、スタート
ビツト検知器200の出力はロウ(低)となりANDゲートに
▲▼ピンをハイ(高)にするよう信号する。次
にスタートビツトが、ノイズで変形されるかノイズによ
つて発生させられて1/4ビツト時間より小の時は、スタ
ートビツト検知器200の出力がハイとなり、▲
▼出力はロウにもどる。然しスタートビツトが1/4ビツ
ト時間以上の持続時間の時は、多分有効なスタートビツ
トであり、ワードフリツプ‐フロツプ203がラツチされ
る。これがアイドルフリツプ‐フロツプ207をリセツト
し、そしてアイドルフリツプ‐フロツプ207の出力がAND
ゲートに印加された時は、これがANDゲートの出力が論
理上のゼロになる様に保証して▲▼ピンをハイ
にする。バス26は、アイドルカウンタ206からの信号が
アイドルフリツプ‐フロツプをセツトし、従つて▲
▼ピンをロウ(低)条件にもどしてバスアイドル条
件を信号させる迄は、使用中(busy)である信号する。
ブリークジエネレータ403はユーザマイクロプロセツサ2
2がバス26をゼロ状態に強制できるためのものである。
このバス26上のゼロ状態はユーザマイクロプロセツサが
少なくとも4バイト伝送した後にだけバス26に強制でき
る。5番目バイトの第1データビツトでブリークが可能
となる。従つてユーザマイクロプロセツサ22が次にアイ
ドルライン上に引下げた時、ゼロ状態がバス26上に出さ
れる。次にアイドルが解放されると、ブリークジエネレ
ータ403はもはやバス26に影響しない。ブリークジエネ
レータ403は本質上、3個のDフリツプ‐フロツプと4
個のゲートから成る。
た直後か10ビツト時間より長い、長いアイドル期間だと
仮定すると、▲▼ピンはロウ(低)であろう。
バス上に論理上のゼロが検知されるやいなや、スタート
ビツト検知器200の出力はロウ(低)となりANDゲートに
▲▼ピンをハイ(高)にするよう信号する。次
にスタートビツトが、ノイズで変形されるかノイズによ
つて発生させられて1/4ビツト時間より小の時は、スタ
ートビツト検知器200の出力がハイとなり、▲
▼出力はロウにもどる。然しスタートビツトが1/4ビツ
ト時間以上の持続時間の時は、多分有効なスタートビツ
トであり、ワードフリツプ‐フロツプ203がラツチされ
る。これがアイドルフリツプ‐フロツプ207をリセツト
し、そしてアイドルフリツプ‐フロツプ207の出力がAND
ゲートに印加された時は、これがANDゲートの出力が論
理上のゼロになる様に保証して▲▼ピンをハイ
にする。バス26は、アイドルカウンタ206からの信号が
アイドルフリツプ‐フロツプをセツトし、従つて▲
▼ピンをロウ(低)条件にもどしてバスアイドル条
件を信号させる迄は、使用中(busy)である信号する。
ブリークジエネレータ403はユーザマイクロプロセツサ2
2がバス26をゼロ状態に強制できるためのものである。
このバス26上のゼロ状態はユーザマイクロプロセツサが
少なくとも4バイト伝送した後にだけバス26に強制でき
る。5番目バイトの第1データビツトでブリークが可能
となる。従つてユーザマイクロプロセツサ22が次にアイ
ドルライン上に引下げた時、ゼロ状態がバス26上に出さ
れる。次にアイドルが解放されると、ブリークジエネレ
ータ403はもはやバス26に影響しない。ブリークジエネ
レータ403は本質上、3個のDフリツプ‐フロツプと4
個のゲートから成る。
ブロツク309のSPI伝送スケジユーラ及びコントローラは
大略3個のDフリツプ‐フロツプ、9個のゲート、デー
タマルチフレクサ及び活性なプルアツプを持つトランジ
スタから成る。ブロツク309の伝送スケジユーラ及びコ
ントローラはSPI及びバツフアードSPIモードで使用され
る。その主機能はデータがユーザマイクロプロセツサ22
からバス26にのせられた時に制御することである。
大略3個のDフリツプ‐フロツプ、9個のゲート、デー
タマルチフレクサ及び活性なプルアツプを持つトランジ
スタから成る。ブロツク309の伝送スケジユーラ及びコ
ントローラはSPI及びバツフアードSPIモードで使用され
る。その主機能はデータがユーザマイクロプロセツサ22
からバス26にのせられた時に制御することである。
ユーザマイクロプロセツサ22がデータの送信を求めた時
は、CONTROLライン上に下される。アンバツフアード(u
nbuffered)SPIモードでは、CONTROLライン上に下され
て後、ブロツク309のSPI伝送スケジユーラ及びコントロ
ーラがバスインターフエイスIC24によつてロウにラツチ
される。▲▼ラインがロウになつた直後、ブロ
ツク309に持続されているCONTROLラインがロウに引下げ
られると、スタートビツトがバス26に出てゆける前に2
ビツト時間の遅延が挿入される。アイドルカウンタ206
からの信号が2ビツト時間の遅延の1.5ビツト時間をき
める。アイドル後1.5ビツト時間に達すると、アイドル
カウンタ206からの信号がスケジユーラ及びコントロー
ラ309中のフリツプ‐フロツプをセツトする。このフリ
ツプ‐フロツプがブロツク207のアイドルフリツプ‐フ
ロツプからの信号でアイドル時間にリセツトされる。
は、CONTROLライン上に下される。アンバツフアード(u
nbuffered)SPIモードでは、CONTROLライン上に下され
て後、ブロツク309のSPI伝送スケジユーラ及びコントロ
ーラがバスインターフエイスIC24によつてロウにラツチ
される。▲▼ラインがロウになつた直後、ブロ
ツク309に持続されているCONTROLラインがロウに引下げ
られると、スタートビツトがバス26に出てゆける前に2
ビツト時間の遅延が挿入される。アイドルカウンタ206
からの信号が2ビツト時間の遅延の1.5ビツト時間をき
める。アイドル後1.5ビツト時間に達すると、アイドル
カウンタ206からの信号がスケジユーラ及びコントロー
ラ309中のフリツプ‐フロツプをセツトする。このフリ
ツプ‐フロツプがブロツク207のアイドルフリツプ‐フ
ロツプからの信号でアイドル時間にリセツトされる。
従つて、一度信号がセツトされて、コントロール(CONT
ROL)ピンがロウであると、この作用がスケジユーラ及
びコントローラ309中の別のフリツプ‐フロツプを1/2ビ
ツト時間遅くセツトできるようにする。このフリツプ‐
フロツプはアイドルカウンタ206からの別の信号でクロ
ツクされる。このフリツプ‐フロツプがブロツク309中
で一度セツトされると、その出力信号は307中のスター
ト/ストツプジエネレータ及びSPIデータパスブロツク
に送られて、ここでスタートビツトが発生される。フリ
ツプ‐フロツプの出力はスタートビツト時間の終りにワ
ードカウンタ202からの信号を経てリセツトされる。
ROL)ピンがロウであると、この作用がスケジユーラ及
びコントローラ309中の別のフリツプ‐フロツプを1/2ビ
ツト時間遅くセツトできるようにする。このフリツプ‐
フロツプはアイドルカウンタ206からの別の信号でクロ
ツクされる。このフリツプ‐フロツプがブロツク309中
で一度セツトされると、その出力信号は307中のスター
ト/ストツプジエネレータ及びSPIデータパスブロツク
に送られて、ここでスタートビツトが発生される。フリ
ツプ‐フロツプの出力はスタートビツト時間の終りにワ
ードカウンタ202からの信号を経てリセツトされる。
スタートビツトがバス26にやつて来て、ユーザマイクロ
プロセツサ22がCONTROLラインをロウ状態に引下げない
時は、ワードカウンタ202からの別の信号がブロツク309
のコントロールラツチをクロツクしそしてCONTROLライ
ンをロウ条件にする。これはスタートビツトの終りで起
こる。
プロセツサ22がCONTROLラインをロウ状態に引下げない
時は、ワードカウンタ202からの別の信号がブロツク309
のコントロールラツチをクロツクしそしてCONTROLライ
ンをロウ条件にする。これはスタートビツトの終りで起
こる。
調停検知器42及び衝突検知器44からの2入力が、ブロツ
ク309のスケジユーラ及びコントローラに、衝突の有る
ことは調停が失敗しているかを示し、そして従つてバス
アイドル条件が再出現する迄、バスインターフエイスIC
24によつてこれ以上のスタートビツトがつくれないこと
を示す。
ク309のスケジユーラ及びコントローラに、衝突の有る
ことは調停が失敗しているかを示し、そして従つてバス
アイドル条件が再出現する迄、バスインターフエイスIC
24によつてこれ以上のスタートビツトがつくれないこと
を示す。
バツフアードSPIモードのブロツク309のスケジユーラ及
びコントローラは上述のアンバツフアードSPIモードと
本質上同一の作用をするが、若干の例外がある。バツフ
アードSPIの時、ユーザマイクロプロセツサが送信を求
める時は、ブロツク304中のその16ビツトバツフアにデ
ータを先ずのせねばならぬ。次にコントロールライン上
に引下げられてCONTROLラインはバスインターフエイスI
C24によつてロウにラツチされる。
びコントローラは上述のアンバツフアードSPIモードと
本質上同一の作用をするが、若干の例外がある。バツフ
アードSPIの時、ユーザマイクロプロセツサが送信を求
める時は、ブロツク304中のその16ビツトバツフアにデ
ータを先ずのせねばならぬ。次にコントロールライン上
に引下げられてCONTROLラインはバスインターフエイスI
C24によつてロウにラツチされる。
SCKカウンタ303からのスケジユーラ及びコントローラ30
9への入力は、16ビツトが読取られてバイトがデータバ
ス26から入来すると、ワードカウンタ202からの入力信
号がコントロールラツチをクロツクした時に、CONTROL
ラインが引下げられるとスケジユーラ及びコントローラ
309に信号する。これはスタートビツト時間の終りで起
こる。16ビツトが読取られたか否かの決定はスケジユー
ラ及びコントローラ309に与えられた時のSCKカウンタ30
3の別の信号で決定される。16ビツトが読取られない時
はコントロールラインはロウ条件に引下げられない。
9への入力は、16ビツトが読取られてバイトがデータバ
ス26から入来すると、ワードカウンタ202からの入力信
号がコントロールラツチをクロツクした時に、CONTROL
ラインが引下げられるとスケジユーラ及びコントローラ
309に信号する。これはスタートビツト時間の終りで起
こる。16ビツトが読取られたか否かの決定はスケジユー
ラ及びコントローラ309に与えられた時のSCKカウンタ30
3の別の信号で決定される。16ビツトが読取られない時
はコントロールラインはロウ条件に引下げられない。
16ビツトが読取られてユーザマイクロプロセツサがコン
トロールライン上に引下げられたとすると、次にバスイ
ンターフエイスIC24はアンバツフアードSPIモードと全
く同様に応答し、スタートビツトを発生し、バスに8デ
ータをビツトをクロツクし次にストツプビツトスタート
ビツトをつけ、更に8個の更なるデータビツトを加え、
これにストツプビツトをつける。バツフアードSPIモー
ドでは、コントロールラインは第2バイトの第9番目ビ
ツトの終りでハイにもどる。これはSPIクロツクジエネ
レータ308からの信号がスケジユーラ及びコントローラ3
09に与えられた時に達成され、これがスケジユーラ及び
コントローラ309のコントロールラツチをクロツクす
る。
トロールライン上に引下げられたとすると、次にバスイ
ンターフエイスIC24はアンバツフアードSPIモードと全
く同様に応答し、スタートビツトを発生し、バスに8デ
ータをビツトをクロツクし次にストツプビツトスタート
ビツトをつけ、更に8個の更なるデータビツトを加え、
これにストツプビツトをつける。バツフアードSPIモー
ドでは、コントロールラインは第2バイトの第9番目ビ
ツトの終りでハイにもどる。これはSPIクロツクジエネ
レータ308からの信号がスケジユーラ及びコントローラ3
09に与えられた時に達成され、これがスケジユーラ及び
コントローラ309のコントロールラツチをクロツクす
る。
バツフアードSPIモードでは、コントロールラインが9
番目のビツト時間の終りにハイ条件にもどされる。これ
はスケジユーラ及びコントローラブロツク309に与えら
れた時のSPIデータパスブロツク307中のスタート/スト
ツプビツトジエネレータからの信号を経てコントロール
ラツチをクロツクすることによつて達成される。
番目のビツト時間の終りにハイ条件にもどされる。これ
はスケジユーラ及びコントローラブロツク309に与えら
れた時のSPIデータパスブロツク307中のスタート/スト
ツプビツトジエネレータからの信号を経てコントロール
ラツチをクロツクすることによつて達成される。
ブロツク308で見られるSPIクロツクジエネレータはゲー
ト及びRSフリツプ‐フロツプから成り、そしてユーザマ
イクロプロセツサ22及びブロツク304の16-ビツトバツフ
アビツトリバーサへのSCKパルスの発生に用いられる。
ト及びRSフリツプ‐フロツプから成り、そしてユーザマ
イクロプロセツサ22及びブロツク304の16-ビツトバツフ
アビツトリバーサへのSCKパルスの発生に用いられる。
これらのパルスは上昇端が第1のデータビツトである第
2ビツトの始めに、そして下降端が第2ビツトの中央に
与えられる様になつている。これは8ビツト時間続き9
番目ビツトの中央となる。
2ビツトの始めに、そして下降端が第2ビツトの中央に
与えられる様になつている。これは8ビツト時間続き9
番目ビツトの中央となる。
SCK信号用の主時間基準(タイムベース)は、SPIクロツ
クジエネレータ308に与えられた時にワードカウンタ202
からである。これは1/2ビツト時間クロツクである。
クジエネレータ308に与えられた時にワードカウンタ202
からである。これは1/2ビツト時間クロツクである。
このブロツクからのSCK出力は1/2ビツト時間クロツク信
号から誘導されるが、SPIクロツクジエネレータ308はス
タートビツト終点以前は一切のクロツクパルスをブロツ
クする必要がある。SPIクロツクジエネレータ308からの
SCK出力は301のモードセレクトブロツク及びブロツク30
2のSCKセレクタの両方に与えられる。
号から誘導されるが、SPIクロツクジエネレータ308はス
タートビツト終点以前は一切のクロツクパルスをブロツ
クする必要がある。SPIクロツクジエネレータ308からの
SCK出力は301のモードセレクトブロツク及びブロツク30
2のSCKセレクタの両方に与えられる。
ワードカウンタ202からの信号でSPIクロツクジエネレー
タ308に与えられるものはスタートビツトの終りに励起
される。この信号は、順次に、SPIクロツクジエネレー
タ308中の内部フリツプ‐フロツプをクリヤーし、その
出力がコントロールラッチ用のリセツトである。この信
号が払われた時に、SPIクロツクジエネレータ308からの
SCKジエネレータ信号出力が前述した方法でクロツクし
始める。この信号は次に9番目のビツトの中央でブロツ
クされる。これはSCKをブロツクするワードカウンタ202
からの別の信号で実行される。この信号はSPIクロツク
ジエネレータ308の内部フリツプ‐フロツプをセツトす
る。前と同様に、この出力はスケジユーラ及びコントロ
ーラ309に与えられた時はリセツトコントロールラツチ
信号であり、そして又リセツト時の電源でセツトされ
る。
タ308に与えられるものはスタートビツトの終りに励起
される。この信号は、順次に、SPIクロツクジエネレー
タ308中の内部フリツプ‐フロツプをクリヤーし、その
出力がコントロールラッチ用のリセツトである。この信
号が払われた時に、SPIクロツクジエネレータ308からの
SCKジエネレータ信号出力が前述した方法でクロツクし
始める。この信号は次に9番目のビツトの中央でブロツ
クされる。これはSCKをブロツクするワードカウンタ202
からの別の信号で実行される。この信号はSPIクロツク
ジエネレータ308の内部フリツプ‐フロツプをセツトす
る。前と同様に、この出力はスケジユーラ及びコントロ
ーラ309に与えられた時はリセツトコントロールラツチ
信号であり、そして又リセツト時の電源でセツトされ
る。
307のSPIスタート/ストツプビツトジエネレータ及びデ
ータパスブロツクに話を変えると、これはバツフアード
及びアンバツフアードSPIモード用のデータパスとして
使用されるブロツクである。それは本質上、1個のRSフ
リツプ‐フロツプと2個のゲートから成る。
ータパスブロツクに話を変えると、これはバツフアード
及びアンバツフアードSPIモード用のデータパスとして
使用されるブロツクである。それは本質上、1個のRSフ
リツプ‐フロツプと2個のゲートから成る。
通常データは、入力からブロツク307に、モードセレク
トブロツク301からブロツク307の出力にモードセレクト
ブロツク301中にもどつて自由に流れる。然しスタート
ビツト又はストツプビツトが発生されると、データは妨
げられる。バスインターフエイスIC24が電源からリセツ
トにもどると、調停検知器42からの信号がバス26からの
データをブロツクする。即ちそれはそのレベルをバス26
上にストツプさせる。ユーザマイクロプロセツサ22がSP
Iモードであり、伝送準備が完了していると、スケジユ
ーラ及びコントローラ309から307中のデータパスブロツ
クへの信号がスタートビツトをバス26に誘起させる。ス
タートビツトの終りで、ワードカウンタ202からデータ
パスブロツク307への信号がブロツク307中の内部フリツ
プ‐フロツプをリセツトし、その出力がSPIクロツクジ
エネレータ308にとブリークジエネレータ403に送られ
て、有効なSPIデータがバス26に入ることができる。デ
ータは自由に、ワードカウンタ202からの信号がSPIクロ
ツクジエネレータ308及びスケジユーラ及びコントロー
ラ309に与えられた時にブロツク307の出力信号をセツト
する迄、通過する。これは次にバス26上にストツプビツ
トを誘起し、一切のSPIデータをブロツクする。この信
号はワードカウンタ202から与えられた時に“セツト
ア ストツプ ビツト タイム〔set a stop bit tim
e〕”とも呼ばれる。
トブロツク301からブロツク307の出力にモードセレクト
ブロツク301中にもどつて自由に流れる。然しスタート
ビツト又はストツプビツトが発生されると、データは妨
げられる。バスインターフエイスIC24が電源からリセツ
トにもどると、調停検知器42からの信号がバス26からの
データをブロツクする。即ちそれはそのレベルをバス26
上にストツプさせる。ユーザマイクロプロセツサ22がSP
Iモードであり、伝送準備が完了していると、スケジユ
ーラ及びコントローラ309から307中のデータパスブロツ
クへの信号がスタートビツトをバス26に誘起させる。ス
タートビツトの終りで、ワードカウンタ202からデータ
パスブロツク307への信号がブロツク307中の内部フリツ
プ‐フロツプをリセツトし、その出力がSPIクロツクジ
エネレータ308にとブリークジエネレータ403に送られ
て、有効なSPIデータがバス26に入ることができる。デ
ータは自由に、ワードカウンタ202からの信号がSPIクロ
ツクジエネレータ308及びスケジユーラ及びコントロー
ラ309に与えられた時にブロツク307の出力信号をセツト
する迄、通過する。これは次にバス26上にストツプビツ
トを誘起し、一切のSPIデータをブロツクする。この信
号はワードカウンタ202から与えられた時に“セツト
ア ストツプ ビツト タイム〔set a stop bit tim
e〕”とも呼ばれる。
ブロツク302のSCKセレクタはバツフアードSPIモード中
にだけ使用される。それはフリツプ‐フロツプ、データ
マルチプレクサ及びゲートから成る。SCKセレクタ302は
16ビツトバツフア及びビツトリバーサ304をどの源がク
ロツクすべきかを述べる機能を有する。このクロツキン
グはSCKセレクタ302からの出力を経て16ビツトバツフア
及びビツトリバーサ304中へと実行される。このクロツ
キングは2種の源から来ることができ、SPIクロツクジ
エネレータ308からの内部発生SCK信号かユーザマイクロ
プロセツサ22からのもので、これはモードセレクトブロ
ツク301からSCKセレクタ302に入る。
にだけ使用される。それはフリツプ‐フロツプ、データ
マルチプレクサ及びゲートから成る。SCKセレクタ302は
16ビツトバツフア及びビツトリバーサ304をどの源がク
ロツクすべきかを述べる機能を有する。このクロツキン
グはSCKセレクタ302からの出力を経て16ビツトバツフア
及びビツトリバーサ304中へと実行される。このクロツ
キングは2種の源から来ることができ、SPIクロツクジ
エネレータ308からの内部発生SCK信号かユーザマイクロ
プロセツサ22からのもので、これはモードセレクトブロ
ツク301からSCKセレクタ302に入る。
リセツト回路402からの信号を受けた時、又は2バイト
カウンタ306によつて信号された時2バイト受信信号
後、又はアイドルフリツプ‐フロツプ207によつて信号
された時バスアイドル後に、バスインターフエイスIC24
が電源リセツトで終ると、16ビツトバツフア及びビツト
リサーバ304はユーザマイクロプロセツサ22によつてク
ロツクできる。ユーザマイクロプロセツサが16ビツトバ
ツフア及びビツトリバーサ304をクロツクする時は、16
回SCKピン経由で、これがユーザマイクロプロセツサに
バス26から又は26へ新らしいデータを受、送信させるこ
とができる。16ビツトが入力された時に、これがSCKカ
ウンタ303からの出力を可能にし、これは第1のスター
トビツトでハイとなる、これは第1ビツト時間でリセツ
トのワードカウンタ202からの信号のためである。
カウンタ306によつて信号された時2バイト受信信号
後、又はアイドルフリツプ‐フロツプ207によつて信号
された時バスアイドル後に、バスインターフエイスIC24
が電源リセツトで終ると、16ビツトバツフア及びビツト
リサーバ304はユーザマイクロプロセツサ22によつてク
ロツクできる。ユーザマイクロプロセツサが16ビツトバ
ツフア及びビツトリバーサ304をクロツクする時は、16
回SCKピン経由で、これがユーザマイクロプロセツサに
バス26から又は26へ新らしいデータを受、送信させるこ
とができる。16ビツトが入力された時に、これがSCKカ
ウンタ303からの出力を可能にし、これは第1のスター
トビツトでハイとなる、これは第1ビツト時間でリセツ
トのワードカウンタ202からの信号のためである。
SCKカウンタ303からの出力がSCKセレクタ302に与えられ
ると、これは何が信号MUXCNTRL経由で16ビツトバツフア
及びビツトリバーサ304をクロツクするかをきめる。302
からのMUXCNTRL信号がリセツトされると、16ビツトバツ
フア及びビツトリバーサ304はバスインターフエイスIC2
4によつてクロツクされる。それがセツトされた時は、
ユーザマイクロプロセツサ22がブロツク304をクロツク
する。このブロツク304へのMODE入力はSCKカウンタ303
の出力の一つと16ビツトバツフア及びビツトリバーサ30
4の入力の一つとの間に分けられた常に論理上ゼロの条
件となる信号をつくり、従つて16ビツトバツフア及びビ
ツトリバーサ304は常にユーザマイクロプロセツサ22に
よつてクロツクされる。
ると、これは何が信号MUXCNTRL経由で16ビツトバツフア
及びビツトリバーサ304をクロツクするかをきめる。302
からのMUXCNTRL信号がリセツトされると、16ビツトバツ
フア及びビツトリバーサ304はバスインターフエイスIC2
4によつてクロツクされる。それがセツトされた時は、
ユーザマイクロプロセツサ22がブロツク304をクロツク
する。このブロツク304へのMODE入力はSCKカウンタ303
の出力の一つと16ビツトバツフア及びビツトリバーサ30
4の入力の一つとの間に分けられた常に論理上ゼロの条
件となる信号をつくり、従つて16ビツトバツフア及びビ
ツトリバーサ304は常にユーザマイクロプロセツサ22に
よつてクロツクされる。
ブロツク304の16ビツトバツフア及びビツトリバーサは1
6個のフリツプ‐フロツプと16個のデータマルチフレク
サを用いたシフトレジスタから成る。それはシフトレジ
スタとして接続される。2乃至1個のマルチフレクサゲ
ートはフイードバツクパスの変更に用いられる。SCKセ
レクタ302のマルチプレクサ制御(MUXCNTRL)ラインか
らの信号が論理上のゼロの時は、16ビツトバツフア及び
ビツトリバーサ304中のデータは右から左にシフトされ
る。ユーザマイクロプロセツサ22からのデータは“BSPI
データ(data for BSPI)”と称する信号ライン中のチ
エイン中の第1フリツプ‐フロツプに入力される。
6個のフリツプ‐フロツプと16個のデータマルチフレク
サを用いたシフトレジスタから成る。それはシフトレジ
スタとして接続される。2乃至1個のマルチフレクサゲ
ートはフイードバツクパスの変更に用いられる。SCKセ
レクタ302のマルチプレクサ制御(MUXCNTRL)ラインか
らの信号が論理上のゼロの時は、16ビツトバツフア及び
ビツトリバーサ304中のデータは右から左にシフトされ
る。ユーザマイクロプロセツサ22からのデータは“BSPI
データ(data for BSPI)”と称する信号ライン中のチ
エイン中の第1フリツプ‐フロツプに入力される。
RECピン用と考えられる最後のフリツプ‐フロツプから
データは次に流出する。
データは次に流出する。
ブロツク302からのMUXCNTRL信号が論理上の1の時は、
データがデイジタルフイルタ210から8番目のフリツプ
‐フロツプに入る。データは次に第8ビツトから第1ビ
ツトに向つてシフトする。第1ビツトは次にデータを第
16ビツトに渡し、第16ビツトからのデータは第9ビツト
に向つてシフトダウンする。データはデータバス26へと
第9フリツプ‐フロツプから送り出される。
データがデイジタルフイルタ210から8番目のフリツプ
‐フロツプに入る。データは次に第8ビツトから第1ビ
ツトに向つてシフトする。第1ビツトは次にデータを第
16ビツトに渡し、第16ビツトからのデータは第9ビツト
に向つてシフトダウンする。データはデータバス26へと
第9フリツプ‐フロツプから送り出される。
SCKカウンタはリプルカウンタとしてつながれた5個の
Dフリツプ‐フロツプとフリツプ‐フロツプ及びカウン
タを制御するゲートから成る。SCKカウンタの目的はユ
ーザマイクロプロセツサ22から入来するSCKパルスをカ
ウントすることである。これはモードセレクトブロツク
301から送入された信号からパルスをカウントする。
Dフリツプ‐フロツプとフリツプ‐フロツプ及びカウン
タを制御するゲートから成る。SCKカウンタの目的はユ
ーザマイクロプロセツサ22から入来するSCKパルスをカ
ウントすることである。これはモードセレクトブロツク
301から送入された信号からパルスをカウントする。
パワーアツプ時、SCKカウンタ303はリセツトされる。ユ
ーザマイクロプロセツサ22がカウントする時、5段階リ
プルカウンタが入来するSCKパルスの数をカウントす
る。数が16となつた時、段階の最後のカウンタがラツチ
されて、その出力が論理上の1となり、ブロツク309の
スケジユーラ及びコントローラに与えられる。
ーザマイクロプロセツサ22がカウントする時、5段階リ
プルカウンタが入来するSCKパルスの数をカウントす
る。数が16となつた時、段階の最後のカウンタがラツチ
されて、その出力が論理上の1となり、ブロツク309の
スケジユーラ及びコントローラに与えられる。
ユーザマイクロプロセツサ22が伝送を始めて、入力信号
NQSFF8が論理上のゼロから1にたつた時、これはこれも
SCKカウンタをリセツトする。SCKカウンタ303からの出
力は信号NQSFF8をリセツトし;これもスタートビツトが
バス26から来る時は、ユーザマイクロプロセツサがバス
26から16ビツト読取つた時は、バツフアードSPIモード
中はコントロールピンをロウ(低)状態に下げる。
NQSFF8が論理上のゼロから1にたつた時、これはこれも
SCKカウンタをリセツトする。SCKカウンタ303からの出
力は信号NQSFF8をリセツトし;これもスタートビツトが
バス26から来る時は、ユーザマイクロプロセツサがバス
26から16ビツト読取つた時は、バツフアードSPIモード
中はコントロールピンをロウ(低)状態に下げる。
305中の2又は1バイトレシーブブロツクは基本的にはR
Sフリツプフロツプとデータマルチフレクサである。そ
の機能は、2バイトレシーブ信号と1バイトレシーブ信
号を識別することである。これは典型的には殆んどのメ
ツセージは少なくとも2バイトであるために行なわれ
る。そうならばユーザマイクロプロセツサ22が出て来て
2バイトを受信し、そしてバスインターフエイスIC24は
満されたその16ビツトバツフア及びビツトリバーサ24を
持つており、第1バイトを先ずクロツクアウトして第2
バイトを次にする。然しバスインターフエイスIC24が1
バイトだけのメツセージをレシーブした時は、次にブロ
ツク304中には僅か1個の良好なバイト席しかない。ク
ロツクアウトすべき16ビツトバツフア及びビツトリバー
サ304の第1バイトが悪い(bad)バイトであつて、次の
バイトが受信したバイトの場合には何が起こるであろう
か。これを補正するために、1バイト又は2バイトレシ
ーブをを検知する回路が付加された。伝送(送信)が始
まると、ブロツク305がSCKカウンタ303からの出力信号
によつてリセツトされ、これが欠けた1バイトレシーブ
をつくり出す。伝送後2バイトがレシーブされた時は、
ブロツクがブロツク306の2バイトカウンタでセツトさ
れる。
Sフリツプフロツプとデータマルチフレクサである。そ
の機能は、2バイトレシーブ信号と1バイトレシーブ信
号を識別することである。これは典型的には殆んどのメ
ツセージは少なくとも2バイトであるために行なわれ
る。そうならばユーザマイクロプロセツサ22が出て来て
2バイトを受信し、そしてバスインターフエイスIC24は
満されたその16ビツトバツフア及びビツトリバーサ24を
持つており、第1バイトを先ずクロツクアウトして第2
バイトを次にする。然しバスインターフエイスIC24が1
バイトだけのメツセージをレシーブした時は、次にブロ
ツク304中には僅か1個の良好なバイト席しかない。ク
ロツクアウトすべき16ビツトバツフア及びビツトリバー
サ304の第1バイトが悪い(bad)バイトであつて、次の
バイトが受信したバイトの場合には何が起こるであろう
か。これを補正するために、1バイト又は2バイトレシ
ーブをを検知する回路が付加された。伝送(送信)が始
まると、ブロツク305がSCKカウンタ303からの出力信号
によつてリセツトされ、これが欠けた1バイトレシーブ
をつくり出す。伝送後2バイトがレシーブされた時は、
ブロツクがブロツク306の2バイトカウンタでセツトさ
れる。
1バイトレシーブがあつた場合は、次にデータがレシー
ブピンへと、16ビツトバツフア及びビツトリバーサ304
の中央から送られる。2バイト受信があつた時は、デー
タはレシーブピンに、ブロツク304のバツフアの終りか
ら送られる。
ブピンへと、16ビツトバツフア及びビツトリバーサ304
の中央から送られる。2バイト受信があつた時は、デー
タはレシーブピンに、ブロツク304のバツフアの終りか
ら送られる。
2バイトカウンタ306は本質上、2個のフリツプ‐フロ
ツプとバイトをカウントするNORゲートから成る。この
ブロツクの機能は2レシーブバイト迄をカウントアツプ
することである。2バイトカウンタは調停検知器42から
の出力経由でクロツクされる。このクロツキングは第9
ビツトの中央で起こり、それは第8データビツトであ
る。
ツプとバイトをカウントするNORゲートから成る。この
ブロツクの機能は2レシーブバイト迄をカウントアツプ
することである。2バイトカウンタは調停検知器42から
の出力経由でクロツクされる。このクロツキングは第9
ビツトの中央で起こり、それは第8データビツトであ
る。
このカウンタは二つの目的を果す、2迄カウントアツプ
した時、SCKセレクタ302をバスインターフエイスIC24で
クロツクされている状態から、ユーザマイクロプロセツ
サ22でクロツクされている状態にスイツチさせる。これ
は305の2又は1バイトレシーブブロツクと2バイトカ
ウンタ306を直接的に結合している出力経由で行なわれ
る。この同一信号は1バイト受信後、ブロツク305への
内部フリツプ‐フロツプもセツトする。ブロツク60に見
られるオーバーレンジ検知器はバス26が3.13ボルト以上
又は1.8ボルト以下になつた時を検知するのに用いられ
る。これはオーバーレンジ条件として知られており、こ
のブロツクからの出力信号がハイ(高)となる。ブロツ
クへの入力が両方とも3.13ボルトより低く、1.8ボルト
より高ければ、オーバーレンジ条件は無くこのブロツク
の出力にロウである。このブロツクは本質上I/Oセルを
内蔵する検知器である。
した時、SCKセレクタ302をバスインターフエイスIC24で
クロツクされている状態から、ユーザマイクロプロセツ
サ22でクロツクされている状態にスイツチさせる。これ
は305の2又は1バイトレシーブブロツクと2バイトカ
ウンタ306を直接的に結合している出力経由で行なわれ
る。この同一信号は1バイト受信後、ブロツク305への
内部フリツプ‐フロツプもセツトする。ブロツク60に見
られるオーバーレンジ検知器はバス26が3.13ボルト以上
又は1.8ボルト以下になつた時を検知するのに用いられ
る。これはオーバーレンジ条件として知られており、こ
のブロツクからの出力信号がハイ(高)となる。ブロツ
クへの入力が両方とも3.13ボルトより低く、1.8ボルト
より高ければ、オーバーレンジ条件は無くこのブロツク
の出力にロウである。このブロツクは本質上I/Oセルを
内蔵する検知器である。
ブロツク61で見られるオーバーレンジラツチ(ORL)は
本質上Dラツチである。ブロツク60でオーバーレンジラ
ツチ条件が検知された時、オーバーレンジ検知器60はブ
ロツク61のオーバーレンジラツチに信号を送り、これが
オーバーレンジ条件前の最後の有効データ片でラツチす
る。オーバーレンジ条件の無い時は、データは自由にブ
ロツク60からブロツク61を通つてデイジタルフイルタ21
0の外に出る。
本質上Dラツチである。ブロツク60でオーバーレンジラ
ツチ条件が検知された時、オーバーレンジ検知器60はブ
ロツク61のオーバーレンジラツチに信号を送り、これが
オーバーレンジ条件前の最後の有効データ片でラツチす
る。オーバーレンジ条件の無い時は、データは自由にブ
ロツク60からブロツク61を通つてデイジタルフイルタ21
0の外に出る。
ブロツク62で示す3個の入力ORゲートは衝突検知器44及
び調停検知器42及びデータを伝送するモードセレクトブ
ロツク301からのマルチフレツクス出力と結合して使用
される。いずれかの検知器がセツトされると、ゲートの
出力は一定の1の値である。従つてブロツク63を通つて
出る時にこれはゼロにされる。これはブロツク304及び3
6中の電源をターンオンせず、そのためバスインターフ
エイスIC24はバス26に伝送しない、検知器44及び42がセ
ツトされない時は、モードセレクト301のマルチフレク
ス出力からのデータはブロツク63中のNANDゲート中に自
由に入つてバス26に伝送される。
び調停検知器42及びデータを伝送するモードセレクトブ
ロツク301からのマルチフレツクス出力と結合して使用
される。いずれかの検知器がセツトされると、ゲートの
出力は一定の1の値である。従つてブロツク63を通つて
出る時にこれはゼロにされる。これはブロツク304及び3
6中の電源をターンオンせず、そのためバスインターフ
エイスIC24はバス26に伝送しない、検知器44及び42がセ
ツトされない時は、モードセレクト301のマルチフレク
ス出力からのデータはブロツク63中のNANDゲート中に自
由に入つてバス26に伝送される。
ブロツク63に示す2個の入力NANDゲートはブロツク62又
はブロツク403中のブリークジエネレータからのデータ
を伝送する。いずれかの入力が論理上のゼロの時、NAND
の出力は論理上の1であり、従つてブロツク34及び36の
電源をターンオンする。
はブロツク403中のブリークジエネレータからのデータ
を伝送する。いずれかの入力が論理上のゼロの時、NAND
の出力は論理上の1であり、従つてブロツク34及び36の
電源をターンオンする。
ブロツク34に示すバス+電源はブロツクへの入力が論理
上0の時はターンオフされ従つてバス+ライン上に何の
影響もない。ブロツクへの入力が論理上の1の時は、電
源34がターンオンされる。電源がターンオンされると電
流はVccからバス+ラインに入る。
上0の時はターンオフされ従つてバス+ライン上に何の
影響もない。ブロツクへの入力が論理上の1の時は、電
源34がターンオンされる。電源がターンオンされると電
流はVccからバス+ラインに入る。
ブロツク36のバス‐電源はブロツクへの入力が論理上0
の時はターンオフされてバス‐ラインに何の影響もな
い。ブロツクへの入力が論理上の1の時は電源がターン
オンされて電流がバス‐ラインからアースへ流れる。
の時はターンオフされてバス‐ラインに何の影響もな
い。ブロツクへの入力が論理上の1の時は電源がターン
オンされて電流がバス‐ラインからアースへ流れる。
図5はCONTROL信号を含めたバスインターフエイスIC上
の衝突検知の例を示す。
の衝突検知の例を示す。
図6乃至図28はブロツクダイヤグラムで示したブロツク
のゲートダイヤグラムである。
のゲートダイヤグラムである。
本発明をその好ましい態様と結びつけて開示したが、本
発明の精神及び範囲に該当する他の態様が存在し得るも
のであり、特許請求の範囲の適切な解釈範囲と忠実な意
味を離れることなく本発明はさまざまの改良、改変、修
正、変更が可能であることを理解されたい。
発明の精神及び範囲に該当する他の態様が存在し得るも
のであり、特許請求の範囲の適切な解釈範囲と忠実な意
味を離れることなく本発明はさまざまの改良、改変、修
正、変更が可能であることを理解されたい。
図1はシリアルデータバスネツトワークを示すブロツク
図である。 図2は本明細書に記載したシリアルデータバス用のハー
ドウエアを示す。 図3はシリアルデータバス用のハードウエア図の続きで
ある。 図4はバスインターフエイス集積回路(IC)のブロツク
図である。 図5は調停時のバスインターフエイスIC上での衝突検知
の例を示すタイミング・ダイヤグラムである。 図6は調停検知器42のゲートダイヤグラムである。 図7は衝突検知器44のゲートダイヤグラムである。 図8はスタートビツト検知器200のゲートダイヤグラム
である。 図9はクロツクデバイダ201のゲートダイヤグラムであ
る。 図10はワードカウンタ202のゲートダイヤグラムであ
る。 図11はフリツプ‐フロツプ203のゲートダイヤグラムで
ある。 図12はフレーミングエラー検知器204のゲートダイヤグ
ラムである。 図13はアイドルカウンタ206のゲートダイヤグラムであ
る。 図14はアイドルフリツプ‐フロツプ207のゲートダイヤ
グラムである。 図15はデイジタルフイルタ210のゲートダイヤグラムで
ある。 図16はモードセレクト301のゲートダイヤグラムであ
る。 図17はSCKセレクタ302のゲートダイヤグラムである。 図18はSCKカウンタ303のゲートダイヤグラムである。 図19は16ビツトバツフア及びビツトリバーサ304のゲー
トダイヤグラムである。 図20は2又は1バイトレシーブ305のゲートダイヤグラ
ムである。 図21は2バイトカウンタ306のゲートダイヤグラムであ
る。 図22はスタート/ストツプビツトジエネレータ及びSPI
データパス307のゲートダイヤグラムである。 図23はSPIクロツクジエネレータ308のゲートダイヤグラ
ムである。 図24はSPIトランスミツトスケジユーラ及びコントロー
ラ309のゲートダイヤグラムである。 図25はテストモードセレクタ401のゲートダイヤグラム
である。 図26はリセツト回路402のゲートダイヤグラムである。 図27はブリークジエネレータ403のゲートダイヤグラム
である。 図28はオーバレンジラツチのゲートダイヤグラムであ
る。
図である。 図2は本明細書に記載したシリアルデータバス用のハー
ドウエアを示す。 図3はシリアルデータバス用のハードウエア図の続きで
ある。 図4はバスインターフエイス集積回路(IC)のブロツク
図である。 図5は調停時のバスインターフエイスIC上での衝突検知
の例を示すタイミング・ダイヤグラムである。 図6は調停検知器42のゲートダイヤグラムである。 図7は衝突検知器44のゲートダイヤグラムである。 図8はスタートビツト検知器200のゲートダイヤグラム
である。 図9はクロツクデバイダ201のゲートダイヤグラムであ
る。 図10はワードカウンタ202のゲートダイヤグラムであ
る。 図11はフリツプ‐フロツプ203のゲートダイヤグラムで
ある。 図12はフレーミングエラー検知器204のゲートダイヤグ
ラムである。 図13はアイドルカウンタ206のゲートダイヤグラムであ
る。 図14はアイドルフリツプ‐フロツプ207のゲートダイヤ
グラムである。 図15はデイジタルフイルタ210のゲートダイヤグラムで
ある。 図16はモードセレクト301のゲートダイヤグラムであ
る。 図17はSCKセレクタ302のゲートダイヤグラムである。 図18はSCKカウンタ303のゲートダイヤグラムである。 図19は16ビツトバツフア及びビツトリバーサ304のゲー
トダイヤグラムである。 図20は2又は1バイトレシーブ305のゲートダイヤグラ
ムである。 図21は2バイトカウンタ306のゲートダイヤグラムであ
る。 図22はスタート/ストツプビツトジエネレータ及びSPI
データパス307のゲートダイヤグラムである。 図23はSPIクロツクジエネレータ308のゲートダイヤグラ
ムである。 図24はSPIトランスミツトスケジユーラ及びコントロー
ラ309のゲートダイヤグラムである。 図25はテストモードセレクタ401のゲートダイヤグラム
である。 図26はリセツト回路402のゲートダイヤグラムである。 図27はブリークジエネレータ403のゲートダイヤグラム
である。 図28はオーバレンジラツチのゲートダイヤグラムであ
る。
フロントページの続き (72)発明者 ロナルド イー フアスナツト アメリカ合衆国ミシガン州 48063 ロチ エスター チンバレア ドライブ 420 アパートメント 61 (72)発明者 ジエリー エム ナシアドカ アメリカ合衆国ミシガン州 48093 ウオ ーレン スタンレイ 8060 (56)参考文献 特開 昭53−44787(JP,A) 特開 昭58−69408(JP,A) 特開 昭57−80944(JP,A) 特開 昭62−18150(JP,A) 米国特許4409592(US,A) 米国特許4434421(US,A) 米国特許4472712(US,A) 米国特許4476110(US,A) IEEE publication “Automotive Applica tions of Micro proc essors”,1984;Paper N o,CH2072−7/84/0000/0083,A Data Link for Agric ulture and Off High way Communications, byBoyd Nichols,Uija y Dharia and Kanapa rty Rao. SAE Information Re port, “J1567Collision Retection Sevial D ata Communications Multiplex Bus”,Fied e rick O.R.Miesterf eld May 23 1986 A Bozzin,et al “Se rial Bus Structunes for Automotiue App lications”,SAE Tech nical Paper Series, 830536,Feb,28−Mar.4,1983 F.Miesterfeld,“Chr ysler Collision Det ection(C▲上2▼D)−A Re volutionarg Vehicle Networking−Serial Communicatien Requi vements and Directi ons”,SAE Technical Paper Series,860390,Fe b.24−28.1986. R.Mitchelle,“A Sma ll A rea Network fo r Cars”,840317,SAE Tec hnical Paper Serie s,1984.
Claims (7)
- 【請求項1】クロツクポートと入出力ポートに沿つた、
シリアル通信インターフエイス(SCI)ポート、シリア
ル周辺インターフエイス(SPI)ポート又はバツフアー
ドシリアル周辺インターフエイス(BSPI)ポートのうち
のいずれかのインターフエイスポートを有し、バスイン
ターフエイス集積回路によつてデータバスと直結してい
る2以上のユーザマイクロプロセツサ間のデータバスを
介してのデータメツセージ伝送用の通信システムにおい
て用いるバスインターフエイス集積回路において、 該回路が: リセツト回路; 調停検知器; バツフア; 衝突検知器; バスドライバ; バス受信器; アイドル検知器から成り; 直列回路がユーザマイクロプロセツサのインターフエイ
スポートとデータバスの間を接続した調停検知器、衝突
検知器及びバスドライバの接続によつて形成されてい
て、ユーザマイクロプロセツサからデータバスにデータ
を伝送するようになつており; バス受信器がデータバスとユーザマイクロプロセツサの
インターフエイスポート間に接続されていて、データバ
スからユーザマイクロプロセツサにデータメツセージを
受信するようになつており; アイドル検知器がアイドルカウンタ及びアイドルフリツ
プフロツプから成り、ユーザマイクロプロセツサの入出
力ポート間にそして調停検知器及び衝突検知器に個別的
に接続されていてデータバスをモニターし、データバス
があきのとき及びデータバスが使用中のときを検知する
ようになつており; バス受信器とユーザマイクロプロセツサSPIポートの間
に接続されてバスインターフエイス集積回路の他の個所
による処理の前にデータメツセージからノイズを除くデ
ジタルフイルタ;及び スタート及びストツプビツトを発生するためのスタート
/ストツプビツトジエネレータ; ユーザマイクロプロセツサからクロツクパルスを受信し
てクロツク信号を発生するクロツクデバイダ; クロツク信号を受入れ調停検知器及び衝突検知器にタイ
ミング及び同期化情報を示すワードカウンタ; スタートビツト信号とレベルがデータバス上にある時を
カウントし指示するためのスタートビツト検知器; ストツプビツト時間にスタートビツト信号レベルがデー
タバス上にない時を指示するためのフレーミングエラー
検知器; データバスがアイドル(あき)条件である時をモニター
し指示するためのアイドル検知器から成る、 調停検知器;衝突検知器及びアイドル検知器によつて用
いる同期化及びバウドレートタイミング信号を設定する
ためのタイミング及び同期化装置を有し、バスインター
フェイス集積回路はSCI、SPI又はBSPIモードのデータ通
信用の構成のユーザマイクロプロセツサからデータを受
信できるようになつており、 さらに、 ユーザマイクロプロセツサの特定のインターフエイスに
応答し、かつ該インターフエイスに一致してSCI、SPI又
はBSPIで操作され、バスインターフエイス集積回路のデ
ータ及びシフトクロツク(SCK)信号の流出入を制御す
るモードセレクト回路; データをバツフアートSPIモードを指向させかつバツフ
ァ用のクロツク信号の源を記述するSCKセレクタ; ユーザマイクロプロセツサからのSCKパルスをカウント
するSCKカウンタ; 受信したバイト数のカウンテング用のバイトカウンタ; ユーザマイクロプロセツサ及びバツフアにSCKパルスを
発生するSPIクロツクジエネレータ; SPI又はBSPIモードのバス上にユーザマイクロプロセツ
サからデータをのせる時を制御するSPI伝送スケジユー
ラ及びコントローラ;及び バスドライバ及び、バス上の各ユーザマイクロプロセツ
サに付属するバスインターフエイス集積回路のバス受信
器からの信号に応じてバスの論現条件を動かす電流源及
び電流シンクを有することを特徴とするバスインターフ
エイス集積回路。 - 【請求項2】バスに論現条件をユーザマイクロプロセツ
サが押付ける様にするブリークジエネレータを有する特
許請求の範囲第1項記載のバスインターフエイス集積回
路。 - 【請求項3】オーバレンジラツチ及び予め定められた電
圧窓からのバス上の電圧が偏移した時を検知し、これが
起つた時は偏移を指示するオーバレンジ検知器を有する
特許請求の範囲第1項記載のバスインターフエイス集積
回路。 - 【請求項4】モードセレクタ回路に信号を送り、オーバ
レンジラツチからユーザマイクロプロセツサにデータを
送り、ユーザマイクロプロセツサのリセツト呼出しを可
能にするテストモード検知器を有する特許請求の範囲第
3項記載のバスインターフエイス集積回路。 - 【請求項5】クロツクポートと入出力ポートに沿つた、
シリアル通信インターフエイス(SCI)ポート又はシリ
アル周辺インターフエイス(SPI)ポートの種類のイン
ターフエイスポートを有し、バスインターフエイス集積
回路によつてデータバスと直結している2以上のユーザ
マイクロプロセツサ間のデータバスを介してのデータメ
ツセージ伝送用の通信システムにおいて用いるバスイン
ターフエイス集積回路において、該回路が; 調停検知器; 衝突検知器; スタート/ストツプ/シフトクロツク(SCK)ジエネレ
ータ; バスドライバ; バス受信器; およびアイドル及びコントロール検知器を有し、 直列回路がユーザマイクロプロセツサのインターフエイ
スポートとデータバスの間を接続したスタート/ストツ
プ/SCKジエネレータ、調停検知器、衝突検知器及びバス
ドライバの接続によつて形成されていて、ユーザマイク
ロプロセツサからデータバスにデータを伝送するように
なつており; バス受信器がデータバスとユーザマイクロプロセツサの
インターフエイスポートの間に接続されていて、データ
バスからユーザマイクロプロセツサにデータメツセージ
を受信するようになつており; アイドル及びコントロール検知器がユーザマイクロプロ
セツサの入出力ポートの間にそして調停検知器及び衝突
検知器に個別的に接続されていて、データバスをモニタ
ーし、データバスがあきのとき及びデータバスが使用中
のときを検知するようになつていることを特徴とするバ
スインターフエイス集積回路。 - 【請求項6】(1)バス受信器とユーザマイクロプロセ
ツサのSCIポートの間に接続されてバスインターフエイ
ス集積回路の他の個所による処理の前にデータメツセー
ジからノイズを除くデイジタルフイルタ及び、 (2)ユーザマイクロプロセツサからクロツクパルスを
受信してクロツク信号を発生するクロツクデバイダ; クロツク信号を受入れ調停検知器及び衝突検知器にタイ
ミング及び同期化情報を示すワードカウンタ; スタートビツト信号とレベルがデータバス上にある時を
検知し指示するためのスタートビツト検知器; スタートビツト時間にストツプビツトレベルがデータバ
ス上にない時を示すフレーミングエラー検知器; データバスがアイドル(あき)条件である時をモニター
し指示するためのアイドル検知器を有する, 調停検知器、衝突検知器及びアイドル検知器によつて用
いられる同期化及びハウドレートタイミング信号を設定
するためのタイミング及び同期化装置とを更に有する特
許請求の範囲第1項記載のバスインターフエイス集積回
路。 - 【請求項7】クロツクポートと入出力ポートに沿つた、
シリアル通信インターフエイス(SCI)ポート、シリア
ル周辺インターフエイス(SPI)ポート又はバツフアー
ドシリアル周辺インターフエイス(BSPI)ポートのうち
のインターフエイスポートのいずれかを有し、バスイン
ターフエイス集積回路によつてデータバスと直結してい
る2以上のユーザマイクロプロセツサ間のデータバスを
介してのデータメツセージ伝送用の通信システムにおい
て用いるバスインターフエイス集積回路において、 該回路が: 調停検知器; 衝突検知器; スタート/ストツプ/SCKジエネレータ; バスドライバ; バス受信器; バツフア; 及びアイドル及びコントロール検知器から成り; 直列回路がユーザマイクロプロセツサのインターフエイ
スポートとデータバスの間を接続した調停検知器、衝突
検知器及びバスドライバの接続によつて形成されてい
て、ユーザマイクロプロセツサからデータバスにデータ
を伝送するようになつており; バス受信器がデータバスとユーザマイクロプロセツサの
インターフエイスポート間に接続されていて、データバ
スからユーザマイクロプロセツサにデータメツセージを
受信するようになつており; アイドル及びコントロール検知器がユーザマイクロプロ
セツサの入出力ポート間にそして調停検知器及び衝突検
知器に個別的に接続されていてデータバスをモニター
し、データバスがあきのとき及びデータバスが使用中の
ときを検知するようになつていることを特徴とするバス
インターフエイス集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/866,629 US4739323A (en) | 1986-05-22 | 1986-05-22 | Serial data bus for serial communication interface (SCI), serial peripheral interface (SPI) and buffered SPI modes of operation |
US866629 | 1986-05-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6324741A JPS6324741A (ja) | 1988-02-02 |
JPH073981B2 true JPH073981B2 (ja) | 1995-01-18 |
Family
ID=25348027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62125625A Expired - Lifetime JPH073981B2 (ja) | 1986-05-22 | 1987-05-22 | Sci,spi及びバツフア−ドspi操作モ−ド用のシリアルデ−タバス |
Country Status (3)
Country | Link |
---|---|
US (1) | US4739323A (ja) |
JP (1) | JPH073981B2 (ja) |
CA (1) | CA1278872C (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014050993A1 (ja) | 2012-09-28 | 2014-04-03 | 富士フイルム株式会社 | 高分子機能性膜及びその製造方法 |
WO2014142101A1 (ja) | 2013-03-12 | 2014-09-18 | 富士フイルム株式会社 | インクジェットインク組成物、インクジェット記録方法、インクセット、加飾シート、加飾シート成形物、インモールド成形品の製造方法及びインモールド成形品 |
EP2949710A1 (en) | 2014-05-30 | 2015-12-02 | Fujifilm Corporation | Radiation-curable ink composition, ink set, inkjet recording method, decorative sheet, decorative sheet molded product, process for producing in-mold molded article, and in-mold molded article |
Families Citing this family (76)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3721719A1 (de) * | 1987-07-01 | 1989-01-12 | Lawrenz Wolfhard | Verfahren zur pruefung eines netzwerkaufbaus |
US5008880A (en) * | 1988-03-14 | 1991-04-16 | Sharp Kabushiki Kaisha | Data transmission apparatus |
US4959786A (en) * | 1988-04-29 | 1990-09-25 | Chrysler Corporation | Dual regulator for reducing system current during at least one mode of operation |
US4939928A (en) * | 1988-04-29 | 1990-07-10 | Chrysler Corporation | Method of determining the continuity of solenoids in an electronic automatic transmission system |
US4901561A (en) * | 1988-04-29 | 1990-02-20 | Chrysler Motors Corporation | Throttle position sensor data shared between controllers with dissimilar grounds |
US4887512A (en) * | 1988-04-29 | 1989-12-19 | Chrysler Motors Corporation | Vent reservoir in a fluid system of an automatic transmission system |
US4955336A (en) * | 1988-04-29 | 1990-09-11 | Chrysler Corporation | Circuit for determining the crank position of an ignition switch by sensing the voltage across the starter relay control and holding an electronic device in a reset condition in response thereto |
US4864291A (en) * | 1988-06-21 | 1989-09-05 | Tandem Computers Incorporated | SCSI converter |
FI81225C (fi) * | 1988-09-30 | 1990-09-10 | Kone Oy | Foerfarande och anordning foer att saenda meddelande i binaerform i en serietrafikbuss. |
US4890010A (en) * | 1988-12-22 | 1989-12-26 | Ncr Corporation | Matched current source serial bus driver |
US5247671A (en) * | 1990-02-14 | 1993-09-21 | International Business Machines Corporation | Scalable schedules for serial communications controller in data processing systems |
US5019720A (en) * | 1990-03-12 | 1991-05-28 | Ncr Corporation | Integrated circuit driver for serial bus having output overvoltage protection |
JP3082282B2 (ja) * | 1990-05-21 | 2000-08-28 | 株式会社デンソー | 車載用通信装置 |
US5457786A (en) * | 1990-07-03 | 1995-10-10 | Texas Instruments Incorporated | Serial data interface with circular buffer |
JPH0590914A (ja) * | 1991-02-22 | 1993-04-09 | Mitsubishi Electric Corp | 電圧制御型発振器 |
US5278759A (en) * | 1991-05-07 | 1994-01-11 | Chrysler Corporation | System and method for reprogramming vehicle computers |
US5218682A (en) * | 1991-05-10 | 1993-06-08 | Chrysler Corporation | Two-way handshake circuit and method for communication between processors |
JP2839054B2 (ja) * | 1991-08-12 | 1998-12-16 | 株式会社デンソー | 通信装置 |
JPH05158433A (ja) * | 1991-12-03 | 1993-06-25 | Rohm Co Ltd | 表示装置 |
US5274636A (en) * | 1992-04-20 | 1993-12-28 | Chrysler Corporation | Automatic multiplex data link system, symbol encoder decoder therefor |
US5630152A (en) * | 1992-05-18 | 1997-05-13 | Motorola, Inc. | Communication protocol between master and slave device with register information sharing |
US5303227A (en) * | 1992-08-03 | 1994-04-12 | Motorola, Inc. | Method and apparatus for enhanced modes in SPI communication |
DE4229931C2 (de) * | 1992-09-08 | 1997-01-23 | Daimler Benz Ag | Verfahren zur Programmierung eines busfähigen elektronischen Kfz-Steuergerätes |
US5553248A (en) * | 1992-10-02 | 1996-09-03 | Compaq Computer Corporation | System for awarding the highest priority to a microprocessor releasing a system bus after aborting a locked cycle upon detecting a locked retry signal |
US5535395A (en) * | 1992-10-02 | 1996-07-09 | Compaq Computer Corporation | Prioritization of microprocessors in multiprocessor computer systems |
US5553310A (en) * | 1992-10-02 | 1996-09-03 | Compaq Computer Corporation | Split transactions and pipelined arbitration of microprocessors in multiprocessing computer systems |
US5978877A (en) * | 1993-03-31 | 1999-11-02 | Fujitsu Limited | Translating SCSI bus control and/or data signals between differential and single-ended formats |
US5541840A (en) | 1993-06-25 | 1996-07-30 | Chrysler Corporation | Hand held automotive diagnostic service tool |
JP3382323B2 (ja) * | 1993-10-15 | 2003-03-04 | キヤノン株式会社 | ビデオカメラ |
JP3161189B2 (ja) * | 1993-12-03 | 2001-04-25 | 株式会社日立製作所 | 記憶システム |
US5450594A (en) * | 1993-12-22 | 1995-09-12 | Tut Systems, Inc. | Enhanced collision detection for ethernet network |
US5459660A (en) * | 1993-12-22 | 1995-10-17 | Chrysler Corporation | Circuit and method for interfacing with vehicle computer |
US5555498A (en) * | 1994-03-18 | 1996-09-10 | Chrysler Corporation | Circuit and method for interfacing vehicle controller and diagnostic test instrument |
JPH07271490A (ja) * | 1994-03-31 | 1995-10-20 | Casio Comput Co Ltd | バス入出力回路 |
US5805922A (en) * | 1994-05-02 | 1998-09-08 | Motorola, Inc. | Queued serial peripheral interface having multiple queues for use in a data processing system |
US5625563A (en) * | 1995-01-09 | 1997-04-29 | Lsi Logic Corporation | Method and system for reducing the number of connections between a plurality of semiconductor devices |
JP3484825B2 (ja) * | 1995-06-09 | 2004-01-06 | 株式会社デンソー | ドライバ回路 |
US6631435B1 (en) | 1996-02-02 | 2003-10-07 | Sony Corporation | Application programming interface for data transfer and bus management over a bus structure |
US5991520A (en) | 1996-02-02 | 1999-11-23 | Sony Corporation | Application programming interface for managing and automating data transfer operations between applications over a bus structure |
US7577782B2 (en) | 1996-02-02 | 2009-08-18 | Sony Corporation | Application programming interface for data transfer and bus management over a bus structure |
US6233637B1 (en) | 1996-03-07 | 2001-05-15 | Sony Corporation | Isochronous data pipe for managing and manipulating a high-speed stream of isochronous data flowing between an application and a bus structure |
US6519268B1 (en) * | 1996-03-07 | 2003-02-11 | Sony Corporation | Asynchronous data pipe for automatically managing asynchronous data transfers between an application and a bus structure |
US5995898A (en) | 1996-12-06 | 1999-11-30 | Micron Communication, Inc. | RFID system in communication with vehicle on-board computer |
US6130623A (en) * | 1996-12-31 | 2000-10-10 | Lucent Technologies Inc. | Encryption for modulated backscatter systems |
US7002628B1 (en) * | 1998-03-31 | 2006-02-21 | Micron Technology, Inc. | Analog to digital converter with internal data storage |
FR2778257B1 (fr) * | 1998-04-30 | 2000-06-09 | Sgs Thomson Microelectronics | Bit d'occupation pour circuit tampon de sortie d'interface de memoire externe |
US6275167B1 (en) * | 1998-06-08 | 2001-08-14 | Visteon Global Technologies, Inc. | Method and system for communicating between remote-controlled modules in automotive vehicles |
CA2280571A1 (en) | 1998-11-30 | 2000-05-30 | Daimlerchrysler Corporation | J1850 application specific integrated circuit (asic) and messaging technique |
US6256698B1 (en) | 1999-01-11 | 2001-07-03 | Sony Corporation | Method of and apparatus for providing self-sustained even arbitration within an IEEE 1394 serial bus network of devices |
US6523108B1 (en) | 1999-11-23 | 2003-02-18 | Sony Corporation | Method of and apparatus for extracting a string of bits from a binary bit string and depositing a string of bits onto a binary bit string |
US7050892B1 (en) | 1999-12-21 | 2006-05-23 | Spx Corporation | Diagnostic tool security key |
US6526340B1 (en) | 1999-12-21 | 2003-02-25 | Spx Corporation | Multi-vehicle communication interface |
US6236917B1 (en) | 1999-12-21 | 2001-05-22 | Spx Corporation | Open architecture diagnostic tool |
US6662087B1 (en) | 2000-01-03 | 2003-12-09 | Spx Corporation | Backward compatible diagnostic tool |
US7089096B2 (en) * | 2000-10-17 | 2006-08-08 | Spx Corporation | Apparatus and method for displaying diagnostic values |
US6640166B2 (en) * | 2000-10-17 | 2003-10-28 | Spx Corporation | Diagnostic tool graphical display apparatus and method |
US6874680B1 (en) | 2000-10-17 | 2005-04-05 | Spx Corporation | Remote updating method and apparatus |
US6904475B1 (en) | 2000-11-06 | 2005-06-07 | Sony Corporation | Programmable first-in first-out (FIFO) memory buffer for concurrent data stream handling |
JP2002252660A (ja) * | 2001-02-22 | 2002-09-06 | Mitsubishi Electric Corp | シリアルデータ通信装置及び通信エラー検出方法 |
US7050885B2 (en) * | 2002-02-15 | 2006-05-23 | Delphi Technologies, Inc. | Pulse count accumulator for pulse count motor control system |
US6936989B2 (en) * | 2002-08-09 | 2005-08-30 | Delphi Technologies, Inc. | Pulse count motor control device |
SE524201C2 (sv) * | 2002-12-17 | 2004-07-06 | Lars-Berno Fredriksson | Anordning vid distribuerat styr- och övervakningssystem |
JP3970786B2 (ja) * | 2003-03-05 | 2007-09-05 | 株式会社日立製作所 | マルチプロセッサシステム |
KR100643605B1 (ko) * | 2004-08-16 | 2006-11-10 | 삼성전자주식회사 | 적응형 프리 엠퍼시스 장치, 데이터 통신용 송신기,데이터 통신용 송수신 장치 및 적응형 프리 엠퍼시스 방법 |
KR100740224B1 (ko) | 2005-06-29 | 2007-07-18 | 삼성전자주식회사 | 화상형성장치 및 그 트레이와의 통신방법 |
GB2471962B (en) * | 2005-08-19 | 2011-07-20 | B & B Electronics Mfg Company | On-board diagnostic system including automatic communications bus disconnect |
US7571035B2 (en) * | 2006-03-31 | 2009-08-04 | Spx Corporation | Simultaneous vehicle protocol communication apparatus and method |
US9798643B2 (en) | 2015-07-17 | 2017-10-24 | Goodrich Corporation | System and method of monitoring a serial bus |
US10489319B2 (en) * | 2016-12-20 | 2019-11-26 | Atmel Corporation | Automatic transmission of dummy bits in bus master |
US10657094B2 (en) | 2018-03-29 | 2020-05-19 | Nvidia Corp. | Relaxed 433 encoding to reduce coupling and power noise on PAM-4 data buses |
US11966348B2 (en) | 2019-01-28 | 2024-04-23 | Nvidia Corp. | Reducing coupling and power noise on PAM-4 I/O interface |
US11159153B2 (en) | 2018-03-29 | 2021-10-26 | Nvidia Corp. | Data bus inversion (DBI) on pulse amplitude modulation (PAM) and reducing coupling and power noise on PAM-4 I/O |
US10599606B2 (en) | 2018-03-29 | 2020-03-24 | Nvidia Corp. | 424 encoding schemes to reduce coupling and power noise on PAM-4 data buses |
US10623200B2 (en) | 2018-07-20 | 2020-04-14 | Nvidia Corp. | Bus-invert coding with restricted hamming distance for multi-byte interfaces |
US11295828B2 (en) | 2019-03-08 | 2022-04-05 | Analog Devices International Unlimited Company | Multi-chip programming for phased array |
CN113037516B (zh) * | 2021-04-06 | 2022-07-22 | 北京集创北方科技股份有限公司 | 通信方法、装置及*** |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4281380A (en) * | 1978-12-27 | 1981-07-28 | Harris Corporation | Bus collision avoidance system for distributed network data processing communications system |
NL191374C (nl) * | 1980-04-23 | 1995-06-16 | Philips Nv | Communicatiesysteem met een communicatiebus. |
IT1129371B (it) * | 1980-11-06 | 1986-06-04 | Cselt Centro Studi Lab Telecom | Commutatore di messaggi a struttura distribuita su canale ad accesso casuale per colloquio a messaggi tra unita elaborative |
US4409592A (en) * | 1981-04-20 | 1983-10-11 | Hunt V Bruce | Multipoint packet data communication system using random access and collision detection techniques |
US4434421A (en) * | 1981-11-18 | 1984-02-28 | General Electric Company | Method for digital data transmission with bit-echoed arbitration |
US4472712A (en) * | 1982-03-05 | 1984-09-18 | At&T Bell Laboratories | Multipoint data communication system with local arbitration |
US4628311A (en) * | 1983-10-19 | 1986-12-09 | International Business Machines Corporation | Carrier sense multiple access with collision avoidance utilizing rotating time staggered access windows |
-
1986
- 1986-05-22 US US06/866,629 patent/US4739323A/en not_active Expired - Lifetime
-
1987
- 1987-05-21 CA CA000537663A patent/CA1278872C/en not_active Expired - Lifetime
- 1987-05-22 JP JP62125625A patent/JPH073981B2/ja not_active Expired - Lifetime
Non-Patent Citations (5)
Title |
---|
ABozzin,etal"SerialBusStructunesforAutomotiueApplications",SAETechnicalPaperSeries,830536,Feb,28−Mar.4,1983 |
F.Miesterfeld,"ChryslerCollisionDetection(C▲上2▼D)−ARevolutionargVehicleNetworking−SerialCommunicatienRequivementsandDirections",SAETechnicalPaperSeries,860390,Feb.24−28.1986. |
IEEEpublication"AutomotiveApplicationsofMicroprocessors",1984;PaperNo,CH2072−7/84/0000/0083,ADataLinkforAgricultureandOffHighwayCommunications,byBoydNichols,UijayDhariaandKanapartyRao. |
R.Mitchelle,"ASmallAreaNetworkforCars",840317,SAETechnicalPaperSeries,1984. |
SAEInformationReport,"J1567CollisionRetectionSevialDataCommunicationsMultiplexBus",FiederickO.R.MiesterfeldMay231986 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014050993A1 (ja) | 2012-09-28 | 2014-04-03 | 富士フイルム株式会社 | 高分子機能性膜及びその製造方法 |
WO2014142101A1 (ja) | 2013-03-12 | 2014-09-18 | 富士フイルム株式会社 | インクジェットインク組成物、インクジェット記録方法、インクセット、加飾シート、加飾シート成形物、インモールド成形品の製造方法及びインモールド成形品 |
EP2949710A1 (en) | 2014-05-30 | 2015-12-02 | Fujifilm Corporation | Radiation-curable ink composition, ink set, inkjet recording method, decorative sheet, decorative sheet molded product, process for producing in-mold molded article, and in-mold molded article |
Also Published As
Publication number | Publication date |
---|---|
JPS6324741A (ja) | 1988-02-02 |
US4739323A (en) | 1988-04-19 |
CA1278872C (en) | 1991-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH073981B2 (ja) | Sci,spi及びバツフア−ドspi操作モ−ド用のシリアルデ−タバス | |
JP2566774B2 (ja) | シリアルデータバスにおけるシリアル周辺インターフェースspi用の方法 | |
US4719458A (en) | Method of data arbitration and collision detection in a data bus | |
EP0246666B1 (en) | Serial data bus for different modes of operation (SCI, SPI and buffered SPI) and methods for a serial peripheral interface in a serial data bus | |
US4706082A (en) | Serial data bus for intermodule data communications | |
JP2745255B2 (ja) | 中継器およびその製造方法 | |
US6385679B1 (en) | Fly-by serial bus arbitration | |
EP0772833B1 (en) | Serial interface capable of operating in two different serial data transfer modes | |
JP3604727B2 (ja) | マルチマスタシリアルバスシステム | |
EP0576240B1 (en) | Computer system and system expansion unit | |
US5648959A (en) | Inter-module interconnect for simultaneous use with distributed LAN repeaters and stations | |
US6260092B1 (en) | Point to point or ring connectable bus bridge and an interface with method for enhancing link performance in a point to point connectable bus bridge system using the fiber channel | |
WO1996010791A1 (en) | Method and apparatus for accelerating arbitration in a serial bus by detection of acknowledge packets | |
JPH073980B2 (ja) | シリアルデータバス中でのバッファードシリアル周辺インターフェイスspi用の方法 | |
JPH03191633A (ja) | データ転送方式 | |
EP0196870B1 (en) | Interface circuit for transmitting and receiving data | |
US4989203A (en) | Apparatus for providing multiple controller interfaces to a standard digital modem and including separate contention resolution | |
EP1063596A2 (en) | Circuit and method for reliably performing bus reset regardless of cable length | |
US4993023A (en) | Apparatus for providing multiple controller interfaces to a standard digital modem and including multiplexed contention resolution | |
US6023476A (en) | Signal delays in a logical repeater set | |
US5499242A (en) | Circuit for distributed collision detection | |
CN111949583B (zh) | 一种单线双向通信***以及通信方法 | |
US5777996A (en) | Inter-repeater backplane for allowing hot-swapping of individual repeater circuits | |
US6708245B1 (en) | Interface circuit with improved integration | |
JP3155763B2 (ja) | 信号処理装置 |