JP2745255B2 - 中継器およびその製造方法 - Google Patents
中継器およびその製造方法Info
- Publication number
- JP2745255B2 JP2745255B2 JP3179572A JP17957291A JP2745255B2 JP 2745255 B2 JP2745255 B2 JP 2745255B2 JP 3179572 A JP3179572 A JP 3179572A JP 17957291 A JP17957291 A JP 17957291A JP 2745255 B2 JP2745255 B2 JP 2745255B2
- Authority
- JP
- Japan
- Prior art keywords
- repeater
- collision
- ports
- data
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
- H03K5/023—Shaping pulses by amplifying using field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018557—Coupling arrangements; Impedance matching circuits
- H03K19/018571—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS
- H03K19/018578—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/44—Star or tree networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
- H04L25/085—Arrangements for reducing interference in line transmission systems, e.g. by differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Computing Systems (AREA)
- Spectroscopy & Molecular Physics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Small-Scale Networks (AREA)
- Control Of Driving Devices And Active Controlling Of Vehicle (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Facsimiles In General (AREA)
Description
日の日付で出願された、「ペア媒体アクセスユニット
(Twisted Pair Medium Access Unit )」連続番号07
/480、426の一部係属出願であり、ここにおいて
すべての目的に対して明確に引用により援用される。
おいて使用される中継器に関する。特定的に、この発明
はモノリシックシリコンにおける中継器を有する複数個
のペア媒体付着ユニット(「MAU」)を統合しかつポ
ート拡張能力を提供することに関連する。
タネットワークを使用する。多くの異なったネットワー
ク型がこの生産性の改良を助けるために発達した。その
ようなネットワーク型の1つがキャリアセンス、多重ア
クセス−衝突検出(「CSMA/CD」)ネットワーク
である。ここにおいてすべての目的に対して明確に引用
により援用される、IEEE 802.3標準はCSM
A/CDネットワークに対する動作特性を特定する。ゼ
ロックスコーポレーション(Xerox Corporation )の登
録商標である、イサーネット(Ethernet)として知られ
る商用のシステムはそのようなシステムの一例である。
クにインタフェースするための制御装置を有する複数個
のノードを設ける。そのノードはデータを別のDTEに
転送するためのデータ端末装置(「DTE」)の何らか
の型であり得る。制御装置は特定のネットワークプロト
コルに従っての入力および出力データならびに制御信号
に条件を設ける。交信信号を搬送するために1つまたは
それ以上の媒体型を使用することは可能である。この媒
体はケーブルの周知のかつ予期できるパラメタのために
しばしば同軸ケーブルである。利用できる異なったプロ
トコルの各々は構成されたデータおよび制御情報を必要
とする。制御装置は使用される特定のプロトコルに従っ
てデータおよび制御情報を準備する。データおよび制御
情報はデータおよび制御信号になる。これらの信号は使
用される実際の媒体から独立している。これらの媒体独
立した信号を特定の媒体に特有の信号型に変換すること
はMAUの機能である。付着ユニットインタフェース
(「AUI」)は制御装置およびMAUを結合する。I
EEE 802.3標準はAUI特性と同様にAUIと
MAUとの間でのプロトコルを規定する。
規模での使用に対する障害物は設置コストである。ネッ
トワークを使用するために必要な配線を伴ってビルディ
ングを逆に取付けることはネットワークを設置するため
に相対的に多くのコストを必要とし得る。以前から存在
する電話回線を全体にわたって動作するネットワークプ
ロトコルの発達は配線費用の幾分かを除去することによ
って設置コストを減少させる。以前から存在する電話配
線は典型的にペアケーブルを使用する。ペアケーブルの
問題点はそれを騒音に対して弱くさせているシールドの
欠如から引起こることに直接的に関連している。騒音が
ネットワーク動作を妨害するのでネットワーク媒体とし
てのペアケーブルの使用はネットワークの設置を複雑に
する。ネットワークを動作することによって起こる電磁
気の放射放出における制限もまたある。配線に対するシ
ールディングの欠如に起因して、これらの制限が満たさ
れることはさらに難しくなる。また、前に設置された配
線ネットワークの回線特質はインピーダンス整合を困難
にすることについては予期できず、さらに信号ドライブ
およびレシーバに対する特定を複雑にする。
準を共同で発達させ、これによってすべての目的に対し
て明確に引用により援用される。その草案標準はペア配
線のネットワーク使用を可能にする。10ベース−T草
案標準はペア媒体を介してCSMA/CDプロトコルを
実行するために装置および装置特質を概説する。この草
案標準はMAUおよびその動作を規定する。IEEE
802.3標準を実現する多くのネットワークは多重ノ
ードが従属するところのバス型トポロジーの媒体(同軸
ケーブルのような)を使用する。10ベース−T草案標
準は、しかしながら、ペア媒体に起因して星型トポロジ
ー(3つまたはそれ以上のノードが現われるとき)を必
要とする。この星型トポロジーは星の中心で中継器を有
する。中継器は複数個のポートのうちの1つからデータ
を受取るように機能する。データから嵌め込まれたクロ
ック信号を抽出した後、中継器はそれ自身の内部クロッ
クを伴ってデータを処理する。中継器はそれから、その
ポートのすべてを新しく時間決めされたかつ振幅修正さ
れたデータに同報通信する。中継器は、もしそれがAU
Iポートまたは同軸MAUを含んでいると、そのポート
の1つで分岐バスに接続し得る。こうして、多くのノー
ドが単一中継器ポートに接続し得る。
れるタイミング要求を満たすために、ネットワークは1
つのノードから他のいかなるノードへも続くいかなる直
列においても4つの中継器の最大値を有する。それゆ
え、特定の中継器上の多数の利用可能なポートは星−ト
ポロジーを使用する構成されたネットワークの多数の可
能なユーザにかなり衝撃を与える。中継器上の制限され
たポート利用可能性はネットワークの増大を防ぎかつデ
ィスクリートな(discrete)中継器構成要素の使用を制
限する。特にそのことを考えると、星−トポロジーは中
継器ポートにつき1つのノードを結果としてもたらす。
容量を有する。ネットワーク管理者は必要なようにポー
トを付加しかつネットワークは境界なしに実質的に増加
する。従来的な中継器はリレー機能、実際の中継器をM
AUの媒体付着機能から分離する。それは、中継器機能
が一定の状態でありかつポートが単純に付加されている
ということである。
ストは重要であり得る。中継器コストの削減は中継器機
能を組入れるモノリシック装置を与えることによってそ
の結果として生じる。さらなるコストの削減は中継器機
能およびMAU機能を統合することによって可能であ
る。しかしながら、MAUおよび中継器の単一モノリシ
ック装置への統合は過去になされたようにポートの単純
な付加を防ぐ。各々の単一のチップはドライブ電流制限
に起因して利用可能な制限された数のポートを有するで
あろう。読出装置が認めるように、この数字は相対的に
小さなものであろう。この制限されたポート利用可能性
を直列するたった4つの中継器のさらなる制限に組合わ
せることによって、モノリシック装置によって提供され
るネットワークの大きさを制限する。小さなネットワー
クに対して、この大きさの制限は許容できる。そのよう
な統合された中継器およびMAUユニットはさらに大き
なネットワークまたは予期される将来の拡張の場合に対
して受入れ可能ではないであろう。
実現された装置は望ましくポート拡張機能を与えるであ
ろう。中継器はそのポートの中での衝突に対する監視お
よび適切に応答する付加的な機能を有する。
ポート(たとえば、AUIポート)に結合され、単一ポ
ートからの衝突検出を必要とするであろうため、衝突検
出および処理の複雑は中継器に対して発生する。
るリンクするセグメントから発生する。これらの可動中
のポートがお互いにジャム(jamming )して残っている
唯一のポートであるとき特別な回路は伝送を終えるため
に2つの中継器がJAMパターンをお互いに送ることを
可能かしなくてはならない。さもなければ、2つの中継
器はお互いに永遠にJAMするであろう。
ション9において概説される多重機能および草案10−
ベース−T標準のペアトランシーバ機能を達成する。中
継器のMAUとの統合は全体の製造設置およびハードウ
ェアコストを減ずるのと同様にペアネットワークの設置
を簡素化する。
中継器および多重MAUを複数個のポートに調和させる
ための方法および装置を提供する。統合された装置は拡
張可能でありかつその様々なポート処理機能の中で共通
の回路資源を共有する。
中継器(IMR)を形成するように媒体付着ユニットお
よび中継器機能を統合することである。IMRを伴って
与えられる複数個のポートはAUIポートおよび拡張ポ
ートを含む。IMRはその制御回路が拡張ポートばかり
ではなく複数個の入力/出力ポートの各々にも結合され
る。拡張ポートは様々な制御信号を有して単一中継器ユ
ニットを形成するために2つまたはそれ以上のIMRが
お互いに結合することを許可するように動作する。相互
結合されたIMRは付加的なポートを伴って単一中継器
として正確に機能する。各々の個別中継器チップはIE
EE 802.3標準に従う複数個の中継器機能を行な
う。拡張バスは個別中継器チップの中継器機能の間の相
互関係が中継器ユニットを組立てるいくつかの中継器チ
ップのすべてのポートと関連してこれらの中継器機能を
行なう組合わされた中継器ユニットを製造することを許
可する。中継器ユニットはすべてのIRMの予め指定さ
れたポートの中での予め規定された活動がちょうど多重
装置が単一装置であるかのように処理されることを許可
する。この予め規定された活動はたとえば、様々なポー
トで検出されまたは感知される衝突を含む。
して機能するようにお互いに組合わせ可能な2つまたは
それ以上のIMRを含む。アービタ機能は単一IMRが
他のIMRに対して情報を交換するために拡張バスをア
クセスすることを許可する。情報は単一IMR衝突状態
に関する情報または繰り返しのためのデータを含むかも
しれない。アービタは1つ以上のIMRが拡張バスにア
クセスすることを試みるときを単一中継器ユニットのす
べてのIMRに知らせる。
またはそれ以上のIMRの拡張ポートを組合わせる。拡
張バスを超えて送られた信号は5つの信号を含み、それ
らは2つの双方向性信号、出力信号および2つの入力信
号である。双方向性信号はDATA信号およびJAM信
号を含む。出力信号はREQUEST信号でありかつ入
力信号はCOLLISION信号およびACKNOWL
EDGE信号を含む。従来のアービタ機能は双方向性信
号に対するアクセスを求めるIMRの中の矛盾点を解決
する。アービタは単一REQUEST信号のみのアサー
ション(assertion )時の出力をアサートする(asser
t)単純機能を実現する。
MRのポートからデータを通過させるために、ソースI
MRはREQUESTをアサートする。アービタはただ
単一IMRがアクセスを要求しているだけだとしても、
IMRに対してACKNOWLEDGEをアサートす
る。もし2つまたはそれ以上の要求が同時にアクセスす
ると、アービタはCOLLISIONをアサートし、そ
れは衝突が存在するということをすべてのIMRに知ら
せる。単一要求IMRはデータがDATA回線上で繰り
返されることをアサートする。他のIMRは、ACKN
OWLEDGE信号のアサーションを検出し、それらが
REQUESTをアサートしていない限りにおいてDA
TA回線上のデータが同報通信のためのものであるとい
うことを知る。JAMはソースするIMRが、それが経
験する衝突型に対応するようにDATAを駆動すること
を許可する。
アービタがそれがバス制御だということを認めた後JA
MをアサートしかつDATAをデアサート(deassert)
する。1つのポート衝突を検出する単一IMRはDAT
AおよびJAMの双方がその中継器ユニットの他のIM
Rに情報を与えることをアサートする。JAMのアサー
ションはDATA情報が中継器ポートから同報通信され
ることを禁ずる。
照によってこの発明の性質および利点のさらなる理解が
可能となる。
する集積回路(IC)装置10の1つの可能なピン構成
を図示する。8つの媒体付着ユニット(MAU)および
付着ユニットインタフェース(AUI)。各々のMAU
は引用されかつ援用された係属中の特許出願において開
示されるように回線TD+、TD−、TP+、TP−、
RD+およびRD−のうちの1つを使用する。AUIは
援用された特許出願においてまた説明されるようにDI
+、DI−、DO+、DO−、CI+およびCI−を含
む。
るために1つまたはそれ以上の他のIC装置10に組合
わせ可能である。IC装置10は2つの双方向性信号D
ATAおよびJAMに対してピンを含む。IC10を有
して含まれるものはREQUESTのための1つの出力
ピンおよびACKNOWLEDGEならびにCOLLI
SION信号のための2つの入力ピンである。X1およ
びX2は、中継器ユニットとして構成されるときすべて
のIC装置10と同期するように使用される外部クロッ
クのためのピンである。同様に内部クロックと同期する
外部リセット機能のためのピンは示されない。IEEE
802.3標準は中継器の最小の組の必要な機能を概
説する機械の流れの明細書のための状態の説明を含む。
中継器ユニットはIEEE 802.3標準のこれらの
必要な機能を実現しなくてはならない。図1において示
されないものは必要とされる順序においてこれらの必要
な中継器機能を実現するIC装置10の状態機械であ
る。
DGE、REQUEST、JAMおよびCOLLISI
ONは拡張バスを組立てる。拡張バスは単一中継器ユニ
ットを構成する2つまたはそれ以上のIMRが個別IM
Rの状態機械と同期するようにセマフォ(semaphores)
を交換することを許可する。こうして、IMRは単一中
継器ユニットを含むすべての個別IC装置の中で中継器
およびポート機能を分布する。
繰り返しのためのデータを受信する特定IC装置10は
拡張バスに対するアクセスを要求する。拡張バスに対す
るアクセスは特定IC装置が受信されたデータを繰り返
しのために中継器ユニットの他のIMRに供給すること
を許可する。アクセスの要求はREQUESTをアサー
トすることによってなされる。好ましい実施例におい
て、REQUEST、ACKNOWLEDGEおよびC
OLLISIONはすべてアクティブロー(active lo
w)である。それゆえ、REQUESTのアサーション
は「0」レベルでREQUESTを駆動する結果として
生じる。
アサーションに応答してアサートされたACKNOWL
EDGE信号を受信すると、それは拡張バス制御を得
る。中継器ユニットに対して、COLLISION回線
と同様にACKNOWLEDGE回線はすべて並列に接
続される。こうして、中継器グループのIC装置10の
すべてはACKNOWLEDGEまたはCOLLISI
ONの単一アサーションを検出するであろう。ACKN
OWLEDGE信号のアサーションは特定IC装置10
が繰り返されるべきデータを有するDATAを駆動する
というREQUESTをアサートしていないIC装置1
0を示す。DATAおよびJAM回線はまた並列に接続
される。拡張バス制御を有するIC装置10はすべての
他のIC装置10に対してそのデータを同時に与える。
て、その代わりとしての、COLLISIONのアサー
ションは中継器ユニットのポートを横切ってすべてのI
C装置10に対しての衝突状態の発生を示す。COLL
ISIONのアサーションは要求するIC装置がバスを
DATA回線またはJAM回線を駆動するようにアクセ
スすることを防ぐ。
単一IC装置10による衝突検出もまた起こる。そのよ
うな衝突は信号IC装置10が拡張ポートに対しアクセ
スすることを必要とする。JAM回線はアクセスするI
C装置10がその中継器ユニットにおける他のIC装置
10に衝突の存在を知らせることを許可する。JAMの
アサーションはDATA回線情報が繰り返されるべきで
はないということを示す。むしろ、DATA回線の状態
は他のIC装置10に衝突の型を知らせる。好ましい実
施例において、JAMと同時に起こるDATAのアサー
ションは受信衝突(1つのポート衝突)の検出を示す。
JAMのアサーションおよびDATAの否定はマルチポ
ート衝突の検出を示す。こうして、拡張バスは分布され
た中継器およびポート機能と同期するように機能を達成
する。
OWLEDGEまたはCOLLISIONを否定または
アサートする。この発明の好ましい実施例に従う拡張バ
スを形成するために、アービタは独特の入力での第1お
よび第2のIMRからREQUEST信号の各々を受信
する。独特の入力は拡張バスのアクセスを要求する特定
IMRを単純に識別する。アービタはIMRに対してC
OLLISION信号およびACKNOWLEDGE信
号を並列に与えるように2つの出力回線を有する。多重
IMRで構成された中継器に対して3つの衝突状態があ
る。
以上の中で活性状態のポートを有する。この例におい
て、IMRの各々はアービタに対してREQUESTを
アサートする。アービタは2つまたはそれ以上のREQ
UEST信号の同時のアサーションに応答してすべての
IMRに対してCOLLISIONをアサートする。も
しアービタがIMRに対してACKNOWLEDGEを
アサートした後同じ結果が起こると、それは後で第2の
IMRから第2の要求を受信する。アービタはACKN
OWLEDGEをデアサート(否定、これらの言葉は交
互に使用される)しかつCOLLISIONをアサート
するであろう。IMRはIEEE 802.3標準ごと
にJAMシーケンスを発生することによって衝突に応答
する。
単一IC装置10上の多重活性状態のポートからの結果
として生じる。IMRはREQUESTをアサートし、
かつもしそれがアクセスを要求する唯一のIMRである
なら、拡張バスの制御を得る。マルチポート衝突を経験
するIMRはJAMをアサートすることによって、その
中継器ユニットの他のIMRにDATA回線にわたって
リレーされるその情報が衝突型を説明するということを
知らせる。拡張バスに対してアクセスするIMRによる
JAMのアサーションはIMRがその独自のポート上で
衝突を検出したということを示す。JAMをアサートす
るときにDATAをデアサートすることによって、IM
Rは他のIMRにそれがマルチポート衝突を検出すると
いうことを知らせる。中継器ユニットのIMRはそれに
応答してジャミングシーケンスを発生する。
たは混合セグメントのいずれかを介する1つのIMR上
での単一ポート衝突の結果として生じる。各々の場合に
おける「残された1つのポート」としての第3の衝突型
を参照することによって中継器ユニットがそれら双方を
同様に取扱うということが強調される。中継器ユニット
の1つを除くすべてのポートがジャムシーケンスを中継
器ユニットに結合されたノードに伝送するときに残され
た1つのポートの状態が起こる。2つのセグメント型上
の衝突は異なった理由によって起こるが、中継器システ
ムはその双方に対して同様に応答する。
Rはその独自のマルチポート衝突を検出するIMRに対
して拡張バスを同様にアクセスする。しかしながら、2
つの間における差異はIMR 50がJAMおよびDA
TAの双方をアサートし、それが残された1つのポート
状態を信号で知らせることである。この方法において、
IMRはIEEE 802.3標準ごとに「後退」し始
めかつジャムシーケンスを発生することをやめる。
に対して、IMRは中継器ユニットが残された1つのポ
ート状態において単一ポートを識別するまでジャムシー
ケンスを発生することをやめる。残された単一ポートが
別の中継器ユニットに対して接続しかつポートに接続さ
れた実際のノードにかかわりなくそれに従ってシステム
が動作するということが推測される。2つの中継器がお
互いに不明確にジャムすることを防ぐために、状態機械
はジャムシーケンスが残された1つのポート状態をやめ
ることを必要とする。
合されたマルチポート中継器(IMR)50のブロック
図である。IMR50は複数個の(予め確立された数)
ポートを含む。AUIポート60および8つのペアポー
ト62i はIMR50をネットワークに結合する。ペア
ポート62iはペア草案標準に従いかつIEEE 80
2.3標準の部分に適応できる。ポート62i の各々は
MAUとして動作する。ペアポートは受信されたデータ
(RX)を第1のマルチプレクサ70を介してデコーダ
64および位相ロックループ66に送るための回線を有
する。デコーダ64は受信された信号内に嵌め込まれた
抽出されたタイミングクロックを使用することによって
受信されたデータを抽出するために位相ロックループ6
6に応答する。位相ロックループ66はクロック発生器
72から受信された独立したタイミングクロックを使用
する。クロック発生器72は入力X1およびX2で与え
られた外部クロッキング信号に応答する。
デコーダ64からデコードされたデータを受信する。F
IFO制御回路76はFIFOバッファ74からの読出
しおよびそれへの書込みを管理する。IMR50はすべ
てのそのポートに対して受信されたデータを繰り返すの
みでなく、それはまた繰り返されたデータが適切なプロ
トコル形状にあるように条件を設ける。ペアケーブルを
使用することによって、信号の効率劣化の様々な型を可
能にし、それはタイミング遅延、振幅歪およびプリアン
ブル切断を含む。中継器はそのプリアンプルの入力デー
タパケットを取去りかつその場所に標準プリアンブルを
置換える。中継器はクロック発生器72を伴ってデータ
が適切なマンチェスタ(Manchester)形状にあるように
再び時間決めをしかつコード化する。クロック内の差異
のために入力データと出力データとの間でいくつかのタ
イミング不一致が起こることは可能である。FIFOバ
ッファ74はデータを受信しかつその条件を設けられた
データを繰り返す相対的に独立した動作を可能にするよ
うに必要な順応性を与える。FIFOバッファ74は第
2のマルチプレクサ80への入力のうちの1つを含む。
プリアンブル回路82およびJAMシーケンサ84もま
たマルチプレクサ80への入力である。第3のマルチプ
レクサ86はエンコーダ90へ出力する。エンコーダ9
0は第3のマルチプレクサ86から受信されたデータを
コード化しかつそれを様々なノードへ送るためにポート
に分布する。第2のマルチプレクサ80の出力はデータ
を第3のマルチプレクサ86および拡張ポート100へ
同時に与える。拡張ポートの出力はまたデータを第3の
マルチプレクサ86へ供給する。拡張ポート100は2
つの双方向性信号、DATおよびJAMを含む。1つの
出力信号REQおよびDATならびにJAMに組合わさ
れた2つの入力信号ACKおよびCOLは拡張バス接続
を確立する。
よびデータに応答してIMR50の動作を監視しかつ管
理する。制御回路102は区分およびリンクテスト回路
を含む。制御回路102はポートの動作、FIFO制御
回路76および拡張ポート100を監督するためにタイ
マ回路104からの様々なタイマおよびテストならびに
管理ポート106からの命令を使用する。タイマ回路1
04はクロック発生器72およびテストならびに管理ポ
ート106からの信号に応答する。
成するためにともに結合された3つのIMR50i ユニ
ットのブロック図である。中継器ユニット52は直列の
4つの中継器のうちの1つに対して最大値を計算するの
みである。中継器ユニット52はいずれかの単一IMR
50が有するポートの3倍の数のポートを有するが、さ
もなければ、機能において個別IMR50i と区別がつ
かない。
ためにこの機能を可能にする。DAT端子の各々はその
個別IMR50i を他の個別IMR50i に結合させ
る。このことはJAM端子に対しても同様に真である。
任意のドライバ120はもし個別IMR50i が十分な
電流を供給またはソースできなければいかなる付加的な
駆動機能をも供給する。ドライバ120は単一中継器ユ
ニットを構成するために実質的に無限の数のIMR50
を準備する。外部アービタ機能112は外部プロトコル
の動作を管理し、それは中継器ユニット52動作を許可
する。アービタ機能は標準でありかつこの発明に使用可
能である。アービタ機能112は個別IMR50i から
個別REQ信号を受信する。アービタ機能112からの
単一COL信号および単一ACK信号は個別IMR50
i のそれぞれの端子に結合することによって拡張バスを
完成する。
およびD−型フリップフロップ116に対して共通のク
ロック信号を与える。共通の水晶114は個別IMR5
0i がデータを一致して動作しかつコード化することを
確実にする。Dフリップフロップ116は装置をともに
リセットする。
選択的に可能化するために論理ゲート122を含む。論
理ゲート122はIMR50の各々と相関の特定の任意
のドライバ120を可能化するためにREQUESTお
よびACKNOWLEDGEの同時アサーションに応答
する。任意のドライバ120を可能化することによって
DATAもしくはJAMのいずれかまたはその両方のア
サーションがIMR50のすべてに対してアサートされ
ることが可能となる。IMR50の間で交換されたセマ
フォは上記で説明されたとおりである。
ポート中継器(IMR)ユニット52として機能するこ
とを許可する外部構成要素の構成を図示する概略ブロッ
ク図である。REQUESTおよびACKNOWLED
GE回線はアービタ機能を与えるようにともに拘束され
る。REQUESTのアサーションは自動的にACKN
OWLEDGEをアサートする。COLLISIONは
衝突がないということを示す電圧レベルに拘束される。
DATAおよびJAMは浮動した状態のままでおかれ
る。水晶発振器のような外部クロックソースは伝送のた
めのデータの時間を再び決めるために使用されるクロッ
ク信号を与える。リセット回線は抵抗を介して「1」電
圧レベルに結合されかつ容量を介して接地に結合され
る。
Iポートを伴って中継器ユニットとして機能する。中継
器およびポート機能はIMR50において分布される。
せに応答する図3の特定IMR50の状態を要約する表
である。信号は以下のように対応し、それらはREQ=
REQUEST、ACK=ACKNOWLEDGE、C
OL=COLLISION、DAT=DATA、および
JAM=JAMである。
IMRのための好ましい状態機械処理を図で示す省略さ
れたフロー図である。特定IMR50がアービタ機能1
12(図3)によってバスマスターシップと認められた
後の情報の交換に対して、特定IMR50はソースIM
Rであるが、一方でその他のものは目標、または宛先、
IMRである。ソースIMRの状態機械はフロー図にお
いて概説されるように応答する。
る。定期的に、状態機械は1組のテストを介して循環
し、それは伝送衝突(XMT COL)202の検出、
受信衝突(RX COL)204の検出、繰り返される
べき拡張ポートデータ(EXPPT DATA)206
の検出、および特定IMR50に対する拡張バスでのそ
れ以外のいずれかの受信活動(ANY RA)208の
検出を含む。中継器ユニット52によって受信されたデ
ータなしで、状態機械はIDLE200を介してXMT
COL202(偽)へ、RX COL204(偽)
へ、EXPPTDATA206(偽)へ、かつANY
RA208(偽)へと循環し、IDLE200に戻る。
0でのいずれかの受信活動の検出ANY RA208
(真)、IEEE 802.3標準ごとのデータパケッ
トを処理するように中継器ユニット52の流れを指示す
る。ステップ210はポートで受信されたデータパケッ
トの処理を図示する。ステップ210の部分は図3のア
ービタ機能112からのACKNOWLEDGE信号に
応答して拡張バスの制御を得ることおよびDATAを適
切に駆動することを含む。ステップ210でデータパケ
ットを処理した後、流れはIDLE200ステップへ戻
る。ステップ210の処理の部分は伝送衝突(XMT
COL)220(真)および受信衝突(RX COL)
222(真)のための定期的なチェックを含む。ステッ
プ220およびステップ222はステップ210の後で
起こるものとして図示されるが、ステップ210の全体
を通して定期的に散在させられる。ステップ210は図
6において簡略されて示される中継器ユニット52の複
数個の状態を含む。XMTCOL220真またはRX
COL222真を検出しないことによって、データパケ
ット処理の完成およびIDLE200への復帰がその結
果としてもたらされる。
A206でACKNOWLEDGEを検出するとすぐ
に、234を介してステップ230へ分岐する。ステッ
プ230、拡張ポートデータ(EXP DATA)23
0はそれをそのポートの中で繰返すことによって拡張ポ
ート上でのデータを処理する。ステップ232は、XM
T COLについてテストしかつステップ234はRX
COLについてテストする。衝突型のどちらをも検出
しないことによってIDLE200への復帰をその結果
として生じる。ステップ202、ステップ220、また
はステップ232のいずれか1つでの伝送衝突の検出は
伝送衝突の処理をステップ252を介してステップ23
8へと指示する。伝送衝突は少なくとも4つの例におい
て真であり得る。第1に、IMRのそれ自身のポートの
中でのマルチポート衝突が現われ得る。第2に、データ
パケットのIMRの受信は第2のIMRのデータパケッ
トと一致し得る。第3に、2つの他のIMRは衝突を検
出し得る。第4に、1つの他のIMRはそれ自身のポー
トの中でのマルチポート衝突を検出し得る。第1の例を
除くすべての例において、衝突の検出は拡張バス全体に
わたって起こる。2および3の例に対して、拡張バスは
すべてのIMRに衝突の中継器ユニットを通知するよう
にCOLLISIONのアサーションを含む。第4の場
合において、単一IMRは拡張バスへのアクセスを得
て、かつJAMをアサートしかつDATを否定する。
プ236でクリアされ(CLR CNT)、かつステッ
プ240はそのIMR50がそのポートの中でいずれか
の受信活動(ANY RA)を検出するかどうかをテス
トする。カウンタはクリアされかつジャムビットの最小
限の数が伝送されてしまったことを確実にするのに使用
される。もしANY RAが真であるなら、システムは
拡張バスに対して仲裁し、それはバス制御と認められる
とすぐに、それ自身のDATおよびJAMを選択し戻
し、それによってステップ242での入力信号としての
その出力信号を無視する。もしANY RA240が偽
であるなら、その処理は適切なジャムシーケンスの発生
のためにステップ244へ直接に進む。ステップ242
で、DATおよびJAM入力を仲裁しかつ選択し戻し始
めた後、流れはまたステップ244へと進む。ジャムシ
ーケンスの発生後、システムはステップ246で伝送衝
突状態を入力する。
248でカウンタを使用することによって96ビットの
最小値が伝送されてしまったかどうか(RUNT)を決
定するようにテストする。RUNT真は流れをステップ
240へと指示する。RUNT偽はステップ250でX
MT COLをテストするように流れを指示する。XM
T COL250真は流れをステップ240へと指示す
る。ステップ252はステップ250XMT COL偽
の後で受信衝突(RX COL)をテストする。
衝突ブロック、ステップ260ないし272の適切なス
テップを行なう。ステップ252RX COL偽の後
で、システムはIDLE200へと戻る。
272は、ステップ260でのテスト、ANY RAテ
ストを含む。ステップ260ANY RA真は拡張ポー
トからの入力信号DATおよびJAMの受取りを不能化
する。拡張ポートからの受信衝突はDATAおよびJA
Mの双方のアサーションを介して中継器グループの他の
IMRへと通過するのみである。ステップ262での拡
張ポートの不能化またはANY RA偽のいずれかの
後、状態機械はステップ264でのジャムシーケンスの
発生(GEN JAM)を開始する。ステップ265は
RX COLT真を設定することによって受信衝突状態
を設定する。RX COLTは状態機械において受信衝
突と伝送衝突とを区別する。ステップ265に続くステ
ップ266は受信衝突状態を入力するときシステムを識
別する。
およびステップ270でのRX COLテストは受信衝
突状態266の後に続く。XMT COL真は流れをス
テップ238へ指示し、ステップ240で受信活動をテ
ストするよりも前にカウンタをクリアする。RX CO
L真は流れをステップ260に戻す。RUNT272は
ステップ268XMT COL偽およびステップ270
RX COL偽での決定の後に続く。ステップ272で
のRUNT真は状態機械の流れをステップ260に戻す
が、一方でRUNT偽はステップ200で流れをIDL
Eへと指示する。
しい実施例は中継器の様々な衝突モードに関して同期さ
れかつ情報を与えられる分布された中継器状態機械機能
を含む。状態機械の同期は中継器グループ52がIMR
の全体の組合わせのためにそれらの中継器機能を行なう
ことを許可するように個別IMR機能の動作を相互に関
係させる。図6の状態機械フロー図はIEEE 80
2.3標準において概説された状態機械の流れに対する
いくつかの修正を識別する。一般に、分布された中継器
機能を許可するような特定中継器状態機械に対する変更
の正確な型は特定の実現化例および設計選択に依存して
変化し、それは、IEEE 802.3標準の状態機械
を実現するために使用される方法である。
34、図35および図36ならびに図28ないし図45
はこの発明の好ましい実施例に従うIMR50のIMR
状態機械300に対する制御を実現する機能および回路
図の概略ブロック図である。
ける機能ブロックの概略図である。IMR50は主とし
て拡張ポート(EXPPORT)302、および状態
(STATUS)304ブロックについて信号を受信し
かつ送信するIMR状態機械300を含む。EXPPO
RT302はIMR50を上記で説明された拡張バスに
接続しかつ5つの拡張バス信号に対する接続を含む。M
AUBANK306およびAUIPORT308はポー
トをIMR50に提供する。クロック310機能は水晶
発振器114から外部クロック信号を受信しかついかな
るリセット信号をも受信する。
はいくつかの信号をSTATUS304およびEXPP
ORT302と同様にIMR状態機械300に供給す
る。IMR50および324レシーバ後端(RXBCK
ED)322は衝突持続期間ならびにジャバー(jabbe
r)機能を監視する運転カウンタ(BEHAVCNT)
324を含む。テストポート(TESTPORT)32
6およびリンクテスト機能(LINKTEST)328
はIMR50の機能ブロックを完成する。
概略およびブロック図でありかつ図8、図9および図1
0の他の機能ブロックとの相互作用である。
の機能ユニットから受信する信号および接続を示す機能
ブロック図である。IMRSM300はプリアンブル、
FIFOデータ、およびジャムパターン伝送(転送状態
機械)を制御する状態機械を含む。さらに、物理的転送
タイマはプリアンブルタイマ、小さなパケットタイマお
よびジャム長さタイマの機能性を結びつける。グルー
(Glue)論理は転送状態機械および物理的転送タイマを
指示する。
2.3標準中継器状態図に均等である。IEEE 80
2.3標準に均等の状態機械は特定の伝送に伴うAUI
またはペアMAUの特定のポート型に気がつかないでい
る。状態ブロック304は時間におけるいかなる点での
受信ポートおよび伝送ポートをも識別する。IMRSM
300は拡張ポートデータ受信状態がすべての他のポー
トに対する拡張ポートに対して別個の伝送可能信号を制
御することを可能にするようなIEEE 802.3標
準状態図に対する付加的状態を含む。
機械の評価位相はDATABUF320による使用がポ
ート送信機のTCLK立上り端縁ビット境界線に対して
データを与えることを許可する。CLOCK310は外
部水晶、単一IMR50動作からの20MHz信号、も
しくは単一または多重IMR50動作に対する20MH
z水晶発振器のいずれかを受信する。CLOCK310
は20MHz信号に対して同期される非同期リセット信
号を受信する。CLOCK310はシングルエンディッ
ド(single-ended)10MHzクロックをポート伝送回
路における使用に与えるように2による除算(divide-b
y-two )回路を使用する。2位相重複しないクロック発
生器はシングルエンディッド10MHzクロック波形
(TCLK)から2つの10MHzクロック波形(TP
H1およびTPH2)を発生する。TPH1およびTP
H2はポート伝送回路においてディジタル論理を時間決
めする。
立上がり端縁は伝送データをポートから駆動する。1つ
のTCLK20端縁おきにTCLK立上がり端縁にほぼ
対応するということに注目されたい。状態機械への入力
はTPH2の立上がり端縁上に到達する。新しい出力の
評価およびアサーションはTPH1の立上がり端縁上で
起こる。クロック端縁に関するこの敏速な動作は処理性
能および状態機械の小さなサイズに対する遅いクロック
速度に起因して許される。
310からRESETT、TPH1およびTPH2を受
信する。EXPPORT302は拡張ポートでの受信デ
ータの指示(EXPRXENX)、受信衝突に対応する
宛先IMR50に対する拡張ポートJAMパッド(PA
DJAM)およびDATパッド(PADDAT)回線
(EXRXCOLX)のサンプリングされた状態、なら
なびに宛先IMR50に対する拡張ポートPADJAM
およびPADDAT回線(EXTXCOLX)のサンプ
リングされた状態を受信し、それは伝送衝突に対応し、
かつ中継器グループ52の多重IMR50の間の衝突を
組込む。IMRSM300は拡張ポート伝送可能(EX
PTXENT)およびIMRSM300が受信衝突(R
XCOL)状態(RXCOLT)にあるということの指
示を与える。EXPPORT302はデータ(プリアン
ブル、データ、またはジャム)のそれと一致するタイミ
ングを与えるための使用の前にEXPTXENT1/2
TCLKを遅らせる(EXPDOUTX)。EXPPO
RT302はソースIMR50によってRXCOLTを
PADDATから伝送し、かつ中継器グループ52のす
べてのIMR50が最小のジャムシーケンスを独立して
計算することを可能にする。
が満期になとき、IMRSM300に対して指示を与え
る(TW3DONEX)。TW3DONEXは伝送が再
び可能化されるという事象において小さなパケットを止
める小さなパケットカウンタを初期設定する。TW3は
IEEE 802.3標準ごとのジャバ長さである。1
6ビットカウンタはIMRSM300のスキャンテスト
経路内に含まれるジャバータイマを実現する。ジャバー
タイマはカウント要求よりも前に次のカウントを求める
が、計算することを要求されるまでそのマスタ状態ラッ
チにおいて新しいカウントをストアしない。こうして、
TPH2カウント要求は次に続くTPH2上に発生され
た関連するフラグを伴って、マスタラッチにおける続い
て起こるTPH1の間に新しいカウントをストアすると
いう結果に終るであろう。このタイミング機構はほぼ1
つのいっぱいの10MHzクロックサイクルにカウンタ
評価を見込む。ジャバータイマは連続する伝送の2^1
6+1TCLKS(≒6.55ms)の後TPH2上に
フラグTW2DONECを発生する。このフラグは96
TCLKのジャバー待ち時間の間活性状態におかれる。
好ましい実施例において、前の96TCLKジャバ待ち
時間(2^16+1−96TCLKs)は実現を簡素化
するために連続するジャバーシーケンスにおけるジャバ
ー待ち時間の次のジャバー長さタイミングを減少させ
る。BEHAVCNT324に対してジャムパターンを
発生する(GENJAMT)ために拡張ポートおよび情
報フラグを除外するすべてのポートに対してIMRSM
300は伝送可能化を与える。データの伝送の間、ST
ATUS304は受信ポートおよびリンクテストに失敗
したポートを不能化するようにTXENT信号を修正す
る。GENJAMTはEXPPORT302およびST
ATUS304から送られた受信および伝送衝突信号の
機能であり、それはあるFIFOおよび転送長さ状態を
含む。
らのGENJAMT、TXENT、およびRXCOLT
に応答する。STATUS304は、それがキャリアセ
ンス(CSX)を受信したということと同様に、それが
多重衝突(MLTICOLX)を検出した、またはそれ
が衝突における1つのAUIポートまたはペアMAUポ
ート(ONECOLX)を検出したということを示す信
号を与える。MLTICOLXのアサーションは多重ポ
ートが単一IMR50上で活性状態にあり(拡張ポート
は含まず)かつ伝送衝突に対応するということを暗示す
る。CSXのアサーションはプリアンブル発生が始まる
べきであるということを示す。ONECOLXのアサー
ションはそれが伝送がないときのAUIポートにおいて
のみ衝突が起き、またはジャムシーケンスの間単一AU
IまたはMAUポートが活性状態のままで置かれるとい
うことを暗示するように受信衝突に対応する。
NJAMT、プリアンブル発生(GENPRET)の開
始を指示するフラグ、およびIMRSM300からのデ
ータ(GENDATAT)の伝送を指示するフラグを受
取る。GENDATATはフレーム区切り信号の開始、
FIFOハイウォーターマーク(high-water mark )フ
ラグおよびプリアンブル長さカウントの機能である。I
MRSM300は開始データアウト要求(STDOUT
X)、FIFOが通常空の状態に到達した(DATDO
NEX)という指示、プリアンブル発生を打切るという
要求(ABRTPREX)、およびDATABUF32
0からの電流データパケットを打切るという要求(AB
RTDATX)を受取る。FIFOにおいてハイウォー
ターマークに到達するデータはABRTPREXをアサ
ートする。FIFOアンダーフローまたはオーバーフロ
ーはABRTDATAXをアサートする。DATABU
F320は出力TXDOUTXで適切なIMR拡張、A
UI、またはペアポートによって伝送されるべきプリア
ンブル、データ、またはジャムパターンを与える。IM
RSM300はDATABUF320がいずれかの特定
の時間で偶数または奇数のプリアンブルビットを発生し
たかどうかということを識別するためにTXDOUTX
を使用する。
上で位相ロックされたループロックを打切るようにIM
RSM300からGENJAMTを受信する。AUIP
ORT308はジャム要求のIEEE 802.3標準
の中止の条件を満足させるために96ビットよりも大き
なジャムシーケンスを早めに終らせる(1/2ビット時
間)ために使用される信号を受信する。
0、転送制御(XFRCTL)952、および転送カウ
ンタ(XFRCNT)954を含むIMRSM300の
ブロック図である。XFRSM950は上記で説明され
たようにIEEE802.3標準状態図にほぼ対応し、
かつXFRCTL952およびXFRCNT954は単
一物理転送タイマとして動作する。転送カウンタは最小
JAMパターン伝送を確立するように96ビットを計算
する。また、62ビットでの伝送の後、プリアンブル発
生の時間切れを起こす。XFRSM950はCSX、S
TDOUTX、転送カウンタDATDONEX、TPH
1、TPH2、RESETおよびEXPRXPNXを受
信し、かつBLKJAMT、GENJAMT、GENP
RET、GENDATAT、RXCOLT、EXPTX
ENTおよびTXENTを駆動する。XFRCTL95
2は、XFRSM950からTXENTを受信するのと
同様に、上記で示された図38におけるブロックからA
BRTPREX、ONECOLX、EXRXCOLX、
EXTXCOLX、MLTICOLX、ABRTDAT
X、TW3DONEXおよびTXDOUTXを受信す
る。XFRSM950およびXFRCTL952は複数
個の信号を交換する。これらの信号のうちの1つはIE
EE 802.3標準(RUNTDD)の条件を満足さ
せるためにAUIPORTが他のポートよりも前に1/
2ビット時間のジャミングを終えるべきときを確立す
る。RUNTDDは1つのクロックサイクルによってR
UNTを遅らせるようなTPH1およびTPH2から発
生されたクロッキング遅延を使用するRUNTの遅延機
能である。他の信号は、クリア転送カウンタ(CLRX
CNTT)、中継器ユニット52を横切るすべての受信
衝突のOR処理、受信衝突イン(RXCOLIN)、伝
送された62ビットを示すプリアンブル終了(PRID
ONE)、中継器ユニット52を横切るすべての伝送衝
突のOR処理、伝送衝突イン(TXCOLIN)、FI
FOハイウォーターマーク(ABRTPREX)から発
生された放棄プリアンブル、およびRUNTパケット指
示(RUNT)であり同様にTPH1およびTPH2を
備える。XFRCTL952およびXFRCNT954
は3つの制御信号、すなわちマスタレジスタを所望の初
期カウントに初期設定する信号(INITMSTR)、
1ずつマスタレジスタを増分させる信号(CNTMST
R)、およびそれらは局部中間(スレーブ)レジスタ
(LDSLAVE)の信号ならびに3つのデータ信号D
I1、DI5、およびDI6を交換する。状態機械の各
々のクロックサイクルは1つの移行のみを行なう。
8のXFRSM950の概略図である。図40および図
42ならびに図43のすべてはNxxおよびPSxの符
号が付されたノードによって示されるように接続された
2つのFIGからの信号を伴うXFRSM950を含
む。機能的に、XFRSM950は図33、図34、図
35および図36の状態機械フロー図の機能、移行およ
びテストを達成する。
る。MLTICOLX、EXTXCOLX、またはAB
RTDATXのいずれかのアサーションはTXCOLI
Nをアサートする。ONECOLXまたはEXRXCO
LXのうちのいずれかのアサーションはRXCOLIN
をアサートする。ABRTPREXのアサーションおよ
びTXDOUTXの否定はXFRSM950に対してA
BRTPREXであるマスタプリアンブル放棄(MAB
RTPRE)をアサートする。96ビットがクリア信号
なしに伝送されてしまうまで、伝送はCNTMSTRを
アサートする。CLRXCNTTのアサーションはIN
ITMSTRをアサートする。96ビットが伝送されて
しまうまで、伝送はLDSLAVEをアサートする。9
6ビットが伝送されてしまうまで、伝送はRUNTをア
サートする。62ビットが伝送されてしまったという指
示においてそれを超過する転送カウンタはPREDON
Eをアサートする。
するブロック図である。XFRCNT904はクロック
サイクルごとに一度増分することができる初期設定可能
な同期カウンタである。
EXPPORT302の概略ブロック図である。DAT
Aパッドバッファ(DATPADBF)330、JAM
パッドバッファ(JAMPADBF)332、COLL
ISIONパッドバッファ(COLPADF)334、
ACKNOWLEDGEパッドバッファ(ACKPAD
BF)336およびREQUESTパッドバッファ(R
EQPADBF)338はEXPPORT302を組立
てる。それぞれの機能はパッドを駆動しまたはそれぞれ
のパッドからの信号を受取るように動作する。バッファ
330ないし338は以下に識別されるように特定され
た信号に応答する。これらの信号は、パッド信号に加え
て、クロック信号TCLK、TPH1およびTPH2を
含む。
2の間の関係を図示する。TPH2はTCLKプラス第
1の遅延の否定に対応する。TPH1はTCLKプラス
第2の遅延のアサーションに対応する。第1および代2
の遅延は拡張バスを横切る宛先であるIMRにデータホ
ールドを与えるように選択される。他の入力信号はGE
NJAMT、RXCOLT、EXPDOUTX、受信デ
ータ(RDATAR)、伝送バイパス(TXBPASS
X)、位相ロックループからのデコードされた受信クロ
ック(RCLK)、交互のキャリアセンス可能化(テス
ト機能)(ALTCSENT)、EXPTXENT、お
よびCSXを含む。EXPPORT302は出力信号を
与え、それらはNRZフォーマットにおける拡張ポート
受信されたデータ(EXPDINT)、EXRXCOL
X、EXTXCOLX、PADCOLから受信されたテ
ストモードデータ(COLDATAT)およびEXPR
XENXを含む。EXPPORT302の機能ブロック
は互いに信号を交換し、それはTCLK、TPH1およ
びTPH2信号に加えて、DATのサンプリングされた
状態(DATX)、COLのサンプリングされた状態
(COLX)、JAMのサンプル状態(JAMX)、A
CKのサンプリングされた状態(ACKX)、伝送応答
(TXACKX)、および受信応答を含む(拡張バス上
のIMR伝送を実現し、そうして受信手順RXACKX
を起動する)。EXPTXENTはIMR50によって
どのデータが発生されるかということを制御する。デー
タを発生する(GENDATAT)ためのIMR状態機
械要求を有するEXPTXENTの同時アサーションは
FIFOデータの発生という結果に終る。アサートされ
たGENDATATを有するEXPTXENTの否定は
拡張ポートデータを発生する。読出し装置はソーシング
IMRからのデータが拡張ポートおよびその他のAUI
ならびにペアMAUポートに同時に伝送されるというこ
とに気づくであろう。その結果として、データパケット
はソーシングIMRから拡張ポート宛先IMRに対して
よりも早く2つのTCLKを発生するであろう。この待
ち時間もまたジャムパターン発生の信号を送るPADJ
AMに対して真である。
である。反転出力バッファ400はDATに対して出力
パッドを駆動する(PADDAT)。入力バッファ(N
BUF)402は入力信号をPADDATからバッファ
に入れる。MNLAT404は反転されたTXACKX
信号、またはTXBPASSXのアサーションに応答し
てバッファ400を可能化または不能化する。MNLA
T404の出力はバッファ400を可能化するMNLA
T404の出力のアサーションを伴って、バッファ40
0の動作を可能化または不能化する。
であり、これゆえにその名前が「MNLAT」である。
NLATは透過ラッチであり、そこにおいてクロック信
号のアサーションは入力信号がデータ出力へと通過する
ことを可能にする。NLATはその出力として反転され
た入力信号を与えるように入力信号を反転する。NLA
Tは透過ラッチであり、そこにおいてクロックのアサー
ションはNLATの出力がクロック信号の連続するアサ
ーションなしに変更する入力信号を伴って変更すること
を許可する。MNLATは2つのデータ入力および2つ
のクロック入力を有する。各々のデータ入力は第1のク
ロック入力のアサーションが第1の入力で信号を「ラッ
チ」するために動作するようなクロック入力のうちの1
つと相関する。同様に、第2のクロックのアサーション
は第2の入力信号を「ラッチ」する。
ロック信号TCLK、TPH1およびTPH2において
起こる。ある動作に対して、TNLATは拡張バスを介
してIMRの間で交信された様々な信号を再び時間決め
することに役立つ。TNLATは単一データ入力および
二重クロック入力を有する。両方のクロックをアサート
することによってTNLATの動作が結果として生じ
る。
データを制御する。TPH1の論理積および反転された
TXBPASSXならびにTXBPASSXはクロック
する信号をMNLAT404に与える。TPH1のアサ
ーションおよびTXBPASSXの否定はMNLAT4
04およびMNLAT406の両方のクロック1をアサ
ートする。IMRをテストすることはTXBPASSX
を与えることによって簡素化されるが、この発明の好ま
しい実施例において重要な部分ではない。RDATAR
はテストモードにおけるTXBPASSXのアサーショ
ン時のPADDATで現われる。MNLAT404によ
る反転に起因して、アサーションTPH1およびTXB
PASSXの否定はTXACKX可能化バッファ400
のアサーションを伴う。
PDOUTXの組合わせ論理関数は上記で説明されたよ
うにTXBPASSXのアサーションを除いて、PAD
DATに対してデータを発生する。論理関数はTXAC
KXのアサーションおよびa)TXDOUTXのアサー
ションならびにGENJAMXの否定、またはb)GE
NJAMXおよびRXCOLXの両方のアサーションの
いずれかの時にPADDATをアサートするように結合
する。EXPPORT302を入力するTXDOUTX
はEXPDOUTXになる。GENJAMXおよびRX
COLXは以下のようにGENJAMTおよびRXCO
LTに対応し、各々の信号はそれぞれの信号の1/2ク
ロック遅延されたバージョンである。
の同時アサーションは信号をTNLAT410を介して
PADDATから送る。TPH1の次に続くアサーショ
ンはこれらの信号をNLAT412を介してインバータ
に送る。インバータの出力はEXPDINTを与える。
TNLAT410(2回反転されたPADDAT)の反
転された出力のサンプリングはDATX、時間を進めら
れたEXPDINTを与える。
である。JAMパッド(PADJAM)は入力または出
力信号のうちのいずれかを受信する。反転出力バッファ
420は出力モードに対してPADJAMを駆動しかつ
入力バッファ422は入力モードに対してPADJAM
から入力信号を受信する。MNLAT424からのアサ
ートされた出力はバッファ420を可能化する。MNL
AT426からの出力はデータをバッファ420に与え
る。バッファ420を可能化するために、テストモード
を入力することは、それはTXBPASSをアサートし
ているが、バッファ420、ローに拘束されたMNLA
T424の第2の入力を可能化し、かつMNLAT42
6の出力に対して反転されたRCLKを与える。
サーションおよびTXBPASSXの否定はMNLAT
426の出力に対してNLAT430の反転された出力
をラッチしかつMNLAT424の出力に対して2回反
転されたTXACKXをラッチする。TPH2のアサー
ションはNLAT430の出力に対して2回反転された
GENJAMTをラッチする。それゆえ、TXACKX
のアサーションおよびGENJAMTのアサーションは
テストモードなしで連続するTPH2およびTPH1ク
ロックの後でPADJAMをアサートする。
アサーションはTNLAT432の出力に対する反転さ
れたPADJAM入力データをラッチする。TNLAT
432の反転された出力(2回反転されかつクロック遅
延されたPADJAM入力)はJAMXである。連続す
るTPH1およびTPH2によってNLAT434およ
びNLAT436を介してラッチされた前のサイクルか
らのACKX、COLX、およびCOLXのアサーショ
ンはEXTXCOLXをアサートする。NLATの対、
NLAT434およびNLAT436は衝突に伴う多重
IMRから衝突に伴う1つのIRMへの伝送が1つのク
ロックバス捕捉遅延に起因して平滑に起こることを確実
にする。バス捕捉遅延は、たとえば、多重IRMが前に
衝突に伴って起こっていたときに衝突を有する中継器ユ
ニットのIMRにおける1つのクロック遅延からその結
果として生じる。アービタは多重IMR衝突を示す。衝
突を経験する個別IMRはDATおよびJAM信号を介
して他のIMRへ情報を与える。多重衝突から単一IM
R衝突へのそのような移行に伴う1つのサイクル遅延が
ある。また、JAMXおよびRXACKXのアサーショ
ン、およびDATXの否定はEXTXCOLXをアサー
トする。JAMX、RXACKX、およびDATXのア
サーションはEXRXCOLXをアサートする。
路図である。COLPADBF334はCOLLISI
ONピン(好ましい実施例においてアクティブ ロー)
から入力信号(PADCOL)を受信しかつCOLXお
よびCOLDATATを発生する。TNLAT440に
対するTCLKおよびTPH2の同時アサーションはP
ADCOL(ロー)のアサーションまたはALTCSE
NTの否定時にCOLXをアサートする。TNLAT4
42に対するTCLKおよびTPH1の同時アサーショ
ンはPADCOL(ロー)のアサーション時にCOLD
ATATをアサートする。静電気放電保護装置、ESD
DIA444および入力バッファ446はPADCOL
をバッファに入れる。
路図である。ACKPADBF336はIMR50のA
CKNOWLEDGEピン(アクティブ ロー)から入
力信号(PADACK)を受信しかつPADACK、E
XPTXENT、およびJAMXからACKX、RXA
CKX、EXPRXENXを発生する。ESDDIA4
50および入力バッファ452はACKINを与えるよ
うにPADACKをバッファに入れる。TNLAT45
4およびTNLAT456に対して反転されたTCLK
およびTPH2のアサーションはTNLAT454およ
びTNLAT456の出力に対して反転されたACKI
Nをラッチする。NLAT460に対するTPH2のア
サーションはその出力に対して反転されたEXPTXE
NTをラッチする。TNLAT454の出力およびNL
AT460の出力の同時アサーションはACKXをアサ
ートする。NLAT462に対するTPH1のアサーシ
ョンはその出力に対して反転されたACKXをラッチす
る。NLAT464に対するTPH2のアサーションは
出力に対して反転されたACKX62、先行のサイクル
ACKX(バス捕捉遅延に対して)、および電流EXP
TXETの反転された論理和をラッチする。NLAT4
64の反転された出力およびTNLAT454の出力、
ならびにTNLAT454からの反転された電流ACK
INの同時アサーションはRXACKXをアサートす
る。JAMXの同時否定と同様にNLAT464の反転
された出力およびTNLAT456の出力の同時アサー
ションはEXPRXENXをアサートする。TNLAT
456の出力のアサーションおよびNLAT460の出
力の否定はTXACKXをアサートする。
路図である。REQPADBF338はCSXおよびE
XPTXENTに応答してIMR50のREQUEST
ピンから出力信号(PADREQ)(アクティブ ロ
ー)を駆動する。NLAT470に対するTPH2のア
サーションはその出力に対して2回反転されたEXPT
XENTをラッチする。NLAT472に対するTPH
1のアサーションはその出力に対してCSXおよびNL
AT470の出力の論理和をラッチする。反転出力バッ
ファ474はNLAT472の出力を受信しかつPAD
REQを駆動するようにそれを反転させる。
8、図9および図10のSTATUS304の概略ブロ
ック図である。STATUS304はIMRSM300
からの信号に関連してポートの数および型に対してIM
Rを詳細に述べるように動作する。上記で言及されたよ
うに、IMRSM300はそれが制御するポートの特定
の型およびそれらの数を知らない。STATUS304
ブロックは受信している、かつ伝送しているポートを識
別し、かつJAMパターンかデータのどちらかが伝送さ
れているかどうかを識別するように個別ポートの活動を
監視する。STATUS304はまた、たとえばリンク
テストに失敗したポートのような特定ポートを非選択
し、また受信ポートに対する伝送可能化を不能化するよ
うにポートに対して指示された可能化信号を修正する。
STATUS304はIMR50のMAUポートの各々
に対するMAU状態回路(MAUSTAT)500およ
びAUIポートの各々に対するAUI状態回路(AUI
STAT502)を含む。状態制御(STATCTL)
504はMAUSTAT500回路およびAUISTA
T502回路の動作を支持する。STATUS304は
他の信号の中からTXENT、GENJAMT、ALT
CSENT、TW3DONEX、RXCOLT、RES
ETT、TPH1、およびTPH2を受信する。STA
TUS304はCSX、ONECOLXおよびMLTI
COLXを含む複数個の信号を発生する。
2の概略ブロック図である。AUISTAT502はA
UIキャリアセンス検出器(AUICSDET)51
0、パーティション状態機械(PARTSM)512、
伝送回復カウンタ制御(TXRECCTL)514、伝
送回復カウンタ(TXRECCNT)516、衝突カウ
ント制限カウンタ制御(CCLIMCTL)518およ
び衝突カウント制限カウンタ(CCLIMCNT)52
0を含む。AUICSDET510はIMRSM300
において使用される3つの信号を供給する。これらの信
号はONECOLX、MULTICOLXおよびCSX
を含む。PARTSM512はIEEE802.3標準
パーティション状態機械と均等に働く。
20および図21のMAUSTAT500の概略ブロッ
ク図である。MAUSTAT500はMAUキャリアセ
ンス検出器(MAUCSDET)550、パーティショ
ン状態機械(PARTSM)552、受信リンク状態機
械(RXLNKSM)554、受信リンク検出器(RX
LNKDET)556、CCLIMCTL558および
CCLIMCNT560を含む。MAUSTATはON
ECOLX、MLTICOLX、およびCSXを発生す
ることにおいて使用されるAUISTAT502に対し
てMAUキャリアセンスおよび衝突情報を与えることに
役立つ。
び図24のAUICSDET510の回路図である。衝
突に伴う1つ以上のポートがMLTICOLXをアサー
トする。他のいかなる受信活動またはマルチポート衝突
において残存する1つのポートをも伴わないAUIPO
RTからの受信衝突はONECOLXをアサートする。
いかなる可能化されたポート上の受信活動もCSXをア
サートする。
図8、図9および図10ないし図33、図34、図3
5、および図36ならびに図38ないし図45の信号表
示を使用する状態機械の機能を概説する詳細なIMRS
M500フロー図である。図33、図34、図35およ
び図36のフロー図において、長方形はソーシングIM
R IMRSM300に対する8つの状態のうちの1つ
を表現する。状態の1つの例はステップ600でのID
LEである。楕円形は特定値をアサートする出力を表現
する。出力の1つの例はたとえば、ステップ626での
EXPTXENTのアサーションである。菱形は識別さ
れた値の状態を検査するための決定、またはテストを表
現する。そのようなテストステップの例はTXCOLI
Nの値をテストするステップ604である。もしTXC
OLINが偽であるなら、処理の流れはステップ606
へと続く。TXCOLIN真はステップ850hの実行
という結果に終る。ステップ850hはステップ850
への分岐である。丸はこれらの分岐ステップを表現す
る。
6のステップ210、220および222に対応する。
菱形決定ステップのあるところにおいてテストされた値
は図の下に概説される。値に対する表記法の解釈は、
「+」は「OR」または論理和を意味し、「★」は「A
ND」または論理積を意味し、かつ「!」は「NEGA
TION」または反転を意味する。たとえば、PADD
AT(PADDAT真)のアサーションはGENJAM
Xの否定およびTXDOUTXのアサーションかGEN
JAMXおよびRXCOLXの両方のアサーションのい
ずれかを伴ってPADACKおよびEXPTXENTの
両方のアサーション時に起こる。
図35および図36のフロー図からのIMRSM300
の実現は1つまたはそれ以上のIMR50の中での分布
された中継器機能という結果に終る。中継器機能の分布
は単一中継器として協力して作用し、単一遅延の総計の
みに寄与するこれらのIMR50からの中継器ユニット
52の作成を許可する。ペア媒体ネットワークは直列す
る中継器ユニット52の4つまでを組入れることがで
き、かつさらに、10ベース−T標準およびIEEE
802.3標準に従うことができる。中継器ユニット5
2の各々は特定された数のポートを有することができ、
単一集積回路装置上に設けられた特定の数のポートによ
って制限されはしない。付加チップを組合わせることに
よっていかなる所与の中継器ユニット52に対しても必
要とされるできるだけ多くのポートの付加を許可する。
の概略回路図である。この代替の好ましい実施例は中継
器ユニット902において利用可能であるポートの数を
増加させるために複数個のIMR900を「デイジーチ
ェイン(daisy chains)」する。この構成はIEEE
802.3標準の必要とされる中継器機能に従う。シス
テムは好ましい実施例において与えられるように外部ア
ービタ機能を与えるというよりはアービタ機能を各々の
チップと合体させる。そのようなデイジーチェインアー
ビトレーションシステムがその上外部アービタに応答す
ることができるようにすることは可能である。IMR9
00の各々はこの拡張機能の使用を許可する4つの信号
を含む。これらの4つの信号は、リンクイン(LI)、
リンクアウト(LO)、データ(DAT)および衝突
(COL)を含む。図示されるようにIMR900を接
続するカスケードは制限された拡張を準備する。DAT
および−COLは、「−」がCOLのローレベルアサー
ション(アクティブ ロー)を示すが、それは双方向性
信号である。特定IMR900はそのDAT回線上のプ
リアンブル再生および断片拡張に続くデータパケットに
おいて含まれるデータを出力する。衝突を調べるIMR
900はCOLをアサートし、それは衝突を信号で知ら
せかつ衝突ジャムシーケンスを開始する。リンクイン
(LI)およびリンクアウト(LO)は二重の機能を有
する。リセットの間、LIおよびLOはマスタIMRを
確立する。動作の間、LIおよびLOは多重IMR90
0を横切る衝突を検出するような機構を確立する。連鎖
において「最もハイ」または第1の(LIはアサートさ
れている)特定IMR900 1 をリセットすることはそ
のLOが否定されることを引起こす。IMR900はL
O=LIを設定し、そのLIがハイに拘束されるので第
1のIMR9001 をマスタIMR900にする。IM
R9001 はIMR9002 およびIMR9003 を同
期するようにクロックアウト(CKO)を発生する。
べての入力ポートが使用されないでいるとLOはアサー
トされる(信号の品質エラー(SQE)はない)。もし
特定IMR900の入力ポートのいずれかが何らかのS
QEを有し(それは使用されないでいるのではない)ま
たはLIが否定されると、LOは否定されるであろう。
LIを否定された状態にしかつ信号を何らかの入力ポー
ト上に存在させるIMR900はそれからCOLをアサ
ートするであろう。特定IMR900に対する内部衝突
もまたCOLをアサートする。この機構は、同時データ
が別個のIMR900の入力ポート上に現われるとき中
継器ユニット902の正しい動作を許可する。特定IM
R900のLIのアサーションおよびLOの否定はDA
Tを駆動するようなバスマスターシップを有するそのI
MRという結果に終る。
ましい実施例は中継器ユニット900に対するポートの
数における増加を許可する。デイジーチェイン実現は中
継器ユニット902へ付加され得るポートの数に対する
制限を有し、それはおよそ3つのIMR900であると
信じられている。それゆえ、IMR50の使用によって
提供されたものほどの拡張能力の大きさを必要としない
ネットワークに対して、IMR900は所望の目的に適
うであろう。リップル(Ripple)遅延はIMR900性
能を制限する。
かつ経済的に、IEEE802.3標準との適合を持続
する一方で個別回路から態様を決められた中継器のポー
トの数が増加させられることを許可する。上記はこの発
明の好ましい実施例の完全な説明であるが、これらの好
ましい実施例に対する様々な代替、変更および均等物は
可能である。たとえば、リレー(中継器)を実現するモ
ノリシック回路からなる中継器は同じ拡張システムと相
互接続された中継器回路を伴って、MAUから個々に機
能する。それは、MADがリレーおよびMAUを単一チ
ップに統合させることなくリレー機能から分離するであ
ろうということである。また、選択されたポートの中の
他の予め定められた活動は多重IMRを横切って均等に
実現され得る。それゆえ、上記の説明はこの発明の範囲
を制限しない。付加された請求項はこの発明のこの範囲
を規定しかつ境界を明らかにする。
の1つの可能なピン構成を示す。
ルチポート中継器(IMR)50のブロック図である。
れた3つのIMR50i ユニットのブロック図である。
(IMR)として機能することを許可する外部構成要素
の構成を示す概略ブロック図である。
て図3の特定IMR50の状態を要約する表である。
処理を図で示す省略されたフロー図である。
す図である。
る。
る。
ある。
RT302の概略ブロック図である。
る。
る。
る。
体であることを示す図である。
4の概略ブロック図である。
4の概略ブロック図である。
4の概略ブロック図である。
4の概略ブロック図である。
図である。
る。
る。
図である。
USTAT500の概略ブロック図である。
USTAT500の概略ブロック図である。
とを示す図である。
0の回路図である。
0の回路図である。
0の回路図である。
であることを示す図である。
4、図35および図36の信号表示を使用する状態機械
の機能を概説する詳細なIMRSM500フロー図であ
る。
4、図35および図36の信号表示を使用する状態機械
の機能を概説する詳細なIMRSM500フロー図であ
る。
4、図35および図36の信号表示を使用する状態機械
の機能を概説する詳細なIMRSM500フロー図であ
る。
4、図35および図36の信号表示を使用する状態機械
の機能を概説する詳細なIMRSM500フロー図であ
る。
図である。
図10の他の機能ブロックとのその相互作用の概略およ
びブロック図であり、特に、IMRSM300が他の機
能ユニットから受信する信号および接続を示す機能ブロ
ック図である。
図10の他の機能ブロックとのその相互作用の概略およ
びブロック図であり、転送状態機械(XFRSM)95
0、転送制御(XFRCTL)952、および転送カウ
ンタ(XFRCNT)954を含む。
図10の他の機能ブロックとのその相互作用の概略およ
びブロック図であり、図39のXFRSM950の概略
図である。
図10の他の機能ブロックとのその相互作用の概略およ
びブロック図であり、図42および図43が一体である
ことを示す図である。
図10の他の機能ブロックとのその相互作用の概略およ
びブロック図であり、図39のXFRSM950の概略
図である。
図10の他の機能ブロックとのその相互作用の概略およ
びブロック図であり、図39のXFRSM950の概略
図である。
図10の他の機能ブロックとのその相互作用の概略およ
びブロック図であり、XFRCTL952の概略図であ
る。
図10の他の機能ブロックとのその相互作用の概略およ
びブロック図であり、XFRCNT954の動作を示す
ブロック図である。
係を示す。
Claims (15)
- 【請求項1】 中継器であって、複数個の中継器回路を
含み、中継器回路の各々は1つのポートでデータを受信
しかつ多数の他のポートから前記データを伝送するため
の複数個のポートを有し、前記複数個の中継器回路に結
合され、他の中継器回路の前記多数の他のポートから前
記データを伝送するために前記データを1つの中継器回
路から他の中継器回路へリレーするための手段と、複数
個の中継器回路の各々に結合され、前記複数個の中継器
回路の前記複数個のポートの中で予め定められた活動を
識別するための手段と、前記識別する手段に結合され、
前記複数個の中継器回路に対して前記予め定められた活
動の処理を調整するための手段とを含む、中継器。 - 【請求項2】 前記予め定められた活動が衝突を含む、
請求項1に記載の中継器。 - 【請求項3】 中継器回路の各々がその前記複数個のポ
ートの中で前記予め定められた活動を処理するための手
段を含む、請求項1に記載の中継器。 - 【請求項4】 識別されるべき前記予め定められた活動
を含む前記複数個のポートが前記複数個ポートのすべて
を含む、請求項1に記載の中継器。 - 【請求項5】 中継器回路の各々がその前記複数個のポ
ートの中で前記衝突を処理するための手段を含む、請求
項2に記載の中継器。 - 【請求項6】 前記各々の処理手段に結合され、中継器
に単一ユニットとして前記予め定められた活動を処理さ
せるように前記複数個の中継器回路に前記予め定められ
た活動処理を分配するための手段をさらに含む、請求項
3に記載の中継器。 - 【請求項7】 前記各々の処理手段に結合され、単一ユ
ニットとして中継器に前記衝突を処理させるように前記
複数個の中継器回路に前記衝突処理を分配するための手
段をさらに含む、請求項5に記載の中継器。 - 【請求項8】 中継器であって、データの受信および伝
送のための予め定められた数のポートを各々が有する第
1および第2の中継器回路を含み、前記中継器回路の各
々は1つのポートでデータを受信し、多数の他のポート
から前記データを繰り返すためにステップのシーケンス
を実現し、かつ衝突を処理するための手段を有し、前記
第1および第2の中継器回路に結合され、特定中継器回
路のポートで受信された特定データを別の中継器回路へ
リレーするための拡張ポートを含み、前記拡張ポートは
衝突が前記第1および第2の中継器回路の前記予め定め
られた数のポートの中で検出されていないとき前記特定
中継器回路が前記特定データを前記別の中継器回路へと
通過させることを許可するプロトコルを含み、前記プロ
トコルは単一中継器回路が前記単一中継器回路の衝突状
態に関する情報を他の中継器回路へと通過させることを
許可しかつ前記プロトコルは前記第1および第2の中継
器回路のポートの間の衝突を識別し、前記拡張バスに結
合され、前記第1および第2の中継器回路が単一中継器
として機能することを許可する前記プロトコルを実現す
るためのアービタ機能とを含む、中継器。 - 【請求項9】 中継器であって、 各々がデータの受信および伝送のための予め定められた
数のポートを有しかつ1組の予め規定された中継器機能
を支持する状態機械機能を含む複数個の中継器回路と、 前記複数個の中継器回路に結合され、前記1組の予め規
定された中継器機能を実現する単一中継器として前記複
数個の中継器回路の組合せを作動させるように前記複数
個の中継器回路の組合せのための前記1組の予め規定さ
れた中継器機能を実現するように各中継器の予め規定さ
れた中継器機能の実現を調整するための手段とを含む、
中継器。 - 【請求項10】 前記複数個の中継器回路が3つ以上の
中継器回路を含む、請求項9に記載の中継器。 - 【請求項11】 前記複数個の中継器回路のすべてが調
整される、請求項9に記載の中継器。 - 【請求項12】 中継器であって、複数個の中継器回路
を含み、各々はデータの受信および伝送のための予め定
められた数のポートを有しかつそのポートの中での衝突
の処理を含む1組の予め定められた中継器機能を実現す
るための状態機械を含み、前記中継器回路の各々は、そ
のポートの1つがデータグループを受信したとき出力信
号をアサートするための手段と、もし前記中継器回路が
前記出力信号をアサートしているとすれば、第1の入力
信号のアサーションに応答して第1の双方向性チャネル
に対して前記データグループを与え、さもなければ前記
中継器回路は前記第1の入力信号のアサーションに応答
して前記第1の双方向性チャネル上に設けられたそのポ
ートデータから伝送するための手段と、第1の衝突型ま
たは第2の衝突型を検出しかつ適切な衝突処理シーケン
スを開始するための手段とを含み、前記中継器回路は前
記出力信号および前記第1の入力信号の同時アサーショ
ンに応答して第2の双方向性チャネル上に信号をアサー
トし、前記中継器回路はもし前記衝突が前記第1の衝突
型であれば信号を前記第1の双方向性回線上にアサート
しかつもし前記衝突が前記第2の衝突型であれば前記信
号を前記第1の双方向性回線上に規定し、衝突処理を開
始するように前記第2の双方向性チャネル上の前記第1
の入力信号のアサーションおよび前記信号の同時アサー
ションに応答するための手段を含み、前記衝突処理はも
し前記第1の双方向性チャネル上の前記信号がアサート
されると前記第1の型に対してのものであり、さもなけ
ればもし前記第1の双方向性チャネル上の前記信号が否
定されると第2の衝突型処理を開始し、第2の入力信号
のアサーション時の衝突処理を開始するための手段とを
含み、前記複数個の中継器回路に結合され、もし1つの
出力信号のみがアサートされるとすべての中継器回路に
対して前記第1の入力信号をアサートし、さもなければ
前記アービタ機能が前記第2の入力信号をアサートする
ためのアービタ機能と、中継器回路の各々の前記出力信
号を前記アービタ機能に対して与え、前記アービタ機能
からの前記第1の入力信号を並列に前記中継器回路のす
べてに対して与え、前記アービタ機能からの前記第2の
入力信号を並列に前記中継器回路のすべてに対して与え
る拡張バスとを含み、前記拡張バスは前記複数個の中継
器回路の前記第1の双方向性チャネルをお互いに並列に
相互結合しかつ前記複数個の中継器回路の前記第2の双
方向性チャネルをお互いに並列に相互結合する、中継
器。 - 【請求項13】 拡張能力を伴う制限されたポートの数
を有する中継器回路を製造する方法であって、 予め定められた数のポートを有するディスクリートなチ
ップにおける中継器回路を設けるステップと、 衝突情報を別の中継器回路と交換するための中継器回路
拡張バスを設けるステップとを含む方法。 - 【請求項14】 中継器を製造する方法であって、各々
が衝突情報を交換するために予め定められた数のポート
および拡張バスを有する複数個のディスクリートな中継
器チップを与えるステップと、前記複数個の中継器チッ
プが単一中継器として機能することを許可する前記複数
個の中継器チップの中で衝突情報およびデータを交換す
るためにプロトコルを実現するように前記複数個の中継
器チップを前記拡張バスとともに結合するステップとを
含む方法。 - 【請求項15】 前記プロトコルがデイジーチェインプ
ロトコルを含む、請求項14に記載の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/556,046 US5265123A (en) | 1990-02-15 | 1990-07-20 | Expandable repeater |
US556046 | 1990-07-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04270529A JPH04270529A (ja) | 1992-09-25 |
JP2745255B2 true JP2745255B2 (ja) | 1998-04-28 |
Family
ID=24219676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3179572A Expired - Lifetime JP2745255B2 (ja) | 1990-07-20 | 1991-07-19 | 中継器およびその製造方法 |
Country Status (8)
Country | Link |
---|---|
US (2) | US5265123A (ja) |
EP (1) | EP0467583B1 (ja) |
JP (1) | JP2745255B2 (ja) |
AT (1) | ATE133018T1 (ja) |
DE (1) | DE69116249T2 (ja) |
DK (1) | DK0467583T3 (ja) |
ES (1) | ES2083527T3 (ja) |
GR (1) | GR3019273T3 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6830791B1 (en) | 1998-09-14 | 2004-12-14 | Nippon Sheet Glass Co., Ltd. | Glass panel |
Families Citing this family (54)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5265123A (en) * | 1990-02-15 | 1993-11-23 | Advanced Micro Devices, Inc. | Expandable repeater |
US5455700A (en) * | 1992-04-30 | 1995-10-03 | Fisher Controls International, Inc. | Regenerative communication channel extender |
US5517520A (en) * | 1994-07-15 | 1996-05-14 | Winbond Electronics Corp. | Expandable repeater |
US5615340A (en) * | 1994-07-21 | 1997-03-25 | Allied Telesyn Int'l Corp. | Network interfacing apparatus and method using repeater and cascade interface with scrambling |
CA2157846A1 (en) * | 1994-09-09 | 1996-03-10 | Ashraf Mansur Dahod | Reconfigurable switch matrix for local area network |
US5568476A (en) * | 1994-10-26 | 1996-10-22 | 3Com Corporation | Method and apparatus for avoiding packet loss on a CSMA/CD-type local area network using receive-sense-based jam signal |
US5940597A (en) * | 1995-01-11 | 1999-08-17 | Sony Corporation | Method and apparatus for periodically updating entries in a content addressable memory |
US5857075A (en) * | 1995-01-11 | 1999-01-05 | Sony Corporation | Method and integrated circuit for high-bandwidth network server interfacing to a local area network |
US5764895A (en) * | 1995-01-11 | 1998-06-09 | Sony Corporation | Method and apparatus for directing data packets in a local area network device having a plurality of ports interconnected by a high-speed communication bus |
US6256313B1 (en) | 1995-01-11 | 2001-07-03 | Sony Corporation | Triplet architecture in a multi-port bridge for a local area network |
US5884040A (en) * | 1995-01-11 | 1999-03-16 | Sony Corporation | Per-packet jamming in a multi-port bridge for a local area network |
US5717714A (en) * | 1995-01-30 | 1998-02-10 | Level One Communications, Inc. | Inter-repeater backplane with mixed signal state machine interconnect |
US5777996A (en) * | 1995-01-30 | 1998-07-07 | Level One Communications, Inc. | Inter-repeater backplane for allowing hot-swapping of individual repeater circuits |
US5629685A (en) * | 1995-02-23 | 1997-05-13 | International Business Machines Corporation | Segmentable addressable modular communication network hubs |
US5680113A (en) * | 1995-02-24 | 1997-10-21 | International Business Machines Corporation | Dynamic address assignments to serially connected devices |
US5581559A (en) * | 1995-03-17 | 1996-12-03 | Advanced Micro Devices, Inc. | Inverse packet disrupt for secure networks |
WO1996029803A1 (en) * | 1995-03-20 | 1996-09-26 | Advanced Micro Devices, Inc. | Asynchronous expansion bus for a communication network |
US6292161B1 (en) | 1995-05-09 | 2001-09-18 | Level One Communications, Inc. | Multiple display blink scheme for integrated circuit with application sense |
US5640393A (en) * | 1995-06-02 | 1997-06-17 | Advanced Micro Devices, Inc. | Multiple address security architecture |
US5754540A (en) * | 1995-07-18 | 1998-05-19 | Macronix International Co., Ltd. | Expandable integrated circuit multiport repeater controller with multiple media independent interfaces and mixed media connections |
US5742603A (en) * | 1995-09-14 | 1998-04-21 | Level One Communications, Inc. | Method and apparatus for integrating repeater management, media access control, and bridging functions |
US5764638A (en) * | 1995-09-14 | 1998-06-09 | Level One Communications, Inc. | Method and apparatus for filtering and forwarding messages in a computer network using a last source address |
US5854909A (en) * | 1995-09-29 | 1998-12-29 | Intel Corporation | Test and control access architecture for an integrated circuit |
US5960034A (en) * | 1995-12-01 | 1999-09-28 | Advanced Micro Devices, Inc. | Expandable repeater with built-in tree structure arbitration logic |
US5805596A (en) * | 1995-12-21 | 1998-09-08 | 3 Com Corporation | Method for in-band communication of management information in a backplane architecture of a stackable ethernet repeater |
US5963719A (en) * | 1996-01-22 | 1999-10-05 | Cabletron Systems, Inc. | Two-pin distributed ethernet bus architecture |
US6687487B1 (en) * | 1996-02-07 | 2004-02-03 | Lutron Electronics, Co., Inc. | Repeater for transmission system for controlling and determining the status of electrical devices from remote locations |
US5940399A (en) * | 1996-06-20 | 1999-08-17 | Mrv Communications, Inc. | Methods of collision control in CSMA local area network |
GB9615421D0 (en) * | 1996-07-23 | 1996-09-04 | 3Com Ireland | Multisegment repeater |
US6041061A (en) * | 1997-01-31 | 2000-03-21 | Macronix International Co., Ltd. | Internal arbiter for a repeater in a computer network |
US6118809A (en) * | 1997-01-31 | 2000-09-12 | Advanced Micro Devices | Repeater delay balancing |
US6023476A (en) * | 1997-01-31 | 2000-02-08 | Advanced Micro Devices, Inc. | Signal delays in a logical repeater set |
US6295281B1 (en) * | 1997-05-16 | 2001-09-25 | 3Com Corporation | Symmetric flow control for ethernet full duplex buffered repeater |
US5949818A (en) * | 1997-08-27 | 1999-09-07 | Winbond Electronics Corp. | Expandable ethernet network repeater unit |
US6134240A (en) * | 1997-09-10 | 2000-10-17 | Voloshin; Moshe | Chip address allocation through a serial data ring on a stackable repeater |
US6363067B1 (en) | 1997-09-17 | 2002-03-26 | Sony Corporation | Staged partitioned communication bus for a multi-port bridge for a local area network |
US6301256B1 (en) | 1997-09-17 | 2001-10-09 | Sony Corporation | Selection technique for preventing a source port from becoming a destination port in a multi-port bridge for a local area network |
US6157951A (en) * | 1997-09-17 | 2000-12-05 | Sony Corporation | Dual priority chains for data-communication ports in a multi-port bridge for a local area network |
US6308218B1 (en) | 1997-09-17 | 2001-10-23 | Sony Corporation | Address look-up mechanism in a multi-port bridge for a local area network |
US6617879B1 (en) | 1997-09-17 | 2003-09-09 | Sony Corporation | Transparently partitioned communication bus for multi-port bridge for a local area network |
US6442168B1 (en) | 1997-09-17 | 2002-08-27 | Sony Corporation | High speed bus structure in a multi-port bridge for a local area network |
US6751225B1 (en) | 1997-09-17 | 2004-06-15 | Sony Corporation | Port within a multi-port bridge including a buffer for storing routing information for data packets received in the port |
US6243411B1 (en) | 1997-10-08 | 2001-06-05 | Winbond Electronics Corp. | Infinitely expandable Ethernet network repeater unit |
US6055267A (en) * | 1997-10-17 | 2000-04-25 | Winbond Electronics Corp. | Expandable ethernet network repeater unit |
US6114840A (en) * | 1998-09-17 | 2000-09-05 | Integrated Device Technology, Inc. | Signal transfer devices having self-timed booster circuits therein |
US6785272B1 (en) | 1999-06-24 | 2004-08-31 | Allied Telesyn, Inc. | Intelligent stacked switching system |
US6877055B2 (en) | 2001-03-19 | 2005-04-05 | Sun Microsystems, Inc. | Method and apparatus for efficiently broadcasting transactions between a first address repeater and a second address repeater |
US6826643B2 (en) | 2001-03-19 | 2004-11-30 | Sun Microsystems, Inc. | Method of synchronizing arbiters within a hierarchical computer system |
US20020133652A1 (en) * | 2001-03-19 | 2002-09-19 | Tai Quan | Apparatus for avoiding starvation in hierarchical computer systems that prioritize transactions |
US6735654B2 (en) * | 2001-03-19 | 2004-05-11 | Sun Microsystems, Inc. | Method and apparatus for efficiently broadcasting transactions between an address repeater and a client |
US6889343B2 (en) | 2001-03-19 | 2005-05-03 | Sun Microsystems, Inc. | Method and apparatus for verifying consistency between a first address repeater and a second address repeater |
US20020188790A1 (en) * | 2001-04-11 | 2002-12-12 | Kyuho Park | Apparatus for converting 8-line/4-line ethernet into 2-line ethernet |
US20050232240A1 (en) * | 2004-03-31 | 2005-10-20 | Satoshi Ando | Relay equipment and communication system |
US7076388B2 (en) * | 2004-05-05 | 2006-07-11 | Agilent Technologies, Inc. | Methods and apparatus for handling test number collisions |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4161786A (en) * | 1978-02-27 | 1979-07-17 | The Mitre Corporation | Digital bus communications system |
US4451827A (en) * | 1981-09-22 | 1984-05-29 | The Johns Hopkins University | Local area communication network |
US4413258A (en) * | 1981-12-14 | 1983-11-01 | Burroughs Corporation | Interconnection for local area contention networks |
US4712210A (en) * | 1984-09-07 | 1987-12-08 | Lee Data Corporation | Signal conversion circuit for interconnecting coaxial cable and a twisted pair |
US4701756A (en) * | 1985-09-10 | 1987-10-20 | Burr William E | Fault-tolerant hierarchical network |
US4825435A (en) * | 1985-11-08 | 1989-04-25 | Digital Equipment Corp. | Multiport repeater |
CA1322390C (en) * | 1987-09-22 | 1993-09-21 | Nec Corporation | Star topology local area network |
US5265123A (en) * | 1990-02-15 | 1993-11-23 | Advanced Micro Devices, Inc. | Expandable repeater |
-
1990
- 1990-07-20 US US07/556,046 patent/US5265123A/en not_active Expired - Lifetime
-
1991
- 1991-07-10 EP EP91306261A patent/EP0467583B1/en not_active Expired - Lifetime
- 1991-07-10 AT AT91306261T patent/ATE133018T1/de not_active IP Right Cessation
- 1991-07-10 ES ES91306261T patent/ES2083527T3/es not_active Expired - Lifetime
- 1991-07-10 DK DK91306261.8T patent/DK0467583T3/da active
- 1991-07-10 DE DE69116249T patent/DE69116249T2/de not_active Expired - Lifetime
- 1991-07-19 JP JP3179572A patent/JP2745255B2/ja not_active Expired - Lifetime
-
1993
- 1993-08-05 US US08/102,361 patent/US5430762A/en not_active Expired - Lifetime
-
1996
- 1996-03-12 GR GR960400676T patent/GR3019273T3/el unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6830791B1 (en) | 1998-09-14 | 2004-12-14 | Nippon Sheet Glass Co., Ltd. | Glass panel |
Also Published As
Publication number | Publication date |
---|---|
DE69116249T2 (de) | 1996-10-17 |
DE69116249D1 (de) | 1996-02-22 |
GR3019273T3 (en) | 1996-06-30 |
DK0467583T3 (da) | 1996-04-29 |
ES2083527T3 (es) | 1996-04-16 |
EP0467583B1 (en) | 1996-01-10 |
ATE133018T1 (de) | 1996-01-15 |
US5430762A (en) | 1995-07-04 |
EP0467583A1 (en) | 1992-01-22 |
JPH04270529A (ja) | 1992-09-25 |
US5265123A (en) | 1993-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2745255B2 (ja) | 中継器およびその製造方法 | |
EP0480596B1 (en) | Circuit and method for determining the duration of the time interval between two signals | |
US4807109A (en) | High speed synchronous/asynchronous local bus and data transfer method | |
EP0046203B1 (en) | Multiprocessor arrangement with a common bus | |
US5740174A (en) | Method and apparatus for performing collision detection and arbitration within an expansion bus having multiple transmission repeater units | |
US4450572A (en) | Interface for serial data communications link | |
US5754540A (en) | Expandable integrated circuit multiport repeater controller with multiple media independent interfaces and mixed media connections | |
AU2011304384B2 (en) | Method and apparatus for serial data transmission at a switchable data rate | |
US6260092B1 (en) | Point to point or ring connectable bus bridge and an interface with method for enhancing link performance in a point to point connectable bus bridge system using the fiber channel | |
US5648959A (en) | Inter-module interconnect for simultaneous use with distributed LAN repeaters and stations | |
EP0495575A1 (en) | Repeater interface controller | |
US20140298133A1 (en) | Method and device for serially transferring data, having switchable data encoding | |
US5781745A (en) | High speed communication bus | |
JPH073981B2 (ja) | Sci,spi及びバツフア−ドspi操作モ−ド用のシリアルデ−タバス | |
WO1994022093A2 (en) | Method and apparatus for dynamic, multispeed bus architecture with speed messages independent of data signal transfers | |
EP0616449B1 (en) | Port activity monitor for an integrated multiport repeater | |
US6298067B1 (en) | Distributed arbitration scheme for network device | |
US7958281B2 (en) | Method and apparatus for transmitting data in a flexray node | |
US5557633A (en) | Integrated multi-port repeater having shared resources | |
US8407330B2 (en) | Method and apparatus for the addition and removal of nodes from a common interconnect | |
US6023476A (en) | Signal delays in a logical repeater set | |
US5822325A (en) | Integrated twisted pair filter with a secure RIC function | |
EP3920037A1 (en) | Source synchronous interface with selectable delay on source and delay on destination control | |
EP0480598B1 (en) | Repeater method and apparatus | |
US5949818A (en) | Expandable ethernet network repeater unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980106 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120213 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120213 Year of fee payment: 14 |