JPH0738045A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0738045A JPH0738045A JP5178776A JP17877693A JPH0738045A JP H0738045 A JPH0738045 A JP H0738045A JP 5178776 A JP5178776 A JP 5178776A JP 17877693 A JP17877693 A JP 17877693A JP H0738045 A JPH0738045 A JP H0738045A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit device
- lead frame
- semiconductor chip
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Moulds For Moulding Plastics Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 レジンモールドによる封止工程において、半
導体チップ、タブの上下動を抑制して表面露出およびボ
イドの発生を防止し、耐湿性および信頼性の高いレジン
モールドを行うことができる半導体集積回路装置を提供
する。 【構成】 TSOPなどのレジン厚が薄い薄型パッケー
ジの半導体集積回路装置であって、リードフレーム1の
上部に半導体チップ2がペレット付け材3を介して搭載
され、この半導体チップ2の電極とリードフレーム1の
リードとがワイヤ4によりボンディング接続され、さら
にレジン5によりモールド封止された後にリード成形さ
れる構造となっている。そして、リードフレーム1のタ
ブには突起10が設けられ、この突起10が上方向と下
方向に垂直に折り曲げられ、レジン5の流動バランスの
変化が生じても、モールド金型の底面、上面に突起10
が当たるところで上下動変動が抑えられるようになって
いる。
導体チップ、タブの上下動を抑制して表面露出およびボ
イドの発生を防止し、耐湿性および信頼性の高いレジン
モールドを行うことができる半導体集積回路装置を提供
する。 【構成】 TSOPなどのレジン厚が薄い薄型パッケー
ジの半導体集積回路装置であって、リードフレーム1の
上部に半導体チップ2がペレット付け材3を介して搭載
され、この半導体チップ2の電極とリードフレーム1の
リードとがワイヤ4によりボンディング接続され、さら
にレジン5によりモールド封止された後にリード成形さ
れる構造となっている。そして、リードフレーム1のタ
ブには突起10が設けられ、この突起10が上方向と下
方向に垂直に折り曲げられ、レジン5の流動バランスの
変化が生じても、モールド金型の底面、上面に突起10
が当たるところで上下動変動が抑えられるようになって
いる。
Description
【0001】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特にレジン厚が薄い薄型パッケージなどのレジン
モールドによる封止工程において、レジンの流動変化に
対するリードフレームに搭載された半導体チップの上下
動の防止が可能とされる半導体集積回路装置に適用して
有効な技術に関する。
関し、特にレジン厚が薄い薄型パッケージなどのレジン
モールドによる封止工程において、レジンの流動変化に
対するリードフレームに搭載された半導体チップの上下
動の防止が可能とされる半導体集積回路装置に適用して
有効な技術に関する。
【0002】
【従来の技術】たとえば、従来の半導体集積回路装置に
おいては、特開昭61−287237号公報などに記載
されるように、いずれもICなどの半導体チップやリー
ドの内端などをレジンで封止したレジンパッケージ構造
となっている。
おいては、特開昭61−287237号公報などに記載
されるように、いずれもICなどの半導体チップやリー
ドの内端などをレジンで封止したレジンパッケージ構造
となっている。
【0003】この構造では、チップ搭載、ワイヤ張りが
終了したリードフレームを、モールド金型の上型と下型
との間に挟んで型締めした後、金型内に投入されたレジ
ンタブレットを加圧・加熱して溶融させ、溶けたレジン
によりリードフレーム部分を被うようになっている。
終了したリードフレームを、モールド金型の上型と下型
との間に挟んで型締めした後、金型内に投入されたレジ
ンタブレットを加圧・加熱して溶融させ、溶けたレジン
によりリードフレーム部分を被うようになっている。
【0004】
【発明が解決しようとする課題】ところが、前記のよう
な従来技術においては、近年、急速に増加している薄形
パッケージなどに対して、半導体チップの上面およびタ
ブの下面のレジンが薄いため、モールド時のレジンの流
動バランスの変化によって半導体チップまたはタブが上
下に移動し易くなり、問題点が生じている。
な従来技術においては、近年、急速に増加している薄形
パッケージなどに対して、半導体チップの上面およびタ
ブの下面のレジンが薄いため、モールド時のレジンの流
動バランスの変化によって半導体チップまたはタブが上
下に移動し易くなり、問題点が生じている。
【0005】たとえば、半導体チップまたはタブの上下
動により、半導体チップ、タブの表面が露出したり、レ
ジンモールドの内部にボイドが発生したり、さらには表
面まで貫通ボイドが発生してボンディングワイヤの露出
につながるというような問題まで発生している。
動により、半導体チップ、タブの表面が露出したり、レ
ジンモールドの内部にボイドが発生したり、さらには表
面まで貫通ボイドが発生してボンディングワイヤの露出
につながるというような問題まで発生している。
【0006】そこで、本発明の目的は、レジンモールド
による封止工程において、半導体チップ、タブの上下動
を抑制して表面露出およびボイドの発生を防止し、耐湿
性および信頼性の高いレジンモールドを行うことができ
る半導体集積回路装置を提供することにある。
による封止工程において、半導体チップ、タブの上下動
を抑制して表面露出およびボイドの発生を防止し、耐湿
性および信頼性の高いレジンモールドを行うことができ
る半導体集積回路装置を提供することにある。
【0007】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0008】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【0009】すなわち、請求項1記載の半導体集積回路
装置は、半導体用リードフレームのタブ上に半導体チッ
プを搭載し、この半導体チップの電極と半導体用リード
フレームのインナーリードとをワイヤ接続した後にレジ
ンモールドにより封止する半導体集積回路装置であっ
て、リードフレームのタブに垂直方向に折り曲げ可能な
突起を設けるものである。
装置は、半導体用リードフレームのタブ上に半導体チッ
プを搭載し、この半導体チップの電極と半導体用リード
フレームのインナーリードとをワイヤ接続した後にレジ
ンモールドにより封止する半導体集積回路装置であっ
て、リードフレームのタブに垂直方向に折り曲げ可能な
突起を設けるものである。
【0010】また、請求項2記載の半導体集積回路装置
は、半導体チップの上面とタブの下面にそれぞれ絶縁物
からなるストッパを設けるものである。
は、半導体チップの上面とタブの下面にそれぞれ絶縁物
からなるストッパを設けるものである。
【0011】さらに、請求項3記載の半導体集積回路装
置は、レジンモールド時のモールド金型に出し入れ可能
なイジェクトピンを設けるものである。
置は、レジンモールド時のモールド金型に出し入れ可能
なイジェクトピンを設けるものである。
【0012】
【作用】前記した請求項1記載の半導体集積回路装置に
よれば、タブに突起が設けられることにより、この突起
を垂直方向に上下に折り曲げて、レジンモールド時にモ
ールド金型の底面、上面にタブの突起が当たるところで
上下動を抑え、それ以上のリードフレームに搭載された
半導体チップの変動を防止することができる。
よれば、タブに突起が設けられることにより、この突起
を垂直方向に上下に折り曲げて、レジンモールド時にモ
ールド金型の底面、上面にタブの突起が当たるところで
上下動を抑え、それ以上のリードフレームに搭載された
半導体チップの変動を防止することができる。
【0013】また、前記した請求項2記載の半導体集積
回路装置によれば、半導体チップの上面とタブの下面に
ストッパが設けられることにより、モールド金型の底
面、上面にストッパが当たるところでリードフレームに
搭載された半導体チップの上下動を抑え、前記同様にレ
ジンモールド時における所定範囲以上の変動を防止する
ことができる。
回路装置によれば、半導体チップの上面とタブの下面に
ストッパが設けられることにより、モールド金型の底
面、上面にストッパが当たるところでリードフレームに
搭載された半導体チップの上下動を抑え、前記同様にレ
ジンモールド時における所定範囲以上の変動を防止する
ことができる。
【0014】さらに、前記した請求項3記載の半導体集
積回路装置によれば、モールド金型にイジェクトピンが
設けられることにより、イジェクトピンを押し出して半
導体チップまたはタブに当たるところでリードフレーム
に搭載された半導体チップの上下動を抑え、前記同様に
レジンモールド時における所定範囲以上の変動を防止す
ることができる。
積回路装置によれば、モールド金型にイジェクトピンが
設けられることにより、イジェクトピンを押し出して半
導体チップまたはタブに当たるところでリードフレーム
に搭載された半導体チップの上下動を抑え、前記同様に
レジンモールド時における所定範囲以上の変動を防止す
ることができる。
【0015】これにより、従来のような半導体チップ、
タブの表面が露出したり、レジンモールドの内部にボイ
ドが発生したり、さらには表面まで貫通ボイドが発生し
てボンディングワイヤが露出するようなことがなく、レ
ジンモールドにおける耐湿性および信頼性の向上が可能
となる。
タブの表面が露出したり、レジンモールドの内部にボイ
ドが発生したり、さらには表面まで貫通ボイドが発生し
てボンディングワイヤが露出するようなことがなく、レ
ジンモールドにおける耐湿性および信頼性の向上が可能
となる。
【0016】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
に説明する。
【0017】(実施例1)図1は本発明の実施例1であ
る半導体集積回路装置を示す断面図、図2は本実施例の
半導体集積回路装置に用いられるリードフレームの要部
を示す平面図、図3は本実施例において、リードフレー
ムをモールド金型の間に装着した状態を示す断面図であ
る。
る半導体集積回路装置を示す断面図、図2は本実施例の
半導体集積回路装置に用いられるリードフレームの要部
を示す平面図、図3は本実施例において、リードフレー
ムをモールド金型の間に装着した状態を示す断面図であ
る。
【0018】まず、図1により本実施例の半導体集積回
路装置の構成を説明する。
路装置の構成を説明する。
【0019】本実施例の半導体集積回路装置は、たとえ
ばTSOP(Thin Small Outline Package)などのレジ
ン厚が薄い薄型パッケージの半導体集積回路装置とさ
れ、リードフレーム1の上部に半導体チップ2が接着材
などのペレット付け材3を介して搭載され、この半導体
チップ2の電極とリードフレーム1のリードとが金線な
どのワイヤ4によりボンディング接続され、さらにエポ
キシ樹脂などのレジン5によりモールド封止された後に
リード成形される構造となっている。
ばTSOP(Thin Small Outline Package)などのレジ
ン厚が薄い薄型パッケージの半導体集積回路装置とさ
れ、リードフレーム1の上部に半導体チップ2が接着材
などのペレット付け材3を介して搭載され、この半導体
チップ2の電極とリードフレーム1のリードとが金線な
どのワイヤ4によりボンディング接続され、さらにエポ
キシ樹脂などのレジン5によりモールド封止された後に
リード成形される構造となっている。
【0020】リードフレーム1は、図2に示すように、
半導体チップ2が搭載されるタブ6、このタブ6をリー
ドフレーム1に接続するタブ吊り7、半導体チップ2の
電極とボンディング接続されるインナーリード8、モー
ルド封止後にリード成形されるアウターリード9などか
ら構成され、タブ6には本実施例の特徴である垂直方向
に折り曲げ可能な突起10が4箇所に設けられている。
半導体チップ2が搭載されるタブ6、このタブ6をリー
ドフレーム1に接続するタブ吊り7、半導体チップ2の
電極とボンディング接続されるインナーリード8、モー
ルド封止後にリード成形されるアウターリード9などか
ら構成され、タブ6には本実施例の特徴である垂直方向
に折り曲げ可能な突起10が4箇所に設けられている。
【0021】次に、本実施例の作用について、実際に半
導体集積回路装置を組み立てる場合を説明する。
導体集積回路装置を組み立てる場合を説明する。
【0022】まず、半導体チップ2を、リードフレーム
1のタブ6上にペレット付け材3を介して搭載し、この
半導体チップ2の電極とリードフレーム1のインナーリ
ード8とをワイヤ4によりボンディング接続する。
1のタブ6上にペレット付け材3を介して搭載し、この
半導体チップ2の電極とリードフレーム1のインナーリ
ード8とをワイヤ4によりボンディング接続する。
【0023】さらに、レジン5によりモールド封止する
場合に、たとえば図3に示すようにタブ6の対角位置の
突起10をそれぞれ上方向と下方向に垂直に折り曲げ、
リードフレーム1をモールド金型11の上型12と下型
13との間に挟んで型締めした後にモールド金型11内
にレジンタブレットを投入する。
場合に、たとえば図3に示すようにタブ6の対角位置の
突起10をそれぞれ上方向と下方向に垂直に折り曲げ、
リードフレーム1をモールド金型11の上型12と下型
13との間に挟んで型締めした後にモールド金型11内
にレジンタブレットを投入する。
【0024】そして、このレジンタブレットを加圧・加
熱して溶融させ、溶けたレジン5により半導体チップ2
とリードフレーム1のインナーリード8の部分を被った
後、冷却することによってレジン5によるモールド封止
が終了する。
熱して溶融させ、溶けたレジン5により半導体チップ2
とリードフレーム1のインナーリード8の部分を被った
後、冷却することによってレジン5によるモールド封止
が終了する。
【0025】この場合に、溶けたレジン5の流動バラン
スの変化が生じても、モールド金型11の底面、上面に
タブ6の突起10が当たるところで上下動を抑え、それ
以上の変動を防止することができるので、従来のような
上下動による表面露出、ボイドの発生をなくすことがで
きる。
スの変化が生じても、モールド金型11の底面、上面に
タブ6の突起10が当たるところで上下動を抑え、それ
以上の変動を防止することができるので、従来のような
上下動による表面露出、ボイドの発生をなくすことがで
きる。
【0026】最後に、半導体チップ2がモールド封止さ
れたリードフレーム1を切断し、さらにそれぞれリード
フレーム1のアウターリード9をリード成形して図1の
ような半導体集積回路装置が完成される。
れたリードフレーム1を切断し、さらにそれぞれリード
フレーム1のアウターリード9をリード成形して図1の
ような半導体集積回路装置が完成される。
【0027】従って、本実施例の半導体集積回路装置に
よれば、リードフレーム1のタブ6に垂直方向に折り曲
げ可能な突起10が設けられることにより、モールド金
型11の底面および上面に、上方向または下方向に垂直
に折り曲げられた突起10が当たるところで上下動を抑
えることができるので、上下変動を防止して半導体チッ
プ2およびタブ6などの露出を防止し、さらに内部およ
び表面まで貫通するボイドの発生をなくすことができ
る。
よれば、リードフレーム1のタブ6に垂直方向に折り曲
げ可能な突起10が設けられることにより、モールド金
型11の底面および上面に、上方向または下方向に垂直
に折り曲げられた突起10が当たるところで上下動を抑
えることができるので、上下変動を防止して半導体チッ
プ2およびタブ6などの露出を防止し、さらに内部およ
び表面まで貫通するボイドの発生をなくすことができ
る。
【0028】(実施例2)図4は本発明の実施例2であ
る半導体集積回路装置を示す断面図である。
る半導体集積回路装置を示す断面図である。
【0029】本実施例の半導体集積回路装置は、実施例
1と同様に薄型パッケージの半導体集積回路装置とさ
れ、リードフレーム1aの上部に半導体チップ2がペレ
ット付け材3を介して搭載され、この半導体チップ2の
電極とリードフレーム1aのリードとがワイヤ4により
ボンディング接続され、さらにレジン5によりモールド
封止された後にリード成形される構造となっており、実
施例1との相違点は、タブ6に突起10を設ける代わり
に半導体チップ2の上面とタブ6の下面にストッパ14
を設ける点である。
1と同様に薄型パッケージの半導体集積回路装置とさ
れ、リードフレーム1aの上部に半導体チップ2がペレ
ット付け材3を介して搭載され、この半導体チップ2の
電極とリードフレーム1aのリードとがワイヤ4により
ボンディング接続され、さらにレジン5によりモールド
封止された後にリード成形される構造となっており、実
施例1との相違点は、タブ6に突起10を設ける代わり
に半導体チップ2の上面とタブ6の下面にストッパ14
を設ける点である。
【0030】すなわち、本実施例においては、レジン5
によりモールド封止する場合に、たとえば図4に示すよ
うに半導体チップ2の上面とタブ6の下面にそれぞれ絶
縁物からなるストッパ14が設けられ、これによって溶
けたレジン5の流動バランスの変化が生じても、モール
ド金型11の底面、上面にストッパ14が当たるところ
で上下動を抑え、それ以上の変動を防止することができ
る。
によりモールド封止する場合に、たとえば図4に示すよ
うに半導体チップ2の上面とタブ6の下面にそれぞれ絶
縁物からなるストッパ14が設けられ、これによって溶
けたレジン5の流動バランスの変化が生じても、モール
ド金型11の底面、上面にストッパ14が当たるところ
で上下動を抑え、それ以上の変動を防止することができ
る。
【0031】従って、本実施例の半導体集積回路装置に
よれば、半導体チップ2の上面とタブ6の下面にストッ
パ14が設けられることにより、モールド金型11の底
面および上面にストッパ14が当たるところで上下動を
抑えることができるので、実施例1と同様に上下変動を
防止して半導体チップ2およびタブ6などの露出を防止
し、さらにボイドの発生をなくすことができる。
よれば、半導体チップ2の上面とタブ6の下面にストッ
パ14が設けられることにより、モールド金型11の底
面および上面にストッパ14が当たるところで上下動を
抑えることができるので、実施例1と同様に上下変動を
防止して半導体チップ2およびタブ6などの露出を防止
し、さらにボイドの発生をなくすことができる。
【0032】(実施例3)図5は本発明の実施例3であ
る半導体集積回路装置とそれを上下から挟んだ状態のモ
ールド金型を示す断面図である。
る半導体集積回路装置とそれを上下から挟んだ状態のモ
ールド金型を示す断面図である。
【0033】本実施例の半導体集積回路装置は、実施例
1および2と同様に薄型パッケージの半導体集積回路装
置とされ、リードフレーム1aの上部に半導体チップ2
がペレット付け材3を介して搭載され、この半導体チッ
プ2の電極とリードフレーム1aのリードとがワイヤ4
によりボンディング接続され、さらにレジン5によりモ
ールド封止された後にリード成形される構造となってお
り、実施例1および2との相違点は、突起10またはス
トッパ14を設ける代わりにモールド金型11aにイジ
ェクトピン15を設ける点である。
1および2と同様に薄型パッケージの半導体集積回路装
置とされ、リードフレーム1aの上部に半導体チップ2
がペレット付け材3を介して搭載され、この半導体チッ
プ2の電極とリードフレーム1aのリードとがワイヤ4
によりボンディング接続され、さらにレジン5によりモ
ールド封止された後にリード成形される構造となってお
り、実施例1および2との相違点は、突起10またはス
トッパ14を設ける代わりにモールド金型11aにイジ
ェクトピン15を設ける点である。
【0034】すなわち、本実施例においては、図5に示
すようにレジンモールド時のモールド金型11aの上型
12aおよび下型13aにそれぞれ出し入れ可能なイジ
ェクトピン15が設けられ、レジン5によりモールド封
止する場合に、溶けたレジン5の流動バランスの変化が
生じても、このイジェクトピン15を押し出すことによ
って半導体チップ2またはタブ6に当たるところで上下
動を抑え、それ以上の変動を防止することができる。
すようにレジンモールド時のモールド金型11aの上型
12aおよび下型13aにそれぞれ出し入れ可能なイジ
ェクトピン15が設けられ、レジン5によりモールド封
止する場合に、溶けたレジン5の流動バランスの変化が
生じても、このイジェクトピン15を押し出すことによ
って半導体チップ2またはタブ6に当たるところで上下
動を抑え、それ以上の変動を防止することができる。
【0035】従って、本実施例の半導体集積回路装置に
よれば、モールド金型11aに出し入れ可能なイジェク
トピン15が設けられることにより、半導体チップ2ま
たはタブ6に当たるところで上下動を抑えることができ
るので、実施例1および2と同様に上下変動を防止して
半導体チップ2およびタブ6などの露出を防止し、さら
にボイドの発生をなくすことができる。
よれば、モールド金型11aに出し入れ可能なイジェク
トピン15が設けられることにより、半導体チップ2ま
たはタブ6に当たるところで上下動を抑えることができ
るので、実施例1および2と同様に上下変動を防止して
半導体チップ2およびタブ6などの露出を防止し、さら
にボイドの発生をなくすことができる。
【0036】以上、本発明者によってなされた発明を実
施例1〜3に基づき具体的に説明したが、本発明は前記
実施例に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
施例1〜3に基づき具体的に説明したが、本発明は前記
実施例に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
【0037】たとえば、前記実施例の半導体集積回路装
置については、TSOPの薄型パッケージに適用した場
合について説明したが、本発明は前記実施例に限定され
るものではなく、TQFP(Thin Quad Flat Package)
などのレジン厚が薄い薄形パッケージ、さらにはトラン
スファーモールドによる半導体集積回路装置全般に広く
適用可能である。
置については、TSOPの薄型パッケージに適用した場
合について説明したが、本発明は前記実施例に限定され
るものではなく、TQFP(Thin Quad Flat Package)
などのレジン厚が薄い薄形パッケージ、さらにはトラン
スファーモールドによる半導体集積回路装置全般に広く
適用可能である。
【0038】また、実施例1における突起10の形状、
数量および位置などについては種々の変形が可能であ
り、この場合に半導体チップの搭載、ワイヤボンディン
グなどの作業性を考慮して邪魔にならないように突起を
設けることが望ましい。
数量および位置などについては種々の変形が可能であ
り、この場合に半導体チップの搭載、ワイヤボンディン
グなどの作業性を考慮して邪魔にならないように突起を
設けることが望ましい。
【0039】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【0040】すなわち、リードフレームのタブに垂直方
向に折り曲げ可能な突起の配設、半導体チップの上面と
タブの下面にそれぞれ絶縁物からなるストッパの配設、
またはレジンモールド時のモールド金型に出し入れ可能
なイジェクトピンの配設のいずれかにより、リードフレ
ームに搭載された半導体チップの上下動を抑え、レジン
モールド時における所定範囲以上の変動を防止すること
ができるので、半導体チップ、タブ、ボンディングワイ
ヤの表面露出を防止し、かつレジンモールド内部のボイ
ド、さらには貫通ボイドの発生を防止することができ
る。
向に折り曲げ可能な突起の配設、半導体チップの上面と
タブの下面にそれぞれ絶縁物からなるストッパの配設、
またはレジンモールド時のモールド金型に出し入れ可能
なイジェクトピンの配設のいずれかにより、リードフレ
ームに搭載された半導体チップの上下動を抑え、レジン
モールド時における所定範囲以上の変動を防止すること
ができるので、半導体チップ、タブ、ボンディングワイ
ヤの表面露出を防止し、かつレジンモールド内部のボイ
ド、さらには貫通ボイドの発生を防止することができ
る。
【0041】この結果、樹脂封止型半導体集積回路装置
において、レジンモールド工程における耐湿性および信
頼性を高め、生産歩留まりの向上および品質の安定化が
可能とされる半導体集積回路装置を得ることができる。
において、レジンモールド工程における耐湿性および信
頼性を高め、生産歩留まりの向上および品質の安定化が
可能とされる半導体集積回路装置を得ることができる。
【図1】本発明の実施例1である半導体集積回路装置を
示す断面図である。
示す断面図である。
【図2】実施例1の半導体集積回路装置に用いられるリ
ードフレームの要部を示す平面図である。
ードフレームの要部を示す平面図である。
【図3】実施例1において、リードフレームをモールド
金型の間に装着した状態を示す断面図である。
金型の間に装着した状態を示す断面図である。
【図4】本発明の実施例2である半導体集積回路装置を
示す断面図である。
示す断面図である。
【図5】本発明の実施例3である半導体集積回路装置と
それを上下から挟んだ状態のモールド金型を示す断面図
である。
それを上下から挟んだ状態のモールド金型を示す断面図
である。
1,1a リードフレーム 2 半導体チップ 3 ペレット付け材 4 ワイヤ 5 レジン 6 タブ 7 タブ吊り 8 インナーリード 9 アウターリード 10 突起 11,11a モールド金型 12,12a 上型 13,13a 下型 14 ストッパ 15 イジェクトピン
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/28 A 8617−4M // B29L 31:34
Claims (3)
- 【請求項1】 半導体用リードフレームのタブ上に半導
体チップを搭載し、該半導体チップの電極と前記半導体
用リードフレームのインナーリードとをワイヤ接続した
後にレジンモールドにより封止する半導体集積回路装置
であって、前記リードフレームのタブに垂直方向に折り
曲げ可能な突起を設け、該突起を垂直方向に折り曲げて
レジンモールド時の上下動を抑制することを特徴とする
半導体集積回路装置。 - 【請求項2】 半導体用リードフレームのタブ上に半導
体チップを搭載し、該半導体チップの電極と前記半導体
用リードフレームのインナーリードとをワイヤ接続した
後にレジンモールドにより封止する半導体集積回路装置
であって、前記半導体チップの上面と前記タブの下面に
それぞれ絶縁物からなるストッパを設けてレジンモール
ド時の上下動を抑制することを特徴とする半導体集積回
路装置。 - 【請求項3】 半導体用リードフレームのタブ上に半導
体チップを搭載し、該半導体チップの電極と前記半導体
用リードフレームのインナーリードとをワイヤ接続した
後にレジンモールドにより封止する半導体集積回路装置
であって、レジンモールド時のモールド金型に出し入れ
可能なイジェクトピンを設け、該イジェクトピンを押し
出してレジンモールド時の上下動を抑制することを特徴
とする半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5178776A JPH0738045A (ja) | 1993-07-20 | 1993-07-20 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5178776A JPH0738045A (ja) | 1993-07-20 | 1993-07-20 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0738045A true JPH0738045A (ja) | 1995-02-07 |
Family
ID=16054434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5178776A Pending JPH0738045A (ja) | 1993-07-20 | 1993-07-20 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0738045A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010192930A (ja) * | 2010-04-30 | 2010-09-02 | Rohm Co Ltd | アイランド露出型半導体装置 |
DE102004060378B4 (de) * | 2003-12-24 | 2014-08-28 | Denso Corporation | Verfahren zur Herstellung einer Halbleitervorrichtung |
-
1993
- 1993-07-20 JP JP5178776A patent/JPH0738045A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004060378B4 (de) * | 2003-12-24 | 2014-08-28 | Denso Corporation | Verfahren zur Herstellung einer Halbleitervorrichtung |
JP2010192930A (ja) * | 2010-04-30 | 2010-09-02 | Rohm Co Ltd | アイランド露出型半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2972096B2 (ja) | 樹脂封止型半導体装置 | |
US7274088B2 (en) | Flip-chip semiconductor package with lead frame as chip carrier and fabrication method thereof | |
JP2017028333A (ja) | 半導体装置の製造方法 | |
US6028356A (en) | Plastic-packaged semiconductor integrated circuit | |
KR930004246B1 (ko) | 수지밀봉형 반도체장치 | |
JPH1131776A (ja) | 半導体チップパッケージ | |
JPH08222681A (ja) | 樹脂封止型半導体装置 | |
JP2002118207A (ja) | 半導体パッケージ及びその製造方法 | |
JPH11312706A (ja) | 樹脂封止型半導体装置及びその製造方法、リードフレーム | |
JPH1167809A (ja) | 半導体装置 | |
US6642082B2 (en) | Method for manufacturing a resin-sealed semiconductor device | |
US20010045643A1 (en) | Semiconductor device keeping structural integrity under heat-generated stress | |
JPH0738045A (ja) | 半導体集積回路装置 | |
JP3036339B2 (ja) | 半導体装置 | |
JP2555428B2 (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
JPH05291459A (ja) | 半導体装置及びその製造方法 | |
KR100373891B1 (ko) | 반도체장치 | |
KR100333386B1 (ko) | 칩 스캐일 패키지 | |
JP2001177007A (ja) | 半導体装置及びその製造方法 | |
JPH06132458A (ja) | 樹脂封止型半導体装置およびそのリードフレーム | |
JP4764608B2 (ja) | 半導体装置 | |
JPH11330343A (ja) | 樹脂封止型半導体装置 | |
JP2755719B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JPH0637126A (ja) | レジンモールド型半導体装置及びその製法 | |
JPH08162596A (ja) | リードフレーム及び半導体装置 |