JPH0737372Y2 - 信号合成回路 - Google Patents
信号合成回路Info
- Publication number
- JPH0737372Y2 JPH0737372Y2 JP685890U JP685890U JPH0737372Y2 JP H0737372 Y2 JPH0737372 Y2 JP H0737372Y2 JP 685890 U JP685890 U JP 685890U JP 685890 U JP685890 U JP 685890U JP H0737372 Y2 JPH0737372 Y2 JP H0737372Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- circuits
- clamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【考案の詳細な説明】 （１）考案の目的 ［産業上の利用分野］ 本考案は、複数の入力信号をそれぞれ対応するクランプ
回路でクランプしたのち対応するスイッチ回路を切替え
て互いに合成することにより合成信号としてなる信号合
成回路に関し、特に、複数の入力信号をそれぞれ２つの
異なるタイミングでサンプリングして得た２つ１組のサ
ンプリング信号の間の差分を増幅してそれぞれ対応する
クランプ回路に与えることにより複数の入力信号におけ
る基準レベルの変動に伴なう合成信号の基準レベルの変
動を抑制してなる信号合成回路に関するものである。
回路でクランプしたのち対応するスイッチ回路を切替え
て互いに合成することにより合成信号としてなる信号合
成回路に関し、特に、複数の入力信号をそれぞれ２つの
異なるタイミングでサンプリングして得た２つ１組のサ
ンプリング信号の間の差分を増幅してそれぞれ対応する
クランプ回路に与えることにより複数の入力信号におけ
る基準レベルの変動に伴なう合成信号の基準レベルの変
動を抑制してなる信号合成回路に関するものである。
［従来の技術］ 従来、この種の信号合成回路としては、第３図に示した
信号合成回路10のごとく、複数の入力信号（ここでは検
知器20の奇出力信号SOと偶出力信号SEと）を、それぞれ
増幅回路11A,11Bで増幅したのちタイミングパルス発生
回路19Aで発生されたタイミングパルスSCに応じてそれ
ぞれクランプ回路14A,14Bで適宜にクランプし、タイミ
ングパルス発生回路19Aで発生された互いにπだけの位
相差をもつタイミングパルスSA，SBに応じて交互に動作
するスイッチ回路15A,15Bによって互いに合成すること
により合成信号Ｓとしてなるものが提案されていた。
信号合成回路10のごとく、複数の入力信号（ここでは検
知器20の奇出力信号SOと偶出力信号SEと）を、それぞれ
増幅回路11A,11Bで増幅したのちタイミングパルス発生
回路19Aで発生されたタイミングパルスSCに応じてそれ
ぞれクランプ回路14A,14Bで適宜にクランプし、タイミ
ングパルス発生回路19Aで発生された互いにπだけの位
相差をもつタイミングパルスSA，SBに応じて交互に動作
するスイッチ回路15A,15Bによって互いに合成すること
により合成信号Ｓとしてなるものが提案されていた。
［解決すべき問題点］ しかしながら、従来の信号合成回路10では、（ｉ）複数
の入力信号（すなわち検知器20の奇出力信号SOおよび偶
出力信号SE）が増幅ののち直接にクランプ回路14A,14B
に与えられていたので、複数の入力信号（すなわち検知
器20の奇出力信号SOおよび偶出力信号SE）が高速で変化
するようになると、複数の入力信号（すなわち奇出力信
号SOおよび偶出力信号SE）の基準レベルが変動するよう
になって、合成信号Ｓの基準レベルも変動し安定しなく
なってしまう欠点があり、また（ii）複数の入力信号
（すなわち検知器20の奇出力信号SOおよび偶出力信号
SE）を増幅してクランプしたのちスイッチ回路15A,15B
を介して直ちに合成していたので、スイッチ回路15A,15
Bを動作せしめるためのタイミングパルスSA，SBの周期
を検知器20の動作周期（すなわち奇出力信号SOおよび偶
出力信号SEの周期）に一致せしめなければならず、回路
構成を簡素化できない欠点があり、加えて（iii）スイ
ッチ回路15A,15Bによる合成信号Ｓが単にバッファ回路1
7を介するのみで出力されていたので、スイッチ回路15
A,15Bの切替時刻に対応して合成信号Ｓにグリッチが発
生し易い欠点があった。
の入力信号（すなわち検知器20の奇出力信号SOおよび偶
出力信号SE）が増幅ののち直接にクランプ回路14A,14B
に与えられていたので、複数の入力信号（すなわち検知
器20の奇出力信号SOおよび偶出力信号SE）が高速で変化
するようになると、複数の入力信号（すなわち奇出力信
号SOおよび偶出力信号SE）の基準レベルが変動するよう
になって、合成信号Ｓの基準レベルも変動し安定しなく
なってしまう欠点があり、また（ii）複数の入力信号
（すなわち検知器20の奇出力信号SOおよび偶出力信号
SE）を増幅してクランプしたのちスイッチ回路15A,15B
を介して直ちに合成していたので、スイッチ回路15A,15
Bを動作せしめるためのタイミングパルスSA，SBの周期
を検知器20の動作周期（すなわち奇出力信号SOおよび偶
出力信号SEの周期）に一致せしめなければならず、回路
構成を簡素化できない欠点があり、加えて（iii）スイ
ッチ回路15A,15Bによる合成信号Ｓが単にバッファ回路1
7を介するのみで出力されていたので、スイッチ回路15
A,15Bの切替時刻に対応して合成信号Ｓにグリッチが発
生し易い欠点があった。
そこで、本考案は、これらの欠点を除去すべく、複数の
入力信号をそれぞれ２つの異なるタイミングでサンプリ
ングして得た２つ１組のサンプリング信号の間の差分を
増幅してそれぞれ対応するクランプ回路に与えることに
より複数の入力信号における基準レベルの変動に伴なう
合成信号の基準レベルの変動を抑制してなる信号合成回
路を提供せんとするものである。
入力信号をそれぞれ２つの異なるタイミングでサンプリ
ングして得た２つ１組のサンプリング信号の間の差分を
増幅してそれぞれ対応するクランプ回路に与えることに
より複数の入力信号における基準レベルの変動に伴なう
合成信号の基準レベルの変動を抑制してなる信号合成回
路を提供せんとするものである。
（２）考案の構成 ［問題点の解決手段］ 本考案により提供される問題点の解決手段は、 「複数の入力信号をそれぞれ対応するクランプ回路でク
ランプしたのち対応するスイッチ回路を切替えて互いに
合成することにより合成信号としてなる信号合成回路に
おいて、 （ａ）複数の入力信号をそれぞれ２つの異なるタイミン
グでサンプリングして保持し２つ１組のサンプリング信
号として出力するための２つ１組の複数のサンプルホー
ルド回路（12A1，12A2；12B1，12B2）と、 （ｂ）複数のサンプルホールド回路（12A1，12A2；12
B1，12B2）の出力端に対しそれぞれ各組ごとに非反転入
力端および反転入力端が接続されかつ出力端がそれぞれ
対応するクランプ回路の入力端に接続されており、２つ
１組のサンプリング信号の間の差分をそれぞれ増幅した
のち対応するクランプ回路に与えるための複数の差動増
幅器（13A;13B）と を備えてなることを特徴とする信号合成回路」 である。
ランプしたのち対応するスイッチ回路を切替えて互いに
合成することにより合成信号としてなる信号合成回路に
おいて、 （ａ）複数の入力信号をそれぞれ２つの異なるタイミン
グでサンプリングして保持し２つ１組のサンプリング信
号として出力するための２つ１組の複数のサンプルホー
ルド回路（12A1，12A2；12B1，12B2）と、 （ｂ）複数のサンプルホールド回路（12A1，12A2；12
B1，12B2）の出力端に対しそれぞれ各組ごとに非反転入
力端および反転入力端が接続されかつ出力端がそれぞれ
対応するクランプ回路の入力端に接続されており、２つ
１組のサンプリング信号の間の差分をそれぞれ増幅した
のち対応するクランプ回路に与えるための複数の差動増
幅器（13A;13B）と を備えてなることを特徴とする信号合成回路」 である。
［作用］ 本考案にかかる信号合成回路は、上述の［問題点の解決
手段］に明示ごとく、複数の入力信号をそれぞれ対応す
るクランプ回路でクランプしたのち対応するスイッチ回
路を切替えて互いに合成することにより合成信号として
なる信号合成回路であって、特に、（ａ）複数の入力信
号をそれぞれ２つの異なるタイミングでサンプリングし
て保持し２つ１組のサンプリング信号として出力するた
めの２つ１組の複数のサンプルホールド回路と、（ｂ）
複数のサンプルホールド回路の出力端に対しそれぞれ各
組ごとに非反転入力端および反転入力端が接続されかつ
出力端がそれぞれ対応するクランプ回路の入力端に接続
されており、２つ１組のサンプリング信号の間の差分を
それぞれ増幅したのち対応するクランプ回路に与えるた
めの複数の差動増幅器とを備えてなるので、 （ｉ）複数の入力信号が高速で変化するようになって合
成信号の基準レベルが変動するようになっても抑制可能
とする作用 をなし、また （ii）タイミングパルスの周期を複数の入力信号の周期
よりも大きくして回路構成を簡素化する作用 をなす。
手段］に明示ごとく、複数の入力信号をそれぞれ対応す
るクランプ回路でクランプしたのち対応するスイッチ回
路を切替えて互いに合成することにより合成信号として
なる信号合成回路であって、特に、（ａ）複数の入力信
号をそれぞれ２つの異なるタイミングでサンプリングし
て保持し２つ１組のサンプリング信号として出力するた
めの２つ１組の複数のサンプルホールド回路と、（ｂ）
複数のサンプルホールド回路の出力端に対しそれぞれ各
組ごとに非反転入力端および反転入力端が接続されかつ
出力端がそれぞれ対応するクランプ回路の入力端に接続
されており、２つ１組のサンプリング信号の間の差分を
それぞれ増幅したのち対応するクランプ回路に与えるた
めの複数の差動増幅器とを備えてなるので、 （ｉ）複数の入力信号が高速で変化するようになって合
成信号の基準レベルが変動するようになっても抑制可能
とする作用 をなし、また （ii）タイミングパルスの周期を複数の入力信号の周期
よりも大きくして回路構成を簡素化する作用 をなす。
［実施例］ 次に、本考案にかかる信号合成回路について、その好ま
しい実施例を挙げ、添付図面を参照しつつ、具体的に説
明する。しかしながら、以下に説明する実施例は、本考
案の理解を容易化ないし促進化するために記載されるも
のであって、本考案を限定するために記載されるもので
はない。換言すれば、以下に説明される実施例において
開示される各要素は、本考案の精神ならびに技術的範囲
に属する全ての設計変更ならびに均等物置換を含むもの
である。
しい実施例を挙げ、添付図面を参照しつつ、具体的に説
明する。しかしながら、以下に説明する実施例は、本考
案の理解を容易化ないし促進化するために記載されるも
のであって、本考案を限定するために記載されるもので
はない。換言すれば、以下に説明される実施例において
開示される各要素は、本考案の精神ならびに技術的範囲
に属する全ての設計変更ならびに均等物置換を含むもの
である。
（添付図面の説明） 第１図は、本考案にかかる信号合成回路の一実施例を示
すための回路図であって、複数の入力信号として検知器
20から出力された奇出力信号SOと偶出力信号SEとを互い
に合成して合成信号Ｓとする場合を示している。
すための回路図であって、複数の入力信号として検知器
20から出力された奇出力信号SOと偶出力信号SEとを互い
に合成して合成信号Ｓとする場合を示している。
第２図は、第１図実施例の動作を説明するためのタイム
チャート図である。
チャート図である。
（実施例の構成） まず、第１図および第２図を参照しつつ、本考案にかか
る信号合成回路の一実施例について、その構成を詳細に
説明する。ここでは、説明を簡潔とするために、複数の
入力信号が、検知器20から出力された奇出力信号SOおよ
び偶出力信号SEである場合についてのみ説明する。10 は、本考案にかかる信号合成回路であって、検知器20
の一方の出力端（“奇出力端”という）QOに入力端が接
続されており奇出力信号SOを処理するための奇出力処理
回路10Aと、検知器20の他方の出力端（“偶出力端”と
いう）QEに入力端が接続されており偶出力信号SEを処理
するための偶出力処理回路10Bと、奇出力処理回路10Aの
出力端および偶出力処理回路10Bの出力端に接続されて
おり奇出力処理回路10Aおよび偶出力処理回路10Bで処理
済の奇出力処理信号SO *および偶出力処理信号SE *を合成
し合成信号Ｓとして出力するための信号合成回路10C
と、奇出力処理回路10A，偶出力処理回路10Bおよび検知
器20に対して接続されており奇出力処理回路10A，偶出
力処理回路10Bおよび検知器20の動作タイミングを制御
するための制御回路10Dとを備えている。
る信号合成回路の一実施例について、その構成を詳細に
説明する。ここでは、説明を簡潔とするために、複数の
入力信号が、検知器20から出力された奇出力信号SOおよ
び偶出力信号SEである場合についてのみ説明する。10 は、本考案にかかる信号合成回路であって、検知器20
の一方の出力端（“奇出力端”という）QOに入力端が接
続されており奇出力信号SOを処理するための奇出力処理
回路10Aと、検知器20の他方の出力端（“偶出力端”と
いう）QEに入力端が接続されており偶出力信号SEを処理
するための偶出力処理回路10Bと、奇出力処理回路10Aの
出力端および偶出力処理回路10Bの出力端に接続されて
おり奇出力処理回路10Aおよび偶出力処理回路10Bで処理
済の奇出力処理信号SO *および偶出力処理信号SE *を合成
し合成信号Ｓとして出力するための信号合成回路10C
と、奇出力処理回路10A，偶出力処理回路10Bおよび検知
器20に対して接続されており奇出力処理回路10A，偶出
力処理回路10Bおよび検知器20の動作タイミングを制御
するための制御回路10Dとを備えている。
奇出力処理回路10Aは、検知器20の奇出力端QOに入力端
が接続されており奇出力信号SOを増幅して奇出力増幅信
号SO 1とするための増幅回路11Aと、増幅回路11Aの出力
端に対してそれぞれ入力端が接続されており２つの異な
るタイミングで奇出力増幅信号SO 1をサンプリングして
所定時間だけ保持しサンプリング信号SO 11，SO 12として
出力するための２つ１組のサンプルホールド回路12A1，
12A2と、サンプルホールド回路12A1，12A2の出力端に対
してそれぞれ非反転入力端および反転入力端が接続され
ておりサンプルホールド回路12A1，12A2の出力信号（す
なわちサンプリング信号SO 11，SO 12）の間の差分SO 11−
SO 12を求めて増幅し差分増幅信号SO 2とするための差動
増幅器13Aと、差動増幅器13Aの出力端に対して入力端が
接続されており差動増幅器13Aの出力信号（すなわち差
分増幅信号SO 2を適宜にクランプしクランプ信号SO 3とす
るためのクランプ回路14Aと、クランプ回路14Aの出力端
に対して入力端が接続されておりクランプ回路14Aの出
力信号（すなわちクランプ信号SO 3）を奇出力処理信号S
O *とするためのスイッチ回路15Aとを包有している。ス
イッチ回路15Aは、たとえば電界効果トランジスタなど
の周知の回路素子によって形成すればよい。
が接続されており奇出力信号SOを増幅して奇出力増幅信
号SO 1とするための増幅回路11Aと、増幅回路11Aの出力
端に対してそれぞれ入力端が接続されており２つの異な
るタイミングで奇出力増幅信号SO 1をサンプリングして
所定時間だけ保持しサンプリング信号SO 11，SO 12として
出力するための２つ１組のサンプルホールド回路12A1，
12A2と、サンプルホールド回路12A1，12A2の出力端に対
してそれぞれ非反転入力端および反転入力端が接続され
ておりサンプルホールド回路12A1，12A2の出力信号（す
なわちサンプリング信号SO 11，SO 12）の間の差分SO 11−
SO 12を求めて増幅し差分増幅信号SO 2とするための差動
増幅器13Aと、差動増幅器13Aの出力端に対して入力端が
接続されており差動増幅器13Aの出力信号（すなわち差
分増幅信号SO 2を適宜にクランプしクランプ信号SO 3とす
るためのクランプ回路14Aと、クランプ回路14Aの出力端
に対して入力端が接続されておりクランプ回路14Aの出
力信号（すなわちクランプ信号SO 3）を奇出力処理信号S
O *とするためのスイッチ回路15Aとを包有している。ス
イッチ回路15Aは、たとえば電界効果トランジスタなど
の周知の回路素子によって形成すればよい。
偶出力処理回路10Bは、検知器20の偶出力端QEに入力端
が接続されており偶出力信号SEを増幅して偶出力増幅信
号SE 1とするための増幅回路11Bと、増幅回路11Bの出力
端に対してそれぞれ入力端が接続されており２つの異な
るタイミングで偶出力増幅信号SE 1をサンプリングして
所定時間だけ保持しサンプリング信号SE 11，SE 12として
出力するための２つ１組のサンプルホールド回路12B1，
12B2と、サンプルホールド回路12B1，12B2の出力端に対
してそれぞれ非反転入力端および反転入力端が接続され
ておりサンプルホールド回路12B1，12B2の出力信号しす
なわちサンプリング信号SE 11，SE 12）の間の差分SE 11−
SE 12を求めて増幅し差分増幅信号SE 2とするための差動
増幅器13Bと、差動増幅器13Bの出力端に対して入力端が
接続されており差動増幅器13Bの出力信号（すなわち差
分増幅信号SE 2）を適宜にクランプしクランプ信号SE 3と
するためのクランプ回路14Bと、クランプ回路14Bの出力
端に対して入力端が接続されておりクランプ回路14Bの
出力信号（すなわちクランプ信号SE 3）を偶出力処理信
号SE *とするためのスイッチ回路15Bとを包有している。
スイッチ回路15Bは、たとえば電界効果トランジスタな
どの周知の回路素子によって形成すればよい。
が接続されており偶出力信号SEを増幅して偶出力増幅信
号SE 1とするための増幅回路11Bと、増幅回路11Bの出力
端に対してそれぞれ入力端が接続されており２つの異な
るタイミングで偶出力増幅信号SE 1をサンプリングして
所定時間だけ保持しサンプリング信号SE 11，SE 12として
出力するための２つ１組のサンプルホールド回路12B1，
12B2と、サンプルホールド回路12B1，12B2の出力端に対
してそれぞれ非反転入力端および反転入力端が接続され
ておりサンプルホールド回路12B1，12B2の出力信号しす
なわちサンプリング信号SE 11，SE 12）の間の差分SE 11−
SE 12を求めて増幅し差分増幅信号SE 2とするための差動
増幅器13Bと、差動増幅器13Bの出力端に対して入力端が
接続されており差動増幅器13Bの出力信号（すなわち差
分増幅信号SE 2）を適宜にクランプしクランプ信号SE 3と
するためのクランプ回路14Bと、クランプ回路14Bの出力
端に対して入力端が接続されておりクランプ回路14Bの
出力信号（すなわちクランプ信号SE 3）を偶出力処理信
号SE *とするためのスイッチ回路15Bとを包有している。
スイッチ回路15Bは、たとえば電界効果トランジスタな
どの周知の回路素子によって形成すればよい。
出力合成回路10Cは、奇出力処理回路10Aに含まれたスイ
ッチ回路15Aの出力端と偶出力処理回路10Bに含まれたス
イッチ回路15Bの出力端に対して入力端が接続されてお
りスイッチ回路15A,15B（すなわち奇出力処理回路10Aお
よび偶出力処理回路10B）の出力信号（すなわち奇出力
処理信号SO *および偶出力処理信号SE *）を所定時間だけ
保持することによってスイッチ回路15A,15B（すなわち
奇出力処理回路10Aおよび偶出力処理回路10B）の出力信
号（すなわち奇出力処理信号SO *および偶出力処理信号S
E *）の合成信号Ｓからグリッチを除去するためのホール
ド回路16と、ホールド回路16の出力端に対して入力端が
接続されかつ出力端が後続の回路（図示せず）に接続さ
れており後続の回路に対する合成信号Ｓの伝達を円滑と
するためのバッファ回路17とを包有している。
ッチ回路15Aの出力端と偶出力処理回路10Bに含まれたス
イッチ回路15Bの出力端に対して入力端が接続されてお
りスイッチ回路15A,15B（すなわち奇出力処理回路10Aお
よび偶出力処理回路10B）の出力信号（すなわち奇出力
処理信号SO *および偶出力処理信号SE *）を所定時間だけ
保持することによってスイッチ回路15A,15B（すなわち
奇出力処理回路10Aおよび偶出力処理回路10B）の出力信
号（すなわち奇出力処理信号SO *および偶出力処理信号S
E *）の合成信号Ｓからグリッチを除去するためのホール
ド回路16と、ホールド回路16の出力端に対して入力端が
接続されかつ出力端が後続の回路（図示せず）に接続さ
れており後続の回路に対する合成信号Ｓの伝達を円滑と
するためのバッファ回路17とを包有している。
制御回路10Dは、所定の周波数をもつ発振出力SFを出力
するための発振器18と、発振器18の出力端に対して入力
端が接続されかつ第１の出力端がサンプルホールド回路
12A1，12B1の制御端およびスイッチ回路15Aの制御端に
接続されかつ第２の出力端がサンプルホールド回路12
A2，12B2の制御端およびスイッチ回路15Bの制御端に接
続されかつ第３の出力端がクランプ回路14A,14Bの制御
端に接続されており発振出力SFから第１ないし第３のタ
イミングパルスSA，SB，SCを作成したのち第１のタイミ
ングパルスSAをサンプルホールド回路12A1，12B1の制御
端およびスイッチ回路15Aの制御端に対して与えかつ第
２のタイミングパルスSBをサンプルホールド回路12A2，
12B2の制御端およびスイッチ回路15Bの制御端に与えか
つ第３のタイミングパルスSCをクランプ回路14A,14Bの
制御端に対して与えるためのタイミングパルス発生回路
19Aとを包有している。
するための発振器18と、発振器18の出力端に対して入力
端が接続されかつ第１の出力端がサンプルホールド回路
12A1，12B1の制御端およびスイッチ回路15Aの制御端に
接続されかつ第２の出力端がサンプルホールド回路12
A2，12B2の制御端およびスイッチ回路15Bの制御端に接
続されかつ第３の出力端がクランプ回路14A,14Bの制御
端に接続されており発振出力SFから第１ないし第３のタ
イミングパルスSA，SB，SCを作成したのち第１のタイミ
ングパルスSAをサンプルホールド回路12A1，12B1の制御
端およびスイッチ回路15Aの制御端に対して与えかつ第
２のタイミングパルスSBをサンプルホールド回路12A2，
12B2の制御端およびスイッチ回路15Bの制御端に与えか
つ第３のタイミングパルスSCをクランプ回路14A,14Bの
制御端に対して与えるためのタイミングパルス発生回路
19Aとを包有している。
制御回路10Dは、更に、発振器18の出力端に対して入力
端が接続されかつ出力端が検知器20の制御端QCに接続さ
れており発振出力SFから駆動信号SDを作成したのち検知
器20に対して与えるための駆動回路19Bを備えている。
端が接続されかつ出力端が検知器20の制御端QCに接続さ
れており発振出力SFから駆動信号SDを作成したのち検知
器20に対して与えるための駆動回路19Bを備えている。
（実施例の作用） 更に、第１図および第２図を参照しつつ、本考案にかか
る信号合成回路の一実施例について、その作用を詳細に
説明する。
る信号合成回路の一実施例について、その作用を詳細に
説明する。
本考案にかかる信号合成回路10では、制御回路10Dに包
有されたタイミングパルス発生回路19Aで発振器18の発
振出力SFからタイミングパルスSA，SB，SCを作成して奇
出力処理回路10Aおよび偶出力処理回路10Bに与えてお
り、また制御回路10Dに包有された駆動回路19Bで発振器
18の発振出力SFから駆動信号SDを作成して検知器20の制
御端QCに与えている。
有されたタイミングパルス発生回路19Aで発振器18の発
振出力SFからタイミングパルスSA，SB，SCを作成して奇
出力処理回路10Aおよび偶出力処理回路10Bに与えてお
り、また制御回路10Dに包有された駆動回路19Bで発振器
18の発振出力SFから駆動信号SDを作成して検知器20の制
御端QCに与えている。
検知器20は、駆動信号SDに応じて、奇出力端QOおよび偶
出力端QEから交互に奇出力信号SOおよび偶出力信号SEを
出力する。
出力端QEから交互に奇出力信号SOおよび偶出力信号SEを
出力する。
検知器20の奇出力信号SOは、奇出力処理回路10Aに包有
された増幅回路11Aによって適宜に増幅され、奇出力増
幅信号SO 1とされる。奇出力増幅信号SO 1は、２つ１組の
サンプルホールド回路12A1，12A2に与えられており、タ
イミングパルス発生回路19Aから与えられたタイミング
パルスSA，SBに応じて２つの異なるタイミングでサンプ
リングされ所定時間だけ保持される。
された増幅回路11Aによって適宜に増幅され、奇出力増
幅信号SO 1とされる。奇出力増幅信号SO 1は、２つ１組の
サンプルホールド回路12A1，12A2に与えられており、タ
イミングパルス発生回路19Aから与えられたタイミング
パルスSA，SBに応じて２つの異なるタイミングでサンプ
リングされ所定時間だけ保持される。
サンプルホールド回路12A1，12A2の出力（すなわちサン
プリング信号SO 11，SO 12）は、差動増幅器13Aの非反転
出力端および反転出力端に与えられており、その差分SO
11−SO 12が適宜に増幅されて出力される。
プリング信号SO 11，SO 12）は、差動増幅器13Aの非反転
出力端および反転出力端に与えられており、その差分SO
11−SO 12が適宜に増幅されて出力される。
差動増幅器13Bの出力（すなわち差分増幅信号SO 2）は、
クランプ回路14Aに与えられており、タイミングパルス
発生回路19Aから与えられたタイミングパルスSCに応じ
て適宜にクランプされる。
クランプ回路14Aに与えられており、タイミングパルス
発生回路19Aから与えられたタイミングパルスSCに応じ
て適宜にクランプされる。
クランプ回路14Aの出力（すなわちクランプ信号SO 3）
は、スイッチ回路15Aに与えられており、タイミングパ
ルスSAに応じてスイッチ回路15Aがオン状態とされると
きに通過せしめられて奇出力処理信号SO *とされ、出力
合成回路10Cに与えられる。
は、スイッチ回路15Aに与えられており、タイミングパ
ルスSAに応じてスイッチ回路15Aがオン状態とされると
きに通過せしめられて奇出力処理信号SO *とされ、出力
合成回路10Cに与えられる。
これに対し、検知器20の偶出力信号SEは、偶出力処理回
路10Bに包有された増幅回路11Bによって適宜に増幅さ
れ、偶出力増幅信号SE 1とされる。偶出力増幅信号S
E 1は、２つ１組のサンプルホールド回路12B1，12B2に与
えられており、タイミングパルス発生回路19Bから与え
られたタイミングパルスSA，SBに応じて２つの異なるタ
イミングでサンプリングされ所定時間だけ保持される。
路10Bに包有された増幅回路11Bによって適宜に増幅さ
れ、偶出力増幅信号SE 1とされる。偶出力増幅信号S
E 1は、２つ１組のサンプルホールド回路12B1，12B2に与
えられており、タイミングパルス発生回路19Bから与え
られたタイミングパルスSA，SBに応じて２つの異なるタ
イミングでサンプリングされ所定時間だけ保持される。
サンプルホールド回路12B1，12B2の出力（すなわちサン
プリング信号SE 11，SE 12）は、差動増幅器13Bの非反転
出力端および反転出力端に与えられており、その差分SE
11−SE 12が適宜に増幅されて出力される。
プリング信号SE 11，SE 12）は、差動増幅器13Bの非反転
出力端および反転出力端に与えられており、その差分SE
11−SE 12が適宜に増幅されて出力される。
差動増幅器13Bの出力（すなわち差分増幅信号SE 2）は、
クランプ回路14Bに与えられており、タイミングパルス
発生回路19Bから与えられたタイミングパルスSCに応じ
て適宜にクランプされる。
クランプ回路14Bに与えられており、タイミングパルス
発生回路19Bから与えられたタイミングパルスSCに応じ
て適宜にクランプされる。
クランプ回路14Bの出力（すなわちクランプ信号SE 3）
は、スイッチ回路15Bに与えられており、タイミングパ
ルスSAに応じてスイッチ回路15Bがオン状態とされると
きに通過せしめられて偶出力処理信号SE *とされ、出力
合成回路10Cに与えられる。
は、スイッチ回路15Bに与えられており、タイミングパ
ルスSAに応じてスイッチ回路15Bがオン状態とされると
きに通過せしめられて偶出力処理信号SE *とされ、出力
合成回路10Cに与えられる。
出力合成回路10Cでは、奇出力処理回路10Aから与えられ
た奇出力処理信号SO *と偶出力処理回路10Bから与えられ
た偶出力処理信号SE *とがホールド回路16によって所定
時間だけ保持されたのち、バッファ回路17を介し合成信
号Ｓとして出力されている。このため、合成信号Ｓで
は、奇出力処理信号SO *と偶出力処理信号SE *との結合部
分（ひいてはスイッチ回路15A,15Bの切替時刻に相当す
る部分）にグリッチを生じることを回避できる。
た奇出力処理信号SO *と偶出力処理回路10Bから与えられ
た偶出力処理信号SE *とがホールド回路16によって所定
時間だけ保持されたのち、バッファ回路17を介し合成信
号Ｓとして出力されている。このため、合成信号Ｓで
は、奇出力処理信号SO *と偶出力処理信号SE *との結合部
分（ひいてはスイッチ回路15A,15Bの切替時刻に相当す
る部分）にグリッチを生じることを回避できる。
（実施例の要約） 本考案にかかる信号合成回路10は、複数の入力信号とし
て与えられた検知器20の奇出力信号SOと偶出力信号SEと
をそれぞれ第1,第２のクランプ回路14A,14Bでクランプ
したのち第1,第２のスイッチ回路15A,15Bを切替えて互
いに合成することにより合成信号Ｓとしており、特に、
（ａ）奇出力信号SOを第１のタイミングでサンプリング
して保持し第１のサンプリング信号SO 11として出力する
ための第１のサンプルホールド回路12A1と、（ｂ）奇出
力信号SOを第２のタイミングでサンプリングして保持し
第２のサンプリング信号SO 12として出力するための第２
のサンプルホールド回路12A2と、（ｃ）第1,第２のサン
プルホールド回路12A1，12A2の出力端がそれぞれ非反転
入力端および反転入力端に接続されかつ出力端が第１の
クランプ回路14Aの入力端に接続されており第1,第２の
サンプリング信号SO 11，SO 12の間の差分を増幅したのち
第１のクランプ回路14Aに与えるための第１の差動増幅
器13Aと、（ｄ）偶出力信号SEを第１のタイミングでサ
ンプリングして保持し第３のサンプリング信号SE 11とし
て出力するための第３のサンプルホールド回路12B1と、
（ｅ）偶出力信号SEを第２のタイミングでサンプリング
して保持し第４のサンプリング信号SE 12として出力する
ための第４のサンプルホールド回路12B2と、（ｆ）第3,
第４のサンプルホールド回路12B1，12B2の出力端がそれ
ぞれ非反転入力端および反転入力端に接続されかつ出力
端が第２のクランプ回路14Bの入力端に接続されており
第3,第４のサンプリング信号SE,11，SE 12の間の差分を
増幅したのち第２のクランプ回路14Bに与えるための第
２の差動増幅器13Bとを備えてなるので、（ｉ）検知器2
0の奇出力信号SOおよび偶出力信号SEが高速で変化する
ようになって合成信号Ｓの基準レベルが変動するように
なっても抑制可能（すなわちノイズを抑制可能）とで
き、また（ii）タイミングパルスの周期を検知器20の奇
出力信号SOおよび偶出力信号SEの周期よりも大きくして
回路構成を簡素化できる。
て与えられた検知器20の奇出力信号SOと偶出力信号SEと
をそれぞれ第1,第２のクランプ回路14A,14Bでクランプ
したのち第1,第２のスイッチ回路15A,15Bを切替えて互
いに合成することにより合成信号Ｓとしており、特に、
（ａ）奇出力信号SOを第１のタイミングでサンプリング
して保持し第１のサンプリング信号SO 11として出力する
ための第１のサンプルホールド回路12A1と、（ｂ）奇出
力信号SOを第２のタイミングでサンプリングして保持し
第２のサンプリング信号SO 12として出力するための第２
のサンプルホールド回路12A2と、（ｃ）第1,第２のサン
プルホールド回路12A1，12A2の出力端がそれぞれ非反転
入力端および反転入力端に接続されかつ出力端が第１の
クランプ回路14Aの入力端に接続されており第1,第２の
サンプリング信号SO 11，SO 12の間の差分を増幅したのち
第１のクランプ回路14Aに与えるための第１の差動増幅
器13Aと、（ｄ）偶出力信号SEを第１のタイミングでサ
ンプリングして保持し第３のサンプリング信号SE 11とし
て出力するための第３のサンプルホールド回路12B1と、
（ｅ）偶出力信号SEを第２のタイミングでサンプリング
して保持し第４のサンプリング信号SE 12として出力する
ための第４のサンプルホールド回路12B2と、（ｆ）第3,
第４のサンプルホールド回路12B1，12B2の出力端がそれ
ぞれ非反転入力端および反転入力端に接続されかつ出力
端が第２のクランプ回路14Bの入力端に接続されており
第3,第４のサンプリング信号SE,11，SE 12の間の差分を
増幅したのち第２のクランプ回路14Bに与えるための第
２の差動増幅器13Bとを備えてなるので、（ｉ）検知器2
0の奇出力信号SOおよび偶出力信号SEが高速で変化する
ようになって合成信号Ｓの基準レベルが変動するように
なっても抑制可能（すなわちノイズを抑制可能）とで
き、また（ii）タイミングパルスの周期を検知器20の奇
出力信号SOおよび偶出力信号SEの周期よりも大きくして
回路構成を簡素化できる。
本考案にかかる信号合成回路10は、更に、第1,第２のス
イッチ回路15A,15Bの出力端をホールド回路16の入力端
に接続することにより奇出力処理信号SO *および偶出力
処理信号SE *を合成するに際し、所定時間だけ保持して
いるので、第1,第２のスイッチ回路15A,15Bの切替時刻
に対応して合成信号Ｓに生じるグリッチを除去できる。
イッチ回路15A,15Bの出力端をホールド回路16の入力端
に接続することにより奇出力処理信号SO *および偶出力
処理信号SE *を合成するに際し、所定時間だけ保持して
いるので、第1,第２のスイッチ回路15A,15Bの切替時刻
に対応して合成信号Ｓに生じるグリッチを除去できる。
（３）考案の効果 上述より明らかなように、本考案にかかる信号合成回路
は、上述の［問題点の解決手段］に明示したごとく、複
数の入力信号をそれぞれ対応するクランプ回路でクラン
プしたのち対応するスイッチ回路に切替えて互いに合成
することにより合成信号としてなる信号合成回路であっ
て、特に、（ａ）複数の入力信号をそれぞれ２つの異な
るタイミングでサンプリングして保持し２つ１組のサン
プリング信号として出力するための２つ１組の複数のサ
ンプルホールド回路と、（ｂ）複数のサンプルホールド
回路の出力端に対しそれぞれ各組ごとに非反転入力端お
よび反転入力端が接続されかつ出力端がそれぞれ対応す
るクランプ回路の入力端に接続されており、２つ１組の
サンプリング信号の間の差分をそれぞれ増幅したのち対
応するクランプ回路に与えるための複数の差動増幅器と
を備えてなるので、 （ｉ）複数の入力信号が高速で変化するようになって合
成信号の基準レベルが変動するようになっても抑制可能
とできる効果 を有し、また （ii）タイミングパルスの周期を複数の入力信号の周期
よりも大きくでき回路構成を簡素化できる効果 を有する。
は、上述の［問題点の解決手段］に明示したごとく、複
数の入力信号をそれぞれ対応するクランプ回路でクラン
プしたのち対応するスイッチ回路に切替えて互いに合成
することにより合成信号としてなる信号合成回路であっ
て、特に、（ａ）複数の入力信号をそれぞれ２つの異な
るタイミングでサンプリングして保持し２つ１組のサン
プリング信号として出力するための２つ１組の複数のサ
ンプルホールド回路と、（ｂ）複数のサンプルホールド
回路の出力端に対しそれぞれ各組ごとに非反転入力端お
よび反転入力端が接続されかつ出力端がそれぞれ対応す
るクランプ回路の入力端に接続されており、２つ１組の
サンプリング信号の間の差分をそれぞれ増幅したのち対
応するクランプ回路に与えるための複数の差動増幅器と
を備えてなるので、 （ｉ）複数の入力信号が高速で変化するようになって合
成信号の基準レベルが変動するようになっても抑制可能
とできる効果 を有し、また （ii）タイミングパルスの周期を複数の入力信号の周期
よりも大きくでき回路構成を簡素化できる効果 を有する。
第１図は本考案にかかる信号合成回路の一実施例を示す
ための回路図、第２図は第１図実施例の動作を説明する
ためのタイムチャート図、第３図は従来例を示すための
回路図である。10 ……信号合成回路10A ……奇出力処理回路 11A……増幅回路 12A1，12A2……サンプルホールド回路 13A……差動増幅器 14A……クランプ回路 15A……スイッチ回路10B ……偶出力処理回路 11B……増幅回路 12B1，12B2……サンプルホールド回路 13B……差動増幅器 14B……クランプ回路 15B……スイッチ回路10C ……出力合成回路 16……ホールド回路 17……バッファ回路10D ……制御回路 18……発振器 19A……タイミングパルス発生回路 19B……駆動回路20 ……検知器 QO……奇出力端 QE……偶出力端 QC……制御端
ための回路図、第２図は第１図実施例の動作を説明する
ためのタイムチャート図、第３図は従来例を示すための
回路図である。10 ……信号合成回路10A ……奇出力処理回路 11A……増幅回路 12A1，12A2……サンプルホールド回路 13A……差動増幅器 14A……クランプ回路 15A……スイッチ回路10B ……偶出力処理回路 11B……増幅回路 12B1，12B2……サンプルホールド回路 13B……差動増幅器 14B……クランプ回路 15B……スイッチ回路10C ……出力合成回路 16……ホールド回路 17……バッファ回路10D ……制御回路 18……発振器 19A……タイミングパルス発生回路 19B……駆動回路20 ……検知器 QO……奇出力端 QE……偶出力端 QC……制御端
Claims (1)
- 【請求項１】複数の入力信号をそれぞれ対応するクラン
プ回路でクランプしたのち対応するスイッチ回路を切替
えて互いに合成することにより合成信号としてなる信号
合成回路において、 （ａ）複数の入力信号をそれぞれ２つの異なるタイミン
グでサンプリングして保持し２つ１組のサンプリング信
号として出力するための２つ１組の複数のサンプルホー
ルド回路（12A1，12A2；12B1，12B2）と、 （ｂ）複数のサンプルホールド回路（12A1，12A2；12
B1，12B2）の出力端に対しそれぞれ各組ごとに非反転入
力端および反転入力端が接続されかつ出力端がそれぞれ
対応するクランプ回路の入力端に接続されており、２つ
１組のサンプリング信号の間の差分をそれぞれ増幅した
のち対応するクランプ回路に与えるための複数の差動増
幅器（13A;13B）と を備えてなることを特徴とする信号合成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP685890U JPH0737372Y2 (ja) | 1990-01-26 | 1990-01-26 | 信号合成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP685890U JPH0737372Y2 (ja) | 1990-01-26 | 1990-01-26 | 信号合成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0398519U JPH0398519U (ja) | 1991-10-14 |
| JPH0737372Y2 true JPH0737372Y2 (ja) | 1995-08-23 |
Family
ID=31510528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP685890U Expired - Lifetime JPH0737372Y2 (ja) | 1990-01-26 | 1990-01-26 | 信号合成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0737372Y2 (ja) |
-
1990
- 1990-01-26 JP JP685890U patent/JPH0737372Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0398519U (ja) | 1991-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5621319A (en) | Chopped hall sensor with synchronously chopped sample-and-hold circuit | |
| JP2007214613A (ja) | 増幅回路 | |
| JP3467975B2 (ja) | 位相検出回路 | |
| JP3222276B2 (ja) | コンパレータ回路およびコンパレータ回路の制御方法 | |
| JPH04147498A (ja) | サンプルホールド回路 | |
| JPH0737372Y2 (ja) | 信号合成回路 | |
| JPH06197019A (ja) | デジタルオシロスコープ | |
| JPH05504223A (ja) | アナログ信号のための標本化回路 | |
| JPH02306722A (ja) | Ｄ／ａ変換装置 | |
| JPH03104481A (ja) | ビデオカメラにおけるインターポレーションを利用した画質改善回路 | |
| JPH07131677A (ja) | ビデオ信号のサグ補正回路 | |
| JP2932044B2 (ja) | 信号調整回路 | |
| JPS62231499A (ja) | サンプルホ−ルド回路 | |
| JPH05316338A (ja) | サンプルホールド回路 | |
| JP3048745B2 (ja) | アナログ入力装置 | |
| JPH02268511A (ja) | 二相パルス発生回路 | |
| JP2784782B2 (ja) | Ｃｃｄ出力回路 | |
| JPS61187470A (ja) | 電荷結合素子駆動回路 | |
| KR950014018B1 (ko) | 직선보간장치 및 그 보간방법 | |
| JP2809008B2 (ja) | Ｃｃｄの信号処理回路 | |
| JPH0335672A (ja) | 固体撮像装置 | |
| JP2762542B2 (ja) | コンパレータ回路 | |
| JPS6326033A (ja) | Ａｄ変換装置 | |
| JPH05151794A (ja) | サンプルホールド回路 | |
| JPH0323708Y2 (ja) |