JPH07321112A - 半導体素子の金属配線形成方法 - Google Patents

半導体素子の金属配線形成方法

Info

Publication number
JPH07321112A
JPH07321112A JP7055240A JP5524095A JPH07321112A JP H07321112 A JPH07321112 A JP H07321112A JP 7055240 A JP7055240 A JP 7055240A JP 5524095 A JP5524095 A JP 5524095A JP H07321112 A JPH07321112 A JP H07321112A
Authority
JP
Japan
Prior art keywords
metal wiring
forming
film
wiring layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7055240A
Other languages
English (en)
Inventor
Jun K Kim
ズン・ギ・キム
Kyung I Lee
ギョン・イル・リ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd, Goldstar Electron Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH07321112A publication Critical patent/JPH07321112A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 工程の単純化と素子の集積度及び電気的な特
性を向上させるアルミニウム酸化防止膜を有する金属配
線層形成方法を提供する。 【構成】 本発明は、基板１１上に銅金属層１２を形成
する工程と、前記銅金属層の露出した表面にアルミニウ
ム薄膜を選択的なＣＶＤ法により蒸着して酸化防止膜１
３を形成する工程と、を含む。アルミニウム薄膜は、厚
さ１００Å以下に形成され、大気中または熱処理時にＡ
ｌ2Ｏ3に変化し安定して、銅が酸化することを防止す
る。基板と銅金属配線層の間には、銅が基板に拡散する
ことを防止するための拡散防止膜１４をさらに含む。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体素子の金属配線
に係り、特に金属配線用銅（Ｃｕ）の酸化防止膜として
アルミニウム膜を使用した半導体素子の金属配線形成方
法に関するものである。
【０００２】
【従来の技術】ＵＬＳＩ（Ｕｌｔｒａ Ｌａｒｇｅ Ｓ
ｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）級半導体素子にお
いては、金属配線層として、アルミニウムより比抵抗が
低く、電子移動（ｅｌｅｃｔｒｏ−ｍｉｇｒａｔｉｏ
ｎ）特性の優れた銅（Ｃｕ）を用いている。しかし、銅
は酸化し易いので銅（Ｃｕ）で金属配線層を形成する場
合には、金属配線層上に酸化防止膜を形成しなければな
らない。
【０００３】図１は、従来の金属配線層として銅を用い
た半導体素子の断面図である。図１を参照すると、半導
体基板１上の所定部分に銅からなる金属配線層２が形成
され、金属配線層２の露出した表面に酸化防止膜３が形
成されていた。金属配線層２は、半導体基板１上の全面
に配線形成用金属として銅（Ｃｕ）の膜を蒸着し、金属
配線用パターンマスクを用いたホトエッチング工程によ
り銅膜をパターニングして形成する。
【０００４】酸化防止膜３は、基板全面に厚さ５００Å
以下の酸化防止用絶縁膜を蒸着し、酸化防止膜のための
パターンマスクを用いたホトエッチング工程により前記
酸化防止用絶縁膜を選択的に除去して形成する。この
時、酸化防止膜は、ＴｉＮ、ＴｉＷ、ＴｉＷＮ、Ｔａ
Ｎ、ＮｂＮなどの化合物、またはＴｉ、Ｃｒ、Ｗなどの
単一金属膜で形成する。従って、大気中または酸素の雰
囲気での熱処理中、酸化防止膜３により酸素（Ｏ2） が
銅金属配線層２にまで拡散することが防がれる。
【０００５】図２は、銅金属配線層上に酸化防止膜を形
成した場合の各層の酸素濃度分布図である。従来の半導
体素子は、金属配線層として銅を使用し、金属配線層の
酸化防止膜として、相互の固溶度が低く、相互の拡散速
度が遅く、酸素の拡散を抑制するＴｉＮ、ＴｉＷ、Ｔｉ
ＷＮ、ＴａＮ、ＮｂＮなどの安定した状態の化合物、ま
たはＴｉ、Ｃｒ、Ｗなどのような単一金属膜を使用し
た。だから、図２に示すように、大気中で半導体が露出
したり酸素（Ｏ2） 雰囲気で熱処理を行っても、前記酸
化防止膜により酸素（Ｏ2） が銅金属配線層２にまで拡
散することが防止される。この場合、酸化防止膜３の厚
さは５００Å程度である。
【０００６】
【発明が解決しようとする課題】しかし、従来の半導体
素子の金属配線形成方法においては、次のような問題点
があった。 １． 金属配線層と酸化防止膜を形成するためには、先
ず銅を蒸着した後パターニングし、次いで酸化防止物質
を蒸着しパターニングするという、２ステップ以上繰り
返されるマスク工程が必要となるので、金属配線の製造
工程が複雑である。 ２． 銅（Ｃｕ）金属層の酸化防止のために５００Å以
下の厚い防止膜を形成するに伴い、金属配線層の線幅が
増加して素子の集積度が低下し、金属配線の抵抗値が増
加して電気的な特性を低下させるという問題点が発生す
る。
【０００７】本発明の目的は、工程の単純化と素子の集
積度及び電気的な特性を向上させる、Ａｌ酸化防止膜を
有する金属配線層の形成方法を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
の本発明の金属配線形成方法は、基板上に銅金属配線層
を形成する工程と、前記銅金属配線層の露出表面にアル
ミニウム薄膜層を酸化防止膜として選択的に形成する工
程とを含む。
【０００９】アルミニウム酸化防止膜は、銅金属配線層
の形成された基板全面にアルミニウム薄膜をＣＶＤ法に
より蒸着した後ホトエッチングして銅金属配線層の表面
上に形成でき、または露出した銅金属配線層上にのみ選
択的にＣＶＤ法により形成できる。
【００１０】本発明による、半導体素子への金属配線形
成の他の方法は、半導体基板上に拡散防止膜を蒸着しパ
ターニングする工程と、拡散防止膜の上部表面にのみ銅
金属配線層を選択的にＣＶＤ法により形成する工程と、
銅金属配線層の露出した表面上に選択的なＣＶＤ法によ
り酸化防止膜を形成する工程とを含む。
【００１１】本発明の別の半導体素子の金属配線形成方
法は、半導体基板上に所定パターンの絶縁膜を形成する
工程と、絶縁膜をエッチングして多数個のトレンチを形
成する工程と、銅金属配線層をＣＶＤ法により蒸着しＣ
ＭＰ法によりエッチングして、トレンチの内部に埋め込
まれた銅金属配線層を形成する工程と、銅金属配線層の
露出した表面に酸化防止膜を形成する工程と、を含む。
【００１２】
【実施例】図３は、本発明の実施例１による金属配線の
断面図であり、実施例１による金属配線は、半導体基板
１１の所定部分に銅金属配線層１２が形成され、銅金属
配線層１２の露出した表面に酸化防止膜１３が形成され
た構造をもつ。
【００１３】銅金属配線層１２は、基板全面に銅膜を蒸
着し、金属配線用パターンマスクを用いたホトエッチン
グ工程により銅膜をパターニングして形成する。酸化防
止膜１３は、銅金属配線層１２が形成された基板の全面
に厚さ１００Å以下程度のアルミニウム（Ａｌ）薄膜層
を形成し、選択的に銅金属配線層１２の露出していた表
面にのみアルミニウム薄膜層が残るようホトエッチング
して形成する。酸化防止膜１３を形成する他の方法とし
て、前記半導体基板１１上に上記のように形成された銅
金属配線層１２の露出した表面にのみ選択的に化学蒸着
（ＣＶＤ）法によりアルミニウム薄膜層を蒸着して形成
する方法もある。
【００１４】図４は、本発明の実施例２による半導体金
属配線の断面図であり、実施例２による金属配線では、
半導体基板１１の所定部分に銅金属配線層１２が形成さ
れ、半導体基板１１と銅金属配線層１２の間には銅の基
板への拡散を防止するための拡散防止膜１４が形成さ
れ、銅金属配線層１２の露出した表面上には銅の酸化を
防止するための酸化防止膜１３が形成される。
【００１５】実施例２による金属配線形成方法は、ま
ず、半導体基板１１の全面に厚さ１００Å以上の拡散防
止膜１４を蒸着し、金属パターン用マスクを用いたホト
エッチング工程により前記拡散防止膜１４をパターニン
グする。選択的に化学蒸着法により前記拡散防止膜１４
の上部表面に銅金属配線層１２を形成し、前記銅金属配
線層１２の露出した表面に選択的に化学蒸着法によりア
ルミニウムＡｌからなる酸化防止膜１３を形成して半導
体金属配線を完成する。
【００１６】別の方法では、基板１１上に拡散防止膜１
４と銅金属配線層１２を順次スパッタリング法またはＣ
ＶＤ法により積層した後パターニングし、拡散防止膜１
４と銅金属配線層１２の露出した表面にのみ選択的にＣ
ＶＤ法によりＡｌからなる酸化防止膜１３を形成して半
導体金属配線を完成する。拡散防止膜１４としてＷ、Ｔ
ｉＮ、ＴｉＷ、ＴａＮ、ＮｂＮなどの安定した化合物が
用いられ、銅金属配線層の幅は拡散防止膜１４の幅と同
じか小さくなければならない。
【００１７】そして、図５は、本発明の実施例３の金属
配線の断面図であり、半導体基板１１上に多数のトレン
チ１６を有する絶縁膜１５が形成され、絶縁膜１５内の
トレンチ１６に銅金属配線層１２が絶縁膜と同一表面を
なすよう埋め込まれ、銅金属配線層１２の表面上にそれ
ぞれ酸化防止膜１３が形成された構造をもつ。
【００１８】半導体基板１１の全面に絶縁膜１５を形成
し、ホトエッチング工程により所定の部分を残して絶縁
膜１５を選択的に除去する。金属パターン用マスクを用
いて１次銅金属配線層の形成される領域を限定し、つい
で限定した絶縁膜１５を一定の深さまで選択的にエッチ
ングする。かくして、絶縁膜１５には、一定の深さまで
エッチングされたトレンチ１６が形成される。
【００１９】次に、前記絶縁膜１５のトレンチ１６の内
が完全に満たされるように、絶縁膜１５上に銅金属配線
層１２をＣＶＤ法により蒸着した後、ＣＭＰ（Ｃｈｅｍ
ｉｃａｌ Ｍｅｃｈａｍｉｃａｌ Ｐｏｌｉｓｈｉｎ
ｇ）法によりエッチングして、トレンチ１６の内部への
銅金属配線層１２の埋め込みを完了する。銅金属配線層
１２の露出した上面に選択的に化学蒸着法によりアルミ
ニウム酸化防止膜１３を形成することにより半導体金属
配線を完成する。銅金属配線層１２は、絶縁膜１５のト
レンチ１６内に埋め込まれた構造に形成されて、絶縁膜
１５の表面と同一面をなす。
【００２０】前記実施例において、前記酸化防止膜１３
のアルミニウム薄膜は、大気中または酸素雰囲気中の熱
処理の時酸化して安定したＡｌ2Ｏ3に変化することによ
り、その下部に形成された銅Ｃｕが酸化することを防止
する。この時、Ａｌ薄膜の厚さが５００Å以上になる
と、Ａｌ薄膜は全部酸化するのではなく、一部分のみ酸
化する。従って、金属配線層は、ＣｕとＡｌの合金膜で
構成されることになるので、抵抗値が増加する。その故
にＡｌ薄膜は厚さ１００Å以下に形成される。
【００２１】
【発明の効果】上述した本発明の半導体素子の金属配線
形成方法において、下記のような効果がある。 １． 酸化防止膜として、Ａｌ薄膜を選択的に化学蒸着
法により形成することで、マスク工程が省かれ工程が簡
単になる。 ２． ５００Åの厚さを有するＴｉＮ、ＴｉＷなどの安
定した化合物の代わりに、厚さ１００Å以下程度のアル
ミニウム酸化防止膜を形成することにより、素子の集積
度を向上させることができ、また抵抗値が低いので素子
の電気的な特性が向上する。
【図面の簡単な説明】
【図１】 従来の銅（Ｃｕ）からなる金属配線層の酸化
防止膜として、ＴｉＮを使用した半導体素子の断面図で
ある。
【図２】 銅金属配線層上に酸化防止膜を形成した場合
の各層の酸素濃度の分布図である。
【図３】 本発明の実施例１による金属配線層の酸化防
止膜として、Ａｌを使用した半導体素子の断面図であ
る。
【図４】 本発明の実施例２による金属配線層の酸化防
止膜として、Ａｌを使用した半導体素子の断面図であ
る。
【図５】 本発明の実施例３による金属配線層の酸化防
止膜として、Ａｌを使用した半導体素子の断面図であ
る。
【符号の説明】
１１…半導体基板、１２…銅金属配線層、１３…酸化防
止膜、１４…拡散防止膜、１５…絶縁膜。
フロントページの続き (72)発明者 ギョン・イル・リ 大韓民国・ソウル−シ・ガンナム−グ・ド ンチョン−ドン・ズゴンアパートメント・ 318−302

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 基板上に銅金属配線層を形成する工程
    と、 前記銅金属配線層の露出した表面にのみアルミニウム薄
    膜を形成して酸化防止膜を形成する工程と、を含むこと
    を特徴とする半導体素子の金属配線形成方法。
  2. 【請求項２】 アルミニウム酸化防止膜を選択的な化学
    蒸着法により形成することを特徴とする請求項１記載の
    半導体素子の金属配線形成方法。
  3. 【請求項３】 アルミニウム酸化防止膜は、アルミニウ
    ム薄膜をＣＶＤ法により蒸着した後、金属配線層が覆わ
    れた状態であるようにホトエッチングにより形成するこ
    とを特徴とする請求項１記載の半導体素子の金属配線形
    成方法。
  4. 【請求項４】 アルミニウム酸化膜は、厚さ１００Å以
    下に形成することを特徴とする請求項１記載の半導体素
    子の金属配線形成方法。
  5. 【請求項５】 基板上に拡散防止膜と銅金属配線層とを
    形成する工程と、 前記銅金属配線層と拡散防止膜の露出した表面にアルミ
    ニウム酸化防止膜を形成する工程と、を含むことを特徴
    とする半導体素子の金属配線形成方法。
  6. 【請求項６】 拡散防止膜として、ＴｉＷ、ＴｉＮ、Ｔ
    ａＮ、ＮｂＮ、Ｗなどの中の一つが使用されることを特
    徴とする請求項５記載の半導体素子の金属配線形成方
    法。
  7. 【請求項７】 拡散防止膜は、厚さ１００Å以上に形成
    することを特徴とする請求項６記載の半導体素子の金属
    配線形成方法。
  8. 【請求項８】 拡散防止膜と銅金属配線層とを形成する
    方法は、拡散防止膜をＣＶＤ法により蒸着し、パターニ
    ングした後拡散防止膜の表面上にのみ銅金属配線層を選
    択的に化学蒸着法ＣＶＤにより形成することを特徴とす
    る請求項５記載の半導体素子の金属配線形成方法。
  9. 【請求項９】 銅金属配線層の幅は、拡散防止膜の幅よ
    り同じか小さいことを特徴とする請求項８記載の半導体
    素子の金属配線形成方法。
  10. 【請求項１０】 拡散防止膜と銅金属配線層とを形成す
    る方法は、拡散防止膜と銅金属配線層をＣＶＤ法により
    順次蒸着しホトエッチングして形成することを特徴とす
    る請求項５記載の半導体素子の金属配線形成方法。
  11. 【請求項１１】 アルミニウム酸化防止膜は、選択的に
    化学蒸着法ＣＶＤにより形成することを特徴とする請求
    項１０記載の半導体素子の金属配線形成方法。
  12. 【請求項１２】 アルミニウム酸化防止膜は、厚さ１０
    ０Å以下に形成することを特徴とする請求項１０記載の
    半導体素子の金属配線形成方法。
  13. 【請求項１３】 基板上に絶縁膜を形成する工程と、 ホトエッチング工程により絶縁膜内にトレンチを形成す
    る工程と、 前記絶縁膜のトレンチ内に銅金属配線層を形成する工程
    と、 前記銅金属層上にアルミニウム酸化防止膜を形成する工
    程と、を含むことを特徴とする半導体素子の金属配線形
    成方法。
  14. 【請求項１４】 銅金属配線層は、トレンチに完全に埋
    め込まれるように、銅金属配線層をＣＶＤ法により絶縁
    膜上に蒸着した後、絶縁膜と銅金属配線層が同一の表面
    を有するようＣＭＰ法によりエッチングして形成するこ
    とを特徴とする請求項１３記載の半導体素子の金属配線
    形成方法。
  15. 【請求項１５】 アルミニウム酸化防止膜は、選択的な
    化学蒸着法により形成することを特徴とする請求項１３
    記載の半導体素子の金属配線形成方法。
  16. 【請求項１６】 アルミニウム酸化防止膜は、厚さ１０
    ０Å以下に形成することを特徴とする請求項１５記載の
    半導体素子の金属配線形成方法。
JP7055240A 1994-05-24 1995-02-21 半導体素子の金属配線形成方法 Pending JPH07321112A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019940011304A KR0147682B1 (ko) 1994-05-24 1994-05-24 반도체 소자의 금속배선 제조방법
KR11304/1994 1994-05-24

Publications (1)

Publication Number Publication Date
JPH07321112A true JPH07321112A (ja) 1995-12-08

Family

ID=19383677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7055240A Pending JPH07321112A (ja) 1994-05-24 1995-02-21 半導体素子の金属配線形成方法

Country Status (3)

Country Link
US (1) US5547901A (ja)
JP (1) JPH07321112A (ja)
KR (1) KR0147682B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11260920A (ja) * 1997-12-22 1999-09-24 Lg Semicon Co Ltd 半導体素子の配線形成方法
WO2014196408A1 (ja) * 2013-06-05 2014-12-11 株式会社神戸製鋼所 タッチパネルセンサー用配線膜、およびタッチパネルセンサー
JP2016195286A (ja) * 2010-01-15 2016-11-17 ローム株式会社 半導体装置
CN109037445A (zh) * 2018-08-01 2018-12-18 德淮半导体有限公司 Mim电容器及其制造方法
KR20190048256A (ko) * 2017-10-31 2019-05-09 한국전기연구원 확산방지층과 산화방지막이 형성된 열전레그 및 열전레그로 구성된 열전모듈

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100205301B1 (ko) * 1995-12-26 1999-07-01 구본준 금속배선구조 및 형성방법
SG70654A1 (en) 1997-09-30 2000-02-22 Ibm Copper stud structure with refractory metal liner
US6077775A (en) * 1998-08-20 2000-06-20 The United States Of America As Represented By The Secretary Of The Navy Process for making a semiconductor device with barrier film formation using a metal halide and products thereof
US6351036B1 (en) 1998-08-20 2002-02-26 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with a barrier film and process for making same
US6720654B2 (en) 1998-08-20 2004-04-13 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with cesium barrier film and process for making same
US6291876B1 (en) 1998-08-20 2001-09-18 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with composite atomic barrier film and process for making same
US6188134B1 (en) 1998-08-20 2001-02-13 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with rubidium barrier film and process for making same
US6734558B2 (en) 1998-08-20 2004-05-11 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with barium barrier film and process for making same
US6144050A (en) * 1998-08-20 2000-11-07 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with strontium barrier film and process for making same
KR100548588B1 (ko) * 1998-09-15 2006-04-06 주식회사 하이닉스반도체 반도체소자의 배선 형성방법
US6544886B2 (en) * 1999-06-24 2003-04-08 Texas Instruments Incorporated Process for isolating an exposed conducting surface
US6350667B1 (en) 1999-11-01 2002-02-26 Taiwan Semiconductor Manufacturing Company Method of improving pad metal adhesion
US6191023B1 (en) 1999-11-18 2001-02-20 Taiwan Semiconductor Manufacturing Company Method of improving copper pad adhesion
KR100361209B1 (ko) * 1999-12-29 2002-11-18 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법
KR100390951B1 (ko) * 1999-12-29 2003-07-10 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법
KR20020006779A (ko) * 2000-07-13 2002-01-26 박종섭 반도체 장치의 금속배선 형성방법
KR100480891B1 (ko) * 2002-05-16 2005-04-07 매그나칩 반도체 유한회사 반도체 소자의 구리배선 형성방법
JP2008244254A (ja) * 2007-03-28 2008-10-09 Fujitsu Microelectronics Ltd 半導体装置とその製造方法、及び分割露光用マスク

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4742014A (en) * 1985-05-10 1988-05-03 Texas Instruments Incorporated Method of making metal contacts and interconnections for VLSI devices with copper as a primary conductor
JP2544396B2 (ja) * 1987-08-25 1996-10-16 株式会社日立製作所 半導体集積回路装置の製造方法
JPH02206122A (ja) * 1989-02-06 1990-08-15 Matsushita Electron Corp 半導体装置
US5273775A (en) * 1990-09-12 1993-12-28 Air Products And Chemicals, Inc. Process for selectively depositing copper aluminum alloy onto a substrate
US5098516A (en) * 1990-12-31 1992-03-24 Air Products And Chemicals, Inc. Processes for the chemical vapor deposition of copper and etching of copper
JPH05102155A (ja) * 1991-10-09 1993-04-23 Sony Corp 銅配線構造体及びその製造方法
US5310602A (en) * 1991-11-12 1994-05-10 Cornell Research Foundation Self-aligned process for capping copper lines
US5312774A (en) * 1991-12-05 1994-05-17 Sharp Kabushiki Kaisha Method for manufacturing a semiconductor device comprising titanium
JPH0661224A (ja) * 1992-08-10 1994-03-04 Fujitsu Ltd 銅配線の形成方法
US5354712A (en) * 1992-11-12 1994-10-11 Northern Telecom Limited Method for forming interconnect structures for integrated circuits
JP3326698B2 (ja) * 1993-03-19 2002-09-24 富士通株式会社 集積回路装置の製造方法
US5340370A (en) * 1993-11-03 1994-08-23 Intel Corporation Slurries for chemical mechanical polishing

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11260920A (ja) * 1997-12-22 1999-09-24 Lg Semicon Co Ltd 半導体素子の配線形成方法
JP2016195286A (ja) * 2010-01-15 2016-11-17 ローム株式会社 半導体装置
WO2014196408A1 (ja) * 2013-06-05 2014-12-11 株式会社神戸製鋼所 タッチパネルセンサー用配線膜、およびタッチパネルセンサー
JP2014235724A (ja) * 2013-06-05 2014-12-15 株式会社神戸製鋼所 タッチパネルセンサー用配線膜、およびタッチパネルセンサー
KR20190048256A (ko) * 2017-10-31 2019-05-09 한국전기연구원 확산방지층과 산화방지막이 형성된 열전레그 및 열전레그로 구성된 열전모듈
CN109037445A (zh) * 2018-08-01 2018-12-18 德淮半导体有限公司 Mim电容器及其制造方法

Also Published As

Publication number Publication date
US5547901A (en) 1996-08-20
KR950034682A (ko) 1995-12-28
KR0147682B1 (ko) 1998-11-02

Similar Documents

Publication Publication Date Title
JPH07321112A (ja) 半導体素子の金属配線形成方法
US5565707A (en) Interconnect structure using a Al2 Cu for an integrated circuit chip
US6943111B2 (en) Barrier free copper interconnect by multi-layer copper seed
KR0179822B1 (ko) 반도체 장치의 배선 구조 및 그 제조 방법
US6589887B1 (en) Forming metal-derived layers by simultaneous deposition and evaporation of metal
US5814557A (en) Method of forming an interconnect structure
US20020036309A1 (en) Semiconductor device and method for fabricating the same
US6544871B1 (en) Method of suppressing void formation in a metal line
KR20010076659A (ko) 반도체 소자의 배선형성 방법
US7694871B2 (en) Self-encapsulated silver alloys for interconnects
US6747353B2 (en) Barrier layer for copper metallization in integrated circuit fabrication
JP4886165B2 (ja) デポジション処理によって、相互接続領域を選択的に合金にする方法
US5948705A (en) Method of forming interconnection line
JPH1041386A (ja) 半導体装置の製造方法
KR100399066B1 (ko) 반도체소자의 알루미늄 합금 박막 제조 방법
KR100282230B1 (ko) 반도체 장치의 배선 제조 방법
JPH0974095A (ja) 半導体装置の製造方法
KR20000027278A (ko) 반도체 소자의 금속 배선 형성 방법
KR100197992B1 (ko) 반도체 소자의 금속배선 형성방법
KR100247643B1 (ko) 금속 배선 형성용 반응 챔버 및 이를 이용한 반도체 소자의 금속배선 형성방법
KR100257856B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR19990003485A (ko) 반도체 소자의 금속 배선 형성 방법
KR980011925A (ko) 반도체 장치의 콘택홀 매립방법
KR20020068132A (ko) 구리 배선용 장벽층 형성 방법
JPH07183300A (ja) 配線の形成方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040511