JPH07307408A - Icパッケージおよびその組立方法 - Google Patents
Icパッケージおよびその組立方法Info
- Publication number
- JPH07307408A JPH07307408A JP6096465A JP9646594A JPH07307408A JP H07307408 A JPH07307408 A JP H07307408A JP 6096465 A JP6096465 A JP 6096465A JP 9646594 A JP9646594 A JP 9646594A JP H07307408 A JPH07307408 A JP H07307408A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- package
- hole
- holes
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Light Receiving Elements (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
くの設備投資を必要とせず、また組み立てに要する費用
も安価で大量生産にも適用でき、かつ回路基板への半田
付けも容易であるICパッケージ及びその組み立て方法
を提供する。 【構成】 半田付け可能な導電材料3を充填した複数の
スルーホール2aを有するプリント基板1の少なくとも
一方の面上に搭載されて樹脂封止されたICチップ4を
有し、前記ICチップ4周囲の前記スルーホール2aが
縦に切断されて、露出された前記導電材料3が前記IC
チップ4の外部接続端子とされていることを特徴とする
ICパッケージ。また、前記樹脂として光透過性樹脂を
用い、光能動素子4を封止したICパッケージ。
Description
のパッケージおよびその組み立て方法に関する。
めには、従来、図8から図11に示すような、リードフ
レームを使用したパッケージに組み立てることが行われ
てきた。
グにより所定の回路パターンを形成したリードフレーム
8にICチップ4を搭載、ワイヤ5で配線し、これを熱
硬化性樹脂6で封止したのち、リード8aを切断、整形
して所定の形状を得る方法である。
板への半田付けが比較的容易であることなどから広く普
及している。
法は、パッケージの種類毎に高価な金型を用意しなけれ
ばならず、多品種の生産には莫大な設備投資が必要であ
ることや、新規の金型が必要となるような試作品の完成
までには多くの時間を必要とすることや、またパッケー
ジの取り扱いによってはリード8aを破損し易いなどの
欠点がある。
面プリント板を用い、リードレス構造とするパッケージ
も提案されている(特開平2−2150号公報など)
が、金型を用意しなければならない点は従来と同様であ
るため、同様に上述したような解決すべき課題を有す
る。
ず、多品種少量の生産でも多くの設備投資を必要とせ
ず、また組み立てに要する費用も安価で大量生産にも適
用でき、かつ回路基板への半田付けも容易であるICパ
ッケージ及びその組み立て方法を提供することを目的と
する。
を解決するための手段として、半田付け可能な導電材料
を充填した複数のスルーホールを有するプリント基板の
少なくとも一方の面上に搭載されて樹脂封止されたIC
チップを有し、前記ICチップの周囲にあって、縦に切
断された前記スルーホールの切断面に露出された前記導
電材料が前記ICチップの外部接続端子とされたことを
特徴とするICパッケージを提供するものである。
の手段として、内部が半田付け可能な導電材料で充填さ
れた複数のスルーホールが形成されたプリント基板を形
成する工程と、該プリント基板の少なくとも一方の面に
一つ以上のICチップを搭載し、該ICチップと前記ス
ルーホールとを接続する工程と、前記前記ICチップを
搭載した前記プリント基板の一部又は全部を絶縁性材料
で封止する工程と、前記スルーホールの断面が外部に露
出するように前記ICチップを搭載した前記プリント基
板を切断する工程と、を有することを特徴とするICパ
ッケージの組立方法を提供するものである。
数の適当な位置のスルーホールを利用してICチップの
外部接続端子としてパッケージを形成することができる
ため、従来のように、各種のICチップごとにリードパ
ターンの金型を作製する必要がなくなる。
された導電性材料を従来例のリードに代わる外部端子と
するため、構造的に強固となり、従来のようにリードを
破損するおそれが少なくなる。
材料の面を露出するため、従来例のリードと同様の接続
面積を得ることができる。
部が絶縁性材料で封止されたICパッケージにより、完
全に封止されたパッケージとともに、一部分はプリント
基板の機能を残したパッケージとすることができる。
板上で格子状に配置されたICパッケージにより、任意
の格子位置のスルーホールを選択することにより、IC
チップの周囲にスルーホールを配置することが容易にで
きる。
ホール部と接続され、前記ICチップと接続されるパッ
ド部と、前記スルーホール部と接続されるICチップの
搭載部のパターンを有するICパッケージにより、ワイ
ヤーボンディングが容易となる。
い、光能動素子を封止したICパッケージにより、受光
素子、発光素子、EPROM等を使用する光半導体装置
を、それぞれの金型を用いずに、リードレス構造のパッ
ケージとして構成することが容易に出来る。
例の工程を説明する。
図に示されるように、ICを搭載するプリント基板1
(以下基板という)には、予め所定の回路2が形成され
ており、この回路には、パッド部2bとスルーホール部
2aを接続するもの、ICチップの搭載部2cとスルー
ホール部2aを接続するパターンなどが形成されてい
る。
ト、又は銀ペースト等のように、流動性があり、かつ硬
化後には半田付けが可能となる導電材料3をスクリーン
印刷等の方法により充填し、所定の硬化処理を施す(図
4)。
ンディングなどの手段5によって前記回路2と接続する
(図5)。
る為の液状の封止樹脂6を基板のIC搭載面に塗布す
る。この時、スルーホールは導電部材で充填されている
ため、封止樹脂がスルーホールを通して基板の裏面に流
れ出ることはなく、このため特に金型や枠などを用いて
塗布範囲を限定する必要はない(図6)。
方法で硬化させた後、導電材料3が端面に露出するよう
に、スルーホールを縦に切断する(図7)。本実施例で
は、図5,図7の、7に示す位置で基板1及び封止樹脂
6を切断することにより、本発明のリードレスパッケー
ジが得られる。
のICパッケージの上面図であり、図2は、その概略断
面図である。
よる組立方法は、既存のプリント基板製造工程を利用で
き、樹脂封止用や、リードフレーム作製用などの金型が
不要であるという特長がある。
ージは、既存の表面実装方法(リフロー半田付け等)に
より、容易かつ安価に実装することが出来る。
化学(株)製のBTレジン(商品名)、導電ペースト3
には(株)アサヒ化学研究所製の銅導電ペーストACP
(商品名)を用いた。
工(株)製NT8000(商品名)等の光透過性エポキ
シ樹脂を用い、ICチップ4として、受光素子、発光素
子、EPROM等の光能動素子を用いることにより、光
半導体装置を、それぞれ金型を用いずに、上述した実施
例と同様な方法でリードレスパッケージとして作製する
ことができる。
らかじめプリントされた複数の適当な位置のスルーホー
ルを利用してICチップの外部接続端子としてパッケー
ジを形成することができるため、従来のように、各種の
ICチップごとにリードパターンの金型を作製する必要
がなくなる。このため、多品種少量の生産でも多くの設
備投資を必要とせず、また組み立てに要する費用も安価
で大量生産にも適用できるようになるという効果が得ら
れる。
された導電性材料を従来例のリードに代わる外部端子と
するため、構造的に強固となり、従来のようにリードを
破損するおそれが少なくなる。
材料の面を露出するため、従来例のリードと同様の接続
面積を得ることができ、回路基板への半田付けも容易で
あるという効果が得られる。
Claims (9)
- 【請求項1】 半田付け可能な導電材料を充填した複数
のスルーホールを有するプリント基板の少なくとも一方
の面上に搭載されて樹脂封止されたICチップを有し、 前記ICチップ周囲の前記スルーホールが縦に切断され
て、露出された前記導電材料が前記ICチップの外部接
続端子とされていることを特徴とするICパッケージ。 - 【請求項2】 前記ICチップ搭載面の一部又は全部が
絶縁性材料で封止された請求項1に記載のICパッケー
ジ。 - 【請求項3】 前記スルーホールが前記プリント基板上
で格子状に配置された請求項1に記載のICパッケー
ジ。 - 【請求項4】 前記プリント基板上に、前記スルーホー
ル部と接続され、前記ICチップと接続されるパッド部
と、前記スルーホール部と接続されるICチップの搭載
部のパターンを有する請求項1に記載のICパッケー
ジ。 - 【請求項5】 前記樹脂として光透過性樹脂を用い、光
能動素子を封止した請求項1に記載のICパッケージ。 - 【請求項6】 内部が半田付け可能な導電材料で充填さ
れた複数のスルーホールが形成されたプリント基板を形
成する工程と、 該プリント基板の少なくとも一方の面に一つ以上のIC
チップを搭載し、該ICチップの接続部と前記スルーホ
ールとを電気的に接続する工程と、 前記ICチップを搭載した前記プリント基板の一部又は
全部を絶縁性材料で封止する工程と、 前記ICチップを搭載したプリント基板を、前記スルー
ホールの断面が外部に露出するように切断する工程と、 を有することを特徴とするICパッケージの組立方法。 - 【請求項7】 前記接続する工程が、前記スルーホール
から延長されたパッド部と前記ICチップの接続部とを
ワイヤーボンディングする請求項6に記載のICパッケ
ージの組立方法。 - 【請求項8】 前記スルーホールが前記プリント基板上
で格子状に配置された請求項6に記載のICパッケージ
の組立方法。 - 【請求項9】 前記封止する絶縁性材料として光透過性
樹脂を用い、光能動素子を封止した請求項6に記載のI
Cパッケージの組立方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09646594A JP3431993B2 (ja) | 1994-05-10 | 1994-05-10 | Icパッケージの組立方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09646594A JP3431993B2 (ja) | 1994-05-10 | 1994-05-10 | Icパッケージの組立方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07307408A true JPH07307408A (ja) | 1995-11-21 |
JP3431993B2 JP3431993B2 (ja) | 2003-07-28 |
Family
ID=14165787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09646594A Expired - Fee Related JP3431993B2 (ja) | 1994-05-10 | 1994-05-10 | Icパッケージの組立方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3431993B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006294976A (ja) * | 2005-04-13 | 2006-10-26 | Nec Electronics Corp | 半導体装置およびその製造方法 |
CN102130071A (zh) * | 2010-01-14 | 2011-07-20 | 精材科技股份有限公司 | 芯片封装体及其形成方法 |
JPWO2010140604A1 (ja) * | 2009-06-05 | 2012-11-22 | 先端フォトニクス株式会社 | サブマウント、これを備えた光モジュール、及びサブマウントの製造方法 |
-
1994
- 1994-05-10 JP JP09646594A patent/JP3431993B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006294976A (ja) * | 2005-04-13 | 2006-10-26 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JPWO2010140604A1 (ja) * | 2009-06-05 | 2012-11-22 | 先端フォトニクス株式会社 | サブマウント、これを備えた光モジュール、及びサブマウントの製造方法 |
CN102130071A (zh) * | 2010-01-14 | 2011-07-20 | 精材科技股份有限公司 | 芯片封装体及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3431993B2 (ja) | 2003-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6383835B1 (en) | IC package having a conductive material at least partially filling a recess | |
KR100369393B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법 | |
US5854512A (en) | High density leaded ball-grid array package | |
CN209785926U (zh) | 半导体器件 | |
CN103367300A (zh) | 引线框、半导体装置以及引线框的制造方法 | |
US20020053742A1 (en) | IC package and its assembly method | |
KR20000048011A (ko) | 반도체 장치 | |
JP2000068397A (ja) | 半導体装置用パッケージ及びその製造方法 | |
KR100282290B1 (ko) | 칩규모패키지및그제조방법 | |
JPH08250641A (ja) | 半導体装置とその製造方法 | |
KR100271676B1 (ko) | 반도체장치용패키지및반도체장치와그들의제조방법 | |
KR970000219B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP3431993B2 (ja) | Icパッケージの組立方法 | |
US9252089B2 (en) | Universal lead frame for flat no-leads packages | |
JP4031005B2 (ja) | 半導体装置の製造方法 | |
JP4038021B2 (ja) | 半導体装置の製造方法 | |
JP3398580B2 (ja) | 半導体装置の製造方法及び基板フレーム | |
KR100319400B1 (ko) | 반도체패키지및그제조방법 | |
JPH10154768A (ja) | 半導体装置及びその製造方法 | |
JPH11354689A (ja) | フレーム状基板とその製造方法及び半導体装置の製造方法 | |
KR100251860B1 (ko) | Csp (칩 스케일 패키지)의 구조 및 제조방법 | |
KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
JP3340455B2 (ja) | Oリングパッケージ | |
JP2001156208A (ja) | 半導体パッケージの製造方法 | |
JPH10154766A (ja) | 半導体パッケージの製造方法及び半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |