JPH07302909A - ボトム・ゲート型薄膜トランジスタの製造方法 - Google Patents
ボトム・ゲート型薄膜トランジスタの製造方法Info
- Publication number
- JPH07302909A JPH07302909A JP9441094A JP9441094A JPH07302909A JP H07302909 A JPH07302909 A JP H07302909A JP 9441094 A JP9441094 A JP 9441094A JP 9441094 A JP9441094 A JP 9441094A JP H07302909 A JPH07302909 A JP H07302909A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- thin film
- film transistor
- silicon particles
- gate type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】電子の移動度を改善して電気的特性を向上させ
る。 【構成】ボトム・ゲート型の薄膜トランジスタであって
基板上に形成された半導体層をアニール処理して結晶化
するに際し、ガラス基板１２側からアモールファスシリ
コンなどが使用された半導体層２０に向かうように引力
（重力若しくは遠心力）がかけられると共に、その状態
で半導体層２０側よりレーザが照射されて半導体層２０
をアニール処理する。このアニール処理によってシリコ
ン粒子のうち大きなシリコン粒子３０ａは引力と反対側
に移動して集積し、小さなシリコン粒子３０ｂは引力と
同じ方向に移動して集積する。半導体層２０内の電子は
ゲート絶縁膜１６の界面側を流れる。この界面側には上
述した大きなシリコン粒子が集積されているためここを
流れる電子の移動度が大きくなり、結果的にトランジス
タの電気的特性を改善できる。
る。 【構成】ボトム・ゲート型の薄膜トランジスタであって
基板上に形成された半導体層をアニール処理して結晶化
するに際し、ガラス基板１２側からアモールファスシリ
コンなどが使用された半導体層２０に向かうように引力
（重力若しくは遠心力）がかけられると共に、その状態
で半導体層２０側よりレーザが照射されて半導体層２０
をアニール処理する。このアニール処理によってシリコ
ン粒子のうち大きなシリコン粒子３０ａは引力と反対側
に移動して集積し、小さなシリコン粒子３０ｂは引力と
同じ方向に移動して集積する。半導体層２０内の電子は
ゲート絶縁膜１６の界面側を流れる。この界面側には上
述した大きなシリコン粒子が集積されているためここを
流れる電子の移動度が大きくなり、結果的にトランジス
タの電気的特性を改善できる。
Description
【０００１】
【産業上の利用分野】この発明は、液晶表示装置のスイ
ッチング素子などに使用して好適な薄膜トランジスタ、
特に電気的特性を改善したボトム・ゲート型薄膜トラン
ジスタの製造方法に関する。
ッチング素子などに使用して好適な薄膜トランジスタ、
特に電気的特性を改善したボトム・ゲート型薄膜トラン
ジスタの製造方法に関する。
【０００２】
【従来の技術】液晶表示装置（ＬＣＤ）などにはマトリ
ックス状に配列された複数の画素に対するスイッチング
素子として薄膜トランジスタ（ＴＦＴ）が用いられてい
る。
ックス状に配列された複数の画素に対するスイッチング
素子として薄膜トランジスタ（ＴＦＴ）が用いられてい
る。
【０００３】この薄膜トランジスタとしては周知のよう
にトップ・ゲート型とボトム・ゲート型がある。トップ
・ゲート型薄膜トランジスタは最表面にゲート電極層が
配されるのに対し、ボトム・ゲート型薄膜トランジスタ
はゲート電極層が埋め込み式の構造となっている。
にトップ・ゲート型とボトム・ゲート型がある。トップ
・ゲート型薄膜トランジスタは最表面にゲート電極層が
配されるのに対し、ボトム・ゲート型薄膜トランジスタ
はゲート電極層が埋め込み式の構造となっている。
【０００４】ボトム・ゲート型薄膜トランジスタ１０の
一例を図５に示す。同図において、１２はガラス基板で
あり、ガラス基板１２の上面にはゲート電極層１４が被
着形成されると共に、ゲート電極層１４を覆うようにＳ
ｉＯ2，ＳｉＮｘなどのゲート絶縁膜１６が被着形成さ
れる。このゲート絶縁膜１６を介してゲート電極層１４
と対向するように薄膜半導体層２０が被着形成される。
半導体としてはポリシリコンやアモールファスシリコン
などが使用される。
一例を図５に示す。同図において、１２はガラス基板で
あり、ガラス基板１２の上面にはゲート電極層１４が被
着形成されると共に、ゲート電極層１４を覆うようにＳ
ｉＯ2，ＳｉＮｘなどのゲート絶縁膜１６が被着形成さ
れる。このゲート絶縁膜１６を介してゲート電極層１４
と対向するように薄膜半導体層２０が被着形成される。
半導体としてはポリシリコンやアモールファスシリコン
などが使用される。
【０００５】半導体層２０の左右両面側にはオーミック
コンタクトをとるためのシリコンドープ層２２を介して
一対の電極層２４，２６が被着形成される。一方の電極
層２４がドレイン電極であるとすれば、他方の電極層２
６はソース電極として使用される。
コンタクトをとるためのシリコンドープ層２２を介して
一対の電極層２４，２６が被着形成される。一方の電極
層２４がドレイン電極であるとすれば、他方の電極層２
６はソース電極として使用される。
【０００６】
【発明が解決しようとする課題】ところで、ゲート絶縁
膜１６の上面に被着形成される薄膜の半導体層２０はこ
れを結晶化する必要があるため、通常図６に示すような
レーザアニール法を用いる。同図のように重力の方向を
下向きの矢印ａで示したとき、重力とは反対方向の上側
に半導体層２０が、重力と同じ方向である下側にガラス
基板１２がくるように配置されると共に、重力の上方向
より例えばレーザ光が照射されて、半導体層２０のアニ
ール化が行なわれる。
膜１６の上面に被着形成される薄膜の半導体層２０はこ
れを結晶化する必要があるため、通常図６に示すような
レーザアニール法を用いる。同図のように重力の方向を
下向きの矢印ａで示したとき、重力とは反対方向の上側
に半導体層２０が、重力と同じ方向である下側にガラス
基板１２がくるように配置されると共に、重力の上方向
より例えばレーザ光が照射されて、半導体層２０のアニ
ール化が行なわれる。
【０００７】レーザを照射すると半導体層２０が溶融
し、溶融したシリコンなどの半導体のうち、図７に示す
ように小さいサイズの結晶（小さなシリコン粒子（グレ
イン）３０ｂ）は下の方向つまりゲート絶縁膜１６の界
面側に沈み、反対に大きく育った（成長した）大きなサ
イズの結晶（大きなシリコン粒子３０ａ）は上の方向つ
まり一対の電極層２４，２６側の界面に素早く浮かび上
がる。
し、溶融したシリコンなどの半導体のうち、図７に示す
ように小さいサイズの結晶（小さなシリコン粒子（グレ
イン）３０ｂ）は下の方向つまりゲート絶縁膜１６の界
面側に沈み、反対に大きく育った（成長した）大きなサ
イズの結晶（大きなシリコン粒子３０ａ）は上の方向つ
まり一対の電極層２４，２６側の界面に素早く浮かび上
がる。
【０００８】そのため、ボトム・ゲート型の薄膜トラン
ジスタ１０の場合にはゲート絶縁膜１６とは反対側の結
晶化が進み、逆にゲート絶縁膜１６側の結晶化が遅れる
ので、半導体層２０が一様には結晶化されず、ゲート絶
縁膜１６側の結晶化が充分に行われない領域が存在する
ことになる。この結晶化のアンバランスは薄膜トランジ
スタ１０の電気的特性に影響を及ぼしている。
ジスタ１０の場合にはゲート絶縁膜１６とは反対側の結
晶化が進み、逆にゲート絶縁膜１６側の結晶化が遅れる
ので、半導体層２０が一様には結晶化されず、ゲート絶
縁膜１６側の結晶化が充分に行われない領域が存在する
ことになる。この結晶化のアンバランスは薄膜トランジ
スタ１０の電気的特性に影響を及ぼしている。
【０００９】ドレイン・ソース間の電極層２４，２６を
流れる電流（電子若しくは正孔）は図５の矢印ｂで示す
ようにゲート絶縁膜１６の界面近くを流れることが知ら
れている。電流の速度（移動度）μはシリコン粒子の大
きさに依存し、シリコン粒子が大きい方が移動度μが大
きくなる。図６のような製法で薄膜トランジスタ１０を
形成した場合には、ゲート絶縁膜１６側の結晶化が不充
分で、小さなシリコン粒子３０ｂが集積されている可能
性が高いので電子の移動度μは一般に低い。つまり電気
的特性が悪い。移動度μは、μ＝５０〜１００位であ
る。因みに、トップ・ゲート型の薄膜トランジスタの移
動度μは、μ＝１００〜２００位である。
流れる電流（電子若しくは正孔）は図５の矢印ｂで示す
ようにゲート絶縁膜１６の界面近くを流れることが知ら
れている。電流の速度（移動度）μはシリコン粒子の大
きさに依存し、シリコン粒子が大きい方が移動度μが大
きくなる。図６のような製法で薄膜トランジスタ１０を
形成した場合には、ゲート絶縁膜１６側の結晶化が不充
分で、小さなシリコン粒子３０ｂが集積されている可能
性が高いので電子の移動度μは一般に低い。つまり電気
的特性が悪い。移動度μは、μ＝５０〜１００位であ
る。因みに、トップ・ゲート型の薄膜トランジスタの移
動度μは、μ＝１００〜２００位である。
【００１０】そこで、この発明はこのような従来の課題
を解決したものであって、移動度μを大きくして電気的
特性を改善できる特にボトム・ゲート型の薄膜トランジ
スタの製造方法を提案するものである。
を解決したものであって、移動度μを大きくして電気的
特性を改善できる特にボトム・ゲート型の薄膜トランジ
スタの製造方法を提案するものである。
【００１１】
【課題を解決するための手段】上述の課題を解決するた
め、この発明においては、ボトム・ゲート型の薄膜トラ
ンジスタを製造するに当たり、基板上に形成された半導
体層をアニール処理して結晶化するに際し、基板側から
半導体層に向かうように引力がかけられると共に、その
状態で半導体層側よりレーザが照射されて半導体層をア
ニール処理してこの半導体層の結晶化が行われるように
なされたことを特徴とするものである。
め、この発明においては、ボトム・ゲート型の薄膜トラ
ンジスタを製造するに当たり、基板上に形成された半導
体層をアニール処理して結晶化するに際し、基板側から
半導体層に向かうように引力がかけられると共に、その
状態で半導体層側よりレーザが照射されて半導体層をア
ニール処理してこの半導体層の結晶化が行われるように
なされたことを特徴とするものである。
【００１２】
【作用】図１のように矢印ａで示す重力方向に対し、重
力に逆らう側（上側）にガラス基板１２が、重力と同じ
側（下側）に半導体層２０が位置するようにした状態で
半導体層２０側からレーザを照射してアニール処理を行
なうことによって半導体層２０の結晶化が行なわれる。
力に逆らう側（上側）にガラス基板１２が、重力と同じ
側（下側）に半導体層２０が位置するようにした状態で
半導体層２０側からレーザを照射してアニール処理を行
なうことによって半導体層２０の結晶化が行なわれる。
【００１３】そうすると、上述したと同じ理由で、溶融
した半導体であるシリコン結晶のうち大きく成長した大
きなシリコン粒子３０ａは素早く浮かび上がるので、重
力とは反対方向に移動して集積し、小さなシリコン粒子
３０ｂは下側（重力と同じ方向）に沈む（図２参照）。
シリコン粒子が浮かび上がる側はゲート絶縁膜１６側で
あるので、ゲート絶縁膜１６の界面側にはいずれも大き
なシリコン粒子３０ａが集積していることになる。ドレ
イン・ソース間の電極層２４，２６間に電流を流したと
きには大きなシリコン粒子３０ａが集積されたゲート絶
縁膜１６側の界面を電流が流れる。大きなシリコン粒子
３０ａ側を電流が流れると電子の移動度μが改善され
る。つまり薄膜トランジスタ１０の電気特性が改善され
る。
した半導体であるシリコン結晶のうち大きく成長した大
きなシリコン粒子３０ａは素早く浮かび上がるので、重
力とは反対方向に移動して集積し、小さなシリコン粒子
３０ｂは下側（重力と同じ方向）に沈む（図２参照）。
シリコン粒子が浮かび上がる側はゲート絶縁膜１６側で
あるので、ゲート絶縁膜１６の界面側にはいずれも大き
なシリコン粒子３０ａが集積していることになる。ドレ
イン・ソース間の電極層２４，２６間に電流を流したと
きには大きなシリコン粒子３０ａが集積されたゲート絶
縁膜１６側の界面を電流が流れる。大きなシリコン粒子
３０ａ側を電流が流れると電子の移動度μが改善され
る。つまり薄膜トランジスタ１０の電気特性が改善され
る。
【００１４】
【実施例】続いて、この発明に係るボトム・ゲート型薄
膜トランジスタの製造方法について、図面を参照して詳
細に説明する。
膜トランジスタの製造方法について、図面を参照して詳
細に説明する。
【００１５】この発明に係るボトム・ゲート型の薄膜ト
ランジスタは従来と同じ構造であって、図５に示した従
来例と同じく基板１２としてはガラス基板が使用され、
このガラス基板１２の所定位置にはゲート電極層１４の
電極が被着形成され、このゲート電極層１４を覆うよう
にしてゲート絶縁膜１６が被着形成され、そしてその上
面に薄膜構成の半導体層２０が被着形成されることは従
来と同様である。半導体層２０としてはポリシリコンや
アモールファスシリコンなどが使用されることも従来と
同じである。したがって薄膜トランジスタ１０の構造は
図５に示す従来例を参照してその説明は割愛する。
ランジスタは従来と同じ構造であって、図５に示した従
来例と同じく基板１２としてはガラス基板が使用され、
このガラス基板１２の所定位置にはゲート電極層１４の
電極が被着形成され、このゲート電極層１４を覆うよう
にしてゲート絶縁膜１６が被着形成され、そしてその上
面に薄膜構成の半導体層２０が被着形成されることは従
来と同様である。半導体層２０としてはポリシリコンや
アモールファスシリコンなどが使用されることも従来と
同じである。したがって薄膜トランジスタ１０の構造は
図５に示す従来例を参照してその説明は割愛する。
【００１６】この発明はこの半導体層２０が形成された
段階で半導体層２０の結晶化が行なわれる。
段階で半導体層２０の結晶化が行なわれる。
【００１７】図１はこの結晶化処理の説明図であって、
重力の方向を従来と同じく矢印ａのように定めたとき、
重力に逆らう上側にはガラス基板１２が位置し、重力と
同じ方向となる下側には半導体層２０が位置するように
薄膜トランジスタ１０が配置される。この配置関係を保
持して半導体層２０側からレーザが照射されて半導体層
２０がアニール処理される。
重力の方向を従来と同じく矢印ａのように定めたとき、
重力に逆らう上側にはガラス基板１２が位置し、重力と
同じ方向となる下側には半導体層２０が位置するように
薄膜トランジスタ１０が配置される。この配置関係を保
持して半導体層２０側からレーザが照射されて半導体層
２０がアニール処理される。
【００１８】レーザが照射されて半導体層２０の半導体
（シリコン）が溶融されるとシリコン粒子の移動が起き
る。溶融した半導体であるシリコン結晶のうち大きく成
長したサイズの大きなシリコン粒子３０ａは素早く浮か
び上がるので、重力とは反対方向に移動して集積し、サ
イズの小さなシリコン粒子３０ｂは下側（重力と同じ方
向）に沈む（図２参照）。
（シリコン）が溶融されるとシリコン粒子の移動が起き
る。溶融した半導体であるシリコン結晶のうち大きく成
長したサイズの大きなシリコン粒子３０ａは素早く浮か
び上がるので、重力とは反対方向に移動して集積し、サ
イズの小さなシリコン粒子３０ｂは下側（重力と同じ方
向）に沈む（図２参照）。
【００１９】サイズの大きなシリコン粒子３０ａが浮か
び上がる側はゲート絶縁膜１６側であるので、ゲート絶
縁膜１６の界面側にはいずれも大きなサイズのシリコン
粒子３０ａが集積していることになる。上述したように
ドレイン・ソース間の電極層２４，２６間に電流を流し
たときにはサイズの大きなシリコン粒子３０ａが集積さ
れたゲート絶縁膜１６側の界面を電流が流れる。サイズ
の大きなシリコン粒子３０ａ側を電流が流れると電子の
移動度μが改善される。つまり薄膜トランジスタ１０の
電気特性が改善される。
び上がる側はゲート絶縁膜１６側であるので、ゲート絶
縁膜１６の界面側にはいずれも大きなサイズのシリコン
粒子３０ａが集積していることになる。上述したように
ドレイン・ソース間の電極層２４，２６間に電流を流し
たときにはサイズの大きなシリコン粒子３０ａが集積さ
れたゲート絶縁膜１６側の界面を電流が流れる。サイズ
の大きなシリコン粒子３０ａ側を電流が流れると電子の
移動度μが改善される。つまり薄膜トランジスタ１０の
電気特性が改善される。
【００２０】従来方法により製造された薄膜トランジス
タ１０の移動度μは、μ＝５０〜１００程度であるが、
この発明方法によると実験によれば、μ＝１００〜２０
０程度まで改善される。この数値はトップ・ゲート型薄
膜トランジスタの移動度とほぼ同じ数値である。
タ１０の移動度μは、μ＝５０〜１００程度であるが、
この発明方法によると実験によれば、μ＝１００〜２０
０程度まで改善される。この数値はトップ・ゲート型薄
膜トランジスタの移動度とほぼ同じ数値である。
【００２１】半導体層２０を溶融するレーザアニール処
理は半導体層２０の上面に一対の電極層２４，２６を形
成した図５のような工程を経たのちに行なってもよい。
理は半導体層２０の上面に一対の電極層２４，２６を形
成した図５のような工程を経たのちに行なってもよい。
【００２２】図１に示すようなレーザアニールを行なう
ための製造装置としては図３あるいは図４に示すような
ものが考えられる。図３に示す製造装置４０はＸＹテー
ブル４２を有し、その下面の所定位置にはレーザアニー
ル化するためのチャンバー４４が設けられる。チャンバ
ー４４内は真空にしてもよければ、窒素ガスを封入して
もよいしあるいはまた大気と同じでもよい。
ための製造装置としては図３あるいは図４に示すような
ものが考えられる。図３に示す製造装置４０はＸＹテー
ブル４２を有し、その下面の所定位置にはレーザアニー
ル化するためのチャンバー４４が設けられる。チャンバ
ー４４内は真空にしてもよければ、窒素ガスを封入して
もよいしあるいはまた大気と同じでもよい。
【００２３】チャンバー４４の内部に存在するＸＹテー
ブル４２の下面（載置面）４２ａにはこの面にガラス基
板１２を密着させた状態、つまり半導体層２０が外部に
露呈するように載置される。この載置状態で半導体層２
０にレーザを照射することによって半導体層２０に対す
るレーザアニール処理が行なわれる。４６はレーザ透過
用の石英ガラスであり、５０はレーザ源（エキシマレー
ザ、レーザダイオードなどのレーザ光源）である。重力
は矢印ａの方向に作用する。
ブル４２の下面（載置面）４２ａにはこの面にガラス基
板１２を密着させた状態、つまり半導体層２０が外部に
露呈するように載置される。この載置状態で半導体層２
０にレーザを照射することによって半導体層２０に対す
るレーザアニール処理が行なわれる。４６はレーザ透過
用の石英ガラスであり、５０はレーザ源（エキシマレー
ザ、レーザダイオードなどのレーザ光源）である。重力
は矢印ａの方向に作用する。
【００２４】このように構成された製造装置４０でレー
ザ源５０から出射したレーザをミラー５２で反射させな
がら半導体層２０に照射すれば、アニール化された半導
体層２０内では溶融したシリコン粒子が移動して上述し
たと同じような構造の薄膜トランジスタ１０を得ること
ができる。
ザ源５０から出射したレーザをミラー５２で反射させな
がら半導体層２０に照射すれば、アニール化された半導
体層２０内では溶融したシリコン粒子が移動して上述し
たと同じような構造の薄膜トランジスタ１０を得ること
ができる。
【００２５】図４は製造装置４０の他の例を示すもので
あり、本例では引力となる重力の代わりに遠心力を利用
している。そのため同図のように回転軸５２の一端に回
転棒５４が取り付けられ、その先端に載置板５６が垂直
となるように取り付けられている。載置板５６には図３
と同じく半導体層２０が外側となるようにガラス基板１
２が載置固定される。載置板５６と対向する位置には図
３と同様なレーザ源５０が配置される。
あり、本例では引力となる重力の代わりに遠心力を利用
している。そのため同図のように回転軸５２の一端に回
転棒５４が取り付けられ、その先端に載置板５６が垂直
となるように取り付けられている。載置板５６には図３
と同じく半導体層２０が外側となるようにガラス基板１
２が載置固定される。載置板５６と対向する位置には図
３と同様なレーザ源５０が配置される。
【００２６】さて、この構成において、回転軸５２を所
定速度で回転させればガラス基板１２にはその回転速度
で決まる遠心力が作用するので、この遠心力が半導体層
２０に対して重力と同じように作用する。したがってこ
の状態でレーザを半導体層２０に照射すれば図３と同じ
ように半導体層２０に対するレーザアニール処理を実現
できる。回転速度を速くすれば重力以上の遠心力を得る
ことができるので、浮かび上がるシリコン粒子の速度が
速く、しかも結晶の成長も速くなると考えられるので、
サイズの大きなシリコン粒子をゲート絶縁膜１６の界面
側により一層集積できるし、アニール時間も短縮でき
る。
定速度で回転させればガラス基板１２にはその回転速度
で決まる遠心力が作用するので、この遠心力が半導体層
２０に対して重力と同じように作用する。したがってこ
の状態でレーザを半導体層２０に照射すれば図３と同じ
ように半導体層２０に対するレーザアニール処理を実現
できる。回転速度を速くすれば重力以上の遠心力を得る
ことができるので、浮かび上がるシリコン粒子の速度が
速く、しかも結晶の成長も速くなると考えられるので、
サイズの大きなシリコン粒子をゲート絶縁膜１６の界面
側により一層集積できるし、アニール時間も短縮でき
る。
【００２７】上述した実施例はこの発明をＬＣＤ用薄膜
トランジスタに適用したが、ボトム・ゲート型薄膜トラ
ンジスタであればこれら以外の用途に使用される薄膜ト
ランジスタにも本発明方法を適用でき、それによって電
気的特性を改善できるから、上述したレーザアニール処
理はＬＣＤ用薄膜トランジスタに限られるものではな
い。
トランジスタに適用したが、ボトム・ゲート型薄膜トラ
ンジスタであればこれら以外の用途に使用される薄膜ト
ランジスタにも本発明方法を適用でき、それによって電
気的特性を改善できるから、上述したレーザアニール処
理はＬＣＤ用薄膜トランジスタに限られるものではな
い。
【００２８】
【発明の効果】以上説明したように、この発明では、ボ
トム・ゲート型の薄膜トランジスタを製造するに当た
り、基板上に形成された半導体層をアニール処理して結
晶化するに際し、基板側から半導体層に向かうように引
力がかけられると共に、その状態で半導体層側よりレー
ザが照射して半導体層をアニール処理することによって
半導体層の結晶化を行うようにしたものである。
トム・ゲート型の薄膜トランジスタを製造するに当た
り、基板上に形成された半導体層をアニール処理して結
晶化するに際し、基板側から半導体層に向かうように引
力がかけられると共に、その状態で半導体層側よりレー
ザが照射して半導体層をアニール処理することによって
半導体層の結晶化を行うようにしたものである。
【００２９】これによれば、電流が流れる側に比較的サ
イズの大きなシリコン粒子を集積させることができるの
で、これによって電子の移動度μを大きくすることがで
きるようになり、薄膜トランジスタの電気特性を従来よ
りも大幅に改善できる。これによって、このボトム・ゲ
ート型薄膜トランジスタをトップ・ゲート型と同程度の
電気的特性を付与することができる。
イズの大きなシリコン粒子を集積させることができるの
で、これによって電子の移動度μを大きくすることがで
きるようになり、薄膜トランジスタの電気特性を従来よ
りも大幅に改善できる。これによって、このボトム・ゲ
ート型薄膜トランジスタをトップ・ゲート型と同程度の
電気的特性を付与することができる。
【００３０】そのため、この発明は電流の速度（移動
度）μの速いトランジスタとして要求されるＬＣＤ用薄
膜トランジスタなどに適用して極めて好適である。
度）μの速いトランジスタとして要求されるＬＣＤ用薄
膜トランジスタなどに適用して極めて好適である。
【図１】この発明に係る薄膜トランジスタの一例を示す
一部の工程断面図である。
一部の工程断面図である。
【図２】この発明に係る薄膜トランジスタの一例を示す
一部のレーザアニール処理の断面図である。
一部のレーザアニール処理の断面図である。
【図３】この発明に係る薄膜トランジスタ用製造装置の
一例を示す要部の概念図である。
一例を示す要部の概念図である。
【図４】この発明に係る薄膜トランジスタ用製造装置の
他の例を示す要部の概念図である。
他の例を示す要部の概念図である。
【図５】従来の薄膜トランジスタの一例を示す断面図で
ある。
ある。
【図６】従来の薄膜トランジスタの一例を示す一部の工
程断面図である。
程断面図である。
【図７】レーザアニール処理による結晶化の説明図であ
る。
る。
１０ 薄膜トランジスタ １２ ガラス基板 １４ ゲート電極層 １６ ゲート絶縁膜 ２０ 半導体層 ２４，２６ 電極層 ４０ 製造装置
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/12 Ｒ
Claims (3)
- 【請求項１】 ボトム・ゲート型の薄膜トランジスタを
製造するに当たり、基板上に形成された半導体層をアニ
ール処理して結晶化するに際し、 上記基板側から半導体層に向かうように引力がかけられ
ると共に、その状態で上記半導体層側よりレーザが照射
されて上記半導体層をアニール処理してこの半導体層の
結晶化が行われるようになされたことを特徴とするボト
ム・ゲート型薄膜トランジスタの製造方法。 - 【請求項２】 上記半導体層としてはポリシリコンやア
モールファスシリコンが使用されたことを特徴とする請
求項１記載のボトム・ゲート型薄膜トランジスタの製造
方法。 - 【請求項３】 上記引力は重力若しくは遠心力であるこ
とを特徴とする請求項１記載のボトム・ゲート型薄膜ト
ランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9441094A JPH07302909A (ja) | 1994-05-06 | 1994-05-06 | ボトム・ゲート型薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9441094A JPH07302909A (ja) | 1994-05-06 | 1994-05-06 | ボトム・ゲート型薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07302909A true JPH07302909A (ja) | 1995-11-14 |
Family
ID=14109482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9441094A Pending JPH07302909A (ja) | 1994-05-06 | 1994-05-06 | ボトム・ゲート型薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07302909A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5897381A (en) * | 1996-07-11 | 1999-04-27 | Lsi Logic Corporation | Method of forming a layer and semiconductor substrate |
| EP0984492A2 (en) * | 1998-08-31 | 2000-03-08 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising organic resin and process for producing semiconductor device |
| JP2006032926A (ja) * | 2004-06-16 | 2006-02-02 | Semiconductor Energy Lab Co Ltd | レーザ処理装置、レーザ照射方法、及び半導体装置の作製方法 |
-
1994
- 1994-05-06 JP JP9441094A patent/JPH07302909A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5897381A (en) * | 1996-07-11 | 1999-04-27 | Lsi Logic Corporation | Method of forming a layer and semiconductor substrate |
| EP0984492A2 (en) * | 1998-08-31 | 2000-03-08 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising organic resin and process for producing semiconductor device |
| EP0984492A3 (en) * | 1998-08-31 | 2000-05-17 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising organic resin and process for producing semiconductor device |
| JP2006032926A (ja) * | 2004-06-16 | 2006-02-02 | Semiconductor Energy Lab Co Ltd | レーザ処理装置、レーザ照射方法、及び半導体装置の作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100396966B1 (ko) | 박막트랜지스터장치의제조방법 | |
| JP3503427B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6794673B2 (en) | Plastic substrate for a semiconductor thin film | |
| US20050059222A1 (en) | Method of forming polycrystalline semiconductor layer and thin film transistor using the same | |
| KR100280171B1 (ko) | 비단결정반도체장치(박막트랜지스터)와 이것을 이용한 액정표시장치 및 그 제조방법 | |
| CN100356506C (zh) | 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法 | |
| US6627471B2 (en) | Method of manufacturing an array substrate having drive integrated circuits | |
| EP1102111A2 (en) | Liquid crystal display device having improved TFTs and a fabrication method thereof | |
| KR20030069779A (ko) | 박막트랜지스터 및 그 제조방법 | |
| JPH1098196A (ja) | アクティブマトリクス型表示装置およびその作製方法 | |
| US7189665B2 (en) | Manufacturing method for crystalline semiconductor material and manufacturing method for semiconductor device | |
| EP0459836A2 (en) | Method for fabricating thin-film transistors | |
| EP0646950B1 (en) | Method for processing a thin film | |
| US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
| US7491972B1 (en) | Polysilicon semiconductor thin film substrate, method for producing the same, semiconductor device, and electronic device | |
| JP2779492B2 (ja) | 薄膜トランジスタ装置とその製造方法 | |
| JPH07302909A (ja) | ボトム・ゲート型薄膜トランジスタの製造方法 | |
| JPH0650779B2 (ja) | 薄膜トランジスタ装置とその製造方法 | |
| JPH07249778A (ja) | 表示素子駆動装置およびその製造方法 | |
| JP2709376B2 (ja) | 非単結晶半導体の作製方法 | |
| JP2000183357A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US20020197829A1 (en) | Method of manufacturing polycrystalline film and semiconductor device | |
| JP3326650B2 (ja) | 半導体装置の製造方法 | |
| JP3845566B2 (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス | |
| JP2003133328A (ja) | 薄膜トランジスタ及びその製造方法 |