CN100356506C - 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法 - Google Patents
结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法 Download PDFInfo
- Publication number
- CN100356506C CN100356506C CNB2003101160298A CN200310116029A CN100356506C CN 100356506 C CN100356506 C CN 100356506C CN B2003101160298 A CNB2003101160298 A CN B2003101160298A CN 200310116029 A CN200310116029 A CN 200310116029A CN 100356506 C CN100356506 C CN 100356506C
- Authority
- CN
- China
- Prior art keywords
- mask
- amorphous silicon
- alignment keys
- silicon layer
- visuals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims abstract description 72
- 238000002425 crystallisation Methods 0.000 title claims description 33
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 239000013078 crystal Substances 0.000 title description 13
- 238000000034 method Methods 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 38
- 239000010409 thin film Substances 0.000 claims abstract description 32
- 229920005591 polysilicon Polymers 0.000 claims description 37
- 230000008025 crystallization Effects 0.000 claims description 32
- 230000000007 visual effect Effects 0.000 claims description 30
- 230000005855 radiation Effects 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000005224 laser annealing Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000003760 hair shine Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000013532 laser treatment Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02678—Beam shaping, e.g. using a mask
- H01L21/0268—Shape of mask
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Liquid Crystal (AREA)
Abstract
一种非晶硅的结晶方法，该方法用来制造具有薄膜晶体管、像素电极和对准键的阵列基板。该方法包括：在基板上形成非晶硅层；在所述非晶硅层中形成对准键；预制包括图形部分和对准键图形的掩模；将该掩模设置在所述非晶硅层上方，从而对准键图形与对准键对齐；和通过掩模将激光束的第一次照射作用到非晶硅层中，从而在对应于所述掩模图形部分的非晶硅层中限定第一多晶硅区域，其中各所述图形部分的尺寸考虑到对准余量大于该薄膜晶体管的尺寸。
Description
本申请要求享有2002年12月30日在韩国提交的韩国专利申请No.P2002-86988的权益，其全部内容在此引用以作参考。
技术领域
本发明涉及一种非晶硅的结晶方法。更具体地，本发明涉及一种用于结晶非晶硅的掩模，一种连续横向固化(SLS)结晶方法以及利用其制造阵列基板的方法。
背景技术
由于信息技术的快速发展，显示装置已经发展成能够处理和显示大量信息的工具。现已开发了例如液晶显示(LCD)装置等具有厚度薄、重量轻和低功耗等属性的平板显示装置。由于其出众的分辨率、彩色图像显示和所显示的图像的质量，LCD装置目前已广泛地应用于笔记本电脑、台式监视器等中。
通常，液晶显示(LCD)装置包括两个基板，彼此间隔并且相互面对；和注入到两个基板之间的液晶层。每个基板包括电极，并且各个基板的电极也彼此面对。将电压施加给各个电极并且在电极之间感应出电场。通过改变电场的强度和方向，改变液晶分子的排列。通过改变根据液晶分子的排列而变化的光透光率，以使LCD装置显示图像。
LCD装置的一个基板包括用作开关装置的薄膜晶体管。因为非晶硅能够形成在尺寸大、成本低的基板例如玻璃基板上，非晶硅已广泛地用作薄膜晶体管的有源层。
LCD装置还包括控制薄膜晶体管的驱动集成电路(驱动IC)。可惜的是，非晶硅无法形成适用于驱动IC的有源层，所述的驱动IC通常包括需要以晶体硅作为有源层的CMOS(互补金属-氧化物半导体)装置。由于这一点，通常利用TAB(带式自动焊接(tape automated bonding))***使驱动IC与阵列基板相连。这样会明显地增加LCD装置的成本。
由于非晶硅的局限性，目前正在研制和开发将多晶硅作为有源层的LCD装置。由于多晶硅比非晶硅更适合于在驱动IC中使用，多晶硅是非常有益的。由于薄膜晶体管和驱动IC可以形成在同一个基板上，因此省略了对TAB连接的需要，从而使多晶硅具有能够减少制造步骤数量的优点。另外，多晶硅的场效应迁移率比非晶硅的大100至200倍。并且多晶硅还具有光稳定性和热稳定性。
通过例如等离子体增强的化学气相淀积(PEVCD)或者低压化学气相淀积(LPVCD)，将非晶硅沉积在基板上，然后将该非晶硅结晶成多晶硅这一方法，可以形成多晶硅。目前已有多种不同的将非晶硅结晶成多晶硅的方法，其包括固体多晶结晶(SPC)、金属感应的结晶(MIC)和激光退火结晶。
在SPC中，缓冲层形成在石英基板上。然后，将多晶硅沉积在缓冲层上。此后，在超过600℃的高温下将非晶硅加热相对较长的时间。该缓冲层防止杂质扩散到非晶硅中。高温使得非晶硅结晶。但是，SPC方法会导致不规则的晶粒生长和不均匀的晶粒尺寸。因此，栅极绝缘层在通过SPC形成的多晶硅上不规则地生长。这样就降低了所得到的各个TFT的击穿电压。另外，各个TFT的电特性由于不规则的晶粒尺寸而降低。另外，石英基板是昂贵的。
在MIC中，沉积在非晶硅中的金属导致在相对低的温度下结晶。它具有能够使用低成本的玻璃基板的优点。但是，残留在硅层中的沉积金属成了有害的杂质。
在激光退火中，受激准分子激光器对位于基板上的非晶硅照射几十至几百纳秒。这使得非晶硅层熔化。熔化后的硅接下来结晶成多晶硅。在激光退火方法中，能够在低于400℃的情况下完成结晶。可惜的是，结晶情况相对较差，特别是在利用单个的激光照射使硅层结晶的情况下，效果更差。在实践中，通常通过照射激光束大约10次来进行再结晶或者由此增大晶粒的尺寸。因此，激光退火蒙受低生产率的损害。另外，激光照射能够将硅层加热到大约1400℃。因为这种温度将很容易地使得硅层氧化从而产生二氧化硅(SiO2)，通常在室温和在空气或大气中进行激光退火。
近来，一种新的结晶方法，通常称为连续横向固化结晶(SLS)方法已经引起注意。SLS方法的优点在于其利用了硅晶粒从位于液相硅和固相硅之间的边界处横向地生长这一事实。SLS方法能够增大通过控制激光束的能量强度和激光束的照射范围而生长的硅晶粒的尺寸(参见Robert S.Sposilli，M.A.Crowder，and James S.Im，Mat.Res.Soc.Symp.Proc.，Vol.452，956-957，1997)。这使得各个TFT具有单一晶体硅的沟道区域。
现参照所附附图，详细地描述现有技术的SLS方法。图1A表示根据现有技术的连续横向固化结晶(SLS)方法的掩模，而图1B表示通过利用图1A中的掩模结晶的硅层。
如图1A中所示，SLS方法的掩模10包括几毫米大小的狭缝12，并且因此使得入射到多晶硅层上的激光束具有几毫米的宽度。这里，相邻狭缝12之间的距离也是几毫米，并且这些狭缝具有大约2至3μm范围的宽度。
如果激光束穿过掩模10的狭缝12照射到图1B中的非晶硅层20上，暴露于激光束的区域22完全熔化，并且然后结晶从而形成晶粒24a和24b。此时，晶粒24a和24b从区域22的两端线处横向地生长，并且在晶粒24a和24b彼此相遇的线26处停止生长。线26可以称为晶粒边界线。这里，掩模10包括多个狭缝10，并且对应于掩模10的尺寸的结晶区域可以称之为单元区域。
接下来，激光束照射到包括图1B的区域22的下一个区域，并且然后使下一个区域结晶。通过重复执行上面提到的方法，可以使得非晶硅层20全部结晶。
图2表示通过上述方法结晶的硅层的一部分。在图2中，结晶后的硅层包括若干个单元区域30，并且在相邻的单元区域30之间具有第一和第二重叠区域40和50。第一重叠区域40设置在位于水平方向(在图2中的情况下)上相邻的单元区域30之间，而第二重叠区域50形成在位于垂直方向(在图2中的情况下)上的相邻的单元区域30之间。激光束照射了几次的第一和第二重叠区域40和50含有不均匀的部分。因此，在第一和第二重叠区域40和50设置在液晶显示装置的一个像素区域中的情况下，所显示的图像的质量下降。
发明内容
因此，本发明涉及一种用于结晶的掩模、非晶硅的结晶方法及利用其制造阵列基板的方法，其基本上克服了由于现有技术的局限和缺陷而存在的一个或多个问题。
本发明的一个目的在于提供具有大的且更为均匀尺寸的晶粒的多晶硅。
本发明的另一个目的是提供一种具有较短处理时间的非晶硅的结晶方法。
本发明的另一个目的是提供一种具有较短的处理时间的用于制造包括多晶硅的阵列基板的方法。
为了实现这些和其它优点，本发明部分地涉及一种非晶硅的结晶方法，用于制造具有薄膜晶体管、像素电极和对准键的阵列基板，其包括：在基板上方形成非晶硅层；在所述非晶硅层中形成对准键；预制包括图形部分和对准键图形的掩模；将该掩模设置在非晶硅层上方，从而对准键图像与对准键对齐；和通过相对于所述对准键的掩模将激光束的第一次照射作用到非晶硅层中，从而在对应于掩模的图形部分的非晶硅层中限定第一多晶硅区域，其中各所述图形部分的尺寸考虑到对准余量大于该薄膜晶体管的尺寸。本发明部分涉及一种用于结晶非晶硅的掩模，其中所述的掩模用来制造包括薄膜晶体管、像素电极和对准键的阵列基板，其包括多个对应于对准键的对准键图形和多个对应于薄膜晶体管的图形部分，其中各所述对应于薄膜晶体管的图形部分的尺寸考虑对准余量大于该薄膜晶体管的尺寸。
本发明部分地涉及一种用来制造具有薄膜晶体管、像素电极和对准键的阵列基板的方法，其包括：在基板上形成非晶硅层；在所述非晶硅层中形成对准键；预制包括图形部分和对准键图形的掩模；将该掩模设置在非晶硅层上方，从而对准键图形与对准键对齐；通过掩模将激光束的第一次照射作用到非晶硅层上，从而在对应于所述掩模的图形部分的非晶硅层中限定第一多晶硅区域，其中各所述图形部分的尺寸考虑到对准余量大于该薄膜晶体管的尺寸。本发明包括通过对多晶硅区域进行构图来形成有源层，在有源层上依次形成栅极绝缘层和栅极，通过使用栅极作为掩模将杂质掺杂到有源层的两侧，从而形成源极区域和漏极区域，在包括栅极的基板上形成一个中间层，该中间层具有分别曝露源极区域和漏极区域的第一和第二接触孔，在中间层上形成源极和漏极，源极和漏极分别通过第一和第二接触孔与源极区域和漏极区域连接，在源极和漏极上形成钝化层，该钝化层具有曝露漏极的第三接触孔，和在钝化层上形成像素电极，该像素电极通过第三接触孔与漏极连接。
应当理解上述概要性的解释和以下作为示例的详细说明和解释都是为了对所要保护的本发明提供进一步的解释。
附图说明
本申请所包含的附图用于进一步理解本发明，其与说明书相结合并构成说明书的一部分，所述附图表示本发明的实施例并与说明书一起解释本发明的原理。附图中：
图1A是表示根据现有技术的连续横向固化结晶(SLS)方法的掩模的示意图；
图1B表示通过利用图1A中的掩模结晶的硅层的示意图；
图2表示通过SLS方法结晶的硅层的一部分的示意图；
图3是表示根据本发明的一个实施例的用来将非晶硅层结晶的掩模的平面示意图；
图4是图3中的区域A的放大视图；
图5A和5B是表示根据本发明的掩模的狭缝结构的示意图；
图6A至6C是表示利用本发明的掩模对非晶硅层进行结晶的工艺的示意图；和
图7A至7F是表示根据本发明的液晶显示装置的阵列基板的制造方法的代表性的示意图。
具体实施方式
现在详细解释本发明的实施例，具体的例子在所附附图中给出。
图3是表示根据本发明的一个实施例的用来将非晶硅层结晶的掩模的平面示意图。如图3中所示，掩模130包括对准键图形134和多个(一个或一个以上)图形部分132。每个对准键图形134设置在掩模130的每个角中。每个图形部分132对应一个区域，在所述的区域中设置有通过利用结晶后的硅层形成的薄膜晶体管。因此，当通过使用图3中的掩模130使得非晶硅层结晶时，只有对应于薄膜晶体管的区域结晶。这里，由虚线表示的区域P对应阵列基板的像素区域。此时，考虑到对准余量，图形部分132设计成具有大于薄膜晶体管的尺寸，和不将图形部分132设置在发光的像素区域P的光传输部分中。
图4是图3中区域A的放大视图。如图4中所示，图3的掩模130包括阻挡层的像素区域P和具有多个狭缝的图形部分B。
图5A和5B是表示根据本发明的掩模的狭缝结构的示意图。
在图5A中，对应于薄膜晶体管的图形部分包括由固定的间隔154分开的多个狭缝152。狭缝152使得激光束照射在非晶硅层上从而具有几微米的宽度。这里，每个狭缝152具有大约2μm至大约3μm范围的宽度，和每个间隔154具有4μm以上的宽度，且具体为大约4μm至6μm的范围。
在图5B中，图4中的图形部分B具有第一区域C和第二区域D。第一区域C包括由具有规则间距的第一间隔164分开的多个第一狭缝162，和第二区域D包括由具有规则间距的第二间隔174分开的多个第二狭缝172。第一狭缝162对应第二间隔174而第一间隔164对应第二狭缝172。第一和第二狭缝162和172具有大约2μm至大约3μm范围的宽度。
优选地，考虑用来结晶非晶硅的投影透镜的收缩比率，可以设计狭缝、间隔和对准键的尺寸。
图6A至6C是表示利用本发明的掩模对非晶硅层进行结晶的处理的示意图。
如图6A中所示，其上具有非晶硅层230的基板220放置在工作台210上。对准键232形成在非晶硅层230中。对准键232可以形成在基板的角上或者基板的角的周围。尽管在该实施例中形成四个对准键232，但对于对准键232的数量并无限制。因此，也可以形成一个对准键。可以通过光源例如激光束形成对准键232，该例如激光束的光源用来结晶。在这种情况中，用于对准键232的激光束的能量密度可以是在接近完全熔化区域的附近。可以通过照相平版印刷工艺形成对准键。对准键232可以具有多种形状。
接下来，如图6B中所示，投影透镜240设置成远离并且在基板220之上。包括多个图形部分254和对准键图形252的掩模250设置在投影透镜240之上。这里，只表示了掩模250的一部分。对准键图形252与对准键232对齐，从而使掩模250与基板230对齐。接下来，激光束从镜子270反射并且照射到非晶硅层230上。因此，通过连续横向固化(SLS)结晶方法分别使得对应于激光束的第一次照射的非晶硅层230结晶，和使得第一多晶硅区域形成在对应于此后形成薄膜晶体管的区域的非晶硅层230中。对应于第一次照射的第一部分E包括第一区域234a，其具有第一多晶硅区域；和第二区域236a，它是非晶硅。如图6C中所示，移动工作台210。另一方面，也可以移动掩模250。然后，激光束从镜子270反射并且照射到非晶硅层230上。因此，通过SLS结晶方法分别使得对应于激光束的第二次照射的非晶硅层230结晶，和第二多晶硅区域形成在对应于此后将形成薄膜晶体管的区域的非晶硅层230中。对应于第二次照射的第二部分F包括第一区域234b，其具有第二多晶硅区域；和第二区域236b，它是非晶硅。第一区域E和第二区域F不重叠。
由于掩模250的图形部分254具有图5A或图5B的结构，并不是第一区域E和第二区域F的所有第一区域234a和234b都结晶。也就是说，只有对应于掩模250的图形部分254的狭缝的部分结晶。因此，在激光的第一至第n(n是整数)次照射在该图的上下文中水平地完成之后，掩模250或工作台210可以在该图的上下文中垂直地移动。然后，可以沿着该图的上下文中的水平方向重复地执行第一至第n次激光束照射。
通过重复地执行上面提到的方法，将多晶硅区域形成在基板的整个表面上。
在本发明中，通过使用具有对应于薄膜晶体管的图形部分和对准键图形的掩模使得非晶硅层结晶，使得处理时间缩短并且没有形成不均匀的结晶区域。
其间，根据本发明可以通过利用多晶硅形成有源层，和在该有源层上依次形成栅极绝缘层、栅极、源极和漏极，可以制造用于液晶显示装置的阵列基板。
图7A至7F是表示根据本发明的液晶显示装置的阵列基板的制造方法的代表性的示意图。
在图7A中，多晶硅形成在将要通过上述方法形成薄膜晶体管的区域中，从而在基板310上形成岛状的多晶硅层320。
接下来，在图7B中，氮化硅或氧化硅等绝缘材料和金属导电材料依次沉积在多晶硅层320上并且进行构图，从而依次在多晶半导体层320上形成栅极绝缘层330和栅极342。其后，将例如p型或n型离子等杂质掺杂到多晶半导体层320的暴露区域中。
在图7C中，在掺杂杂质之后，半导体层320划分成没有掺杂杂质的沟道区域321和掺杂有杂质的源极区域322和漏极区域323。源极区域322和漏极区域323位于沟道区域321的两侧。这里，需要一个用于激活掺杂在源极区域322和漏极区域323中的离子的方法，且通常采用的是退火工艺。
与此同时，还需要用于将源极区域322和漏极区域323恢复为多晶硅状态的处理，因为源极区域322和漏极区域323中的半导体结构可能由于离子的掺杂能量而从多晶硅状态改变为非晶状态。顺便地，如果可以采用常规的退火工艺将源极区域322和漏极区域323恢复为多晶硅状态，应当长时间在高温下进行该退火处理，因此可能使得基板会发生变形。为了解决该问题，进行激光退火处理。
不仅可以激活掺杂的离子，还可以通过该激光处理将无定形的源极区域322和漏极区域323恢复到结晶状态。
在图7D中，中间层350形成在包括栅极342的基板310的整个表面上并对其进行构图，从而形成分别曝露源极322和漏极323的第一和第二接触孔351和352。中间层350可以包括氧化硅和氮化硅中的至少一种或者包括这两种。中间层还可以是氮氧化硅。
在图7E中，金属层沉积在中间层350上，并对其进行构图，从而形成源极362和漏极363。源极362通过第一接触孔351与源极区域322连接，而漏极363通过第二接触孔352与漏极区域323连接。源极362和漏极363与栅极342构成薄膜晶体管。
接下来，在图7F中，钝化层370形成在包括源极362和漏极363的基板310的整个表面上，并对其进行构图，从而形成曝露漏极363的第一接触孔371。像素电极381形成在具有透明导电材料的钝化层370上。像素电极381通过第三接触孔371与漏极363连接。
由于包括多晶硅层的薄膜晶体管具有很高的场效应迁移率，因此反应速度快。另外，由于薄膜晶体管和包括CMOS元件的驱动IC可以形成在同一个基板上，因此能够减少液晶显示装置的制造步骤和成本。
与此同时，由于只有对应于薄膜晶体管的区域结晶，缩短了处理时间，并且没有形成不均匀的结晶区域。
对于本领域的普通技术人员清楚的是，在不脱离本发明的精神或范围的情况下，在本发明的制造和应用中可以作出多种改进和变形。因此，本发明的保护范围覆盖本发明的所有改进和变形，只要它们落入在所附权利要求和它们的等同物的范围内。
Claims (17)
1.一种非晶硅的结晶方法，用于制造具有薄膜晶体管、像素电极和对准键的阵列基板，其包括：
在基板上方形成非晶硅层；
在所述非晶硅层中形成对准键；
预制包括图形部分和对准键图形的掩模；
将所述掩模设置在所述基板上方，从而对准键图形与对准键对齐；和
通过所述掩模将激光束的第一次照射作用到非晶硅层中，从而在对应于所述掩模的图形部分的非晶硅层中限定第一多晶硅区域，
其中各所述图形部分的尺寸考虑到对准余量大于该薄膜晶体管的尺寸。
2.根据权利要求1的方法，其特征在于，进一步包括移动具有第一多晶硅区域的基板的步骤，和通过掩模将激光束的第二次照射作用到非晶硅层中的步骤，从而形成对应于掩模的图形部分的第二多晶硅区域。
3.根据权利要求2的方法，其特征在于，第一次照射和第二次照射不重叠。
4.根据权利要求1的方法，其特征在于，对准键形成在基板的角的周围。
5.根据权利要求1的方法，其特征在于，对准键的数量是4个。
6.一种结晶非晶硅的掩模，用于制造包括薄膜晶体管、像素电极和对准键的阵列基板，其包括：
对应于对准键的对准键图形；和
多个对应于薄膜晶体管的图形部分，其中各所述对应于薄膜晶体管的多个图形部分的尺寸考虑到对准余量大于该薄膜晶体管的尺寸。
7.根据权利要求6的掩模，其特征在于，每个图形部分包括多个狭缝。
8.根据权利要求7的掩模，其特征在于，多个狭缝具有2μm至3μm范围的宽度。
9.根据权利要求7的掩模，其特征在于，多个狭缝在4μm至6μm的范围内隔开。
10.根据权利要求6的掩模，其特征在于，每个图形部分具有第一区域和第二区域，第一区域包括由第一间隔分隔开的多个第一狭缝，第二区域包括由第二间隔分隔开的多个第二狭缝，其中多个第二狭缝平行于多个第一狭缝。
11.根据权利要求10的掩模，其中多个第一狭缝对应第二间隔而第一间隔对应多个第二狭缝。
12.根据权利要求10的掩模，其特征在于，多个第一狭缝和多个第二狭缝具有2μm至3μm范围的宽度。
13.一种用于制造具有薄膜晶体管、像素电极和对准键的阵列基板的方法，其包括：
在基板上形成非晶硅层；
在所述非晶硅层中形成对准键；
预制包括图形部分和对准键图形的掩模；
将所述掩模设置在所述基板上，从而对准键图形与对准键对齐；
通过掩模将激光束的第一次照射作用到非晶硅层上，从而在对应于所述掩模的图形部分的非晶硅层中限定第一多晶硅区域，其中各所述图形部分的尺寸考虑到对准余量大于该薄膜晶体管的尺寸；
通过对多晶硅区域进行构图来形成有源层；
在有源层上依次形成栅极绝缘层和栅极；
通过使用栅极作为掩模将杂质掺杂到有源层的两侧，从而形成源极区域和漏极区域；
在包括栅极的基板上形成一个中间层，所述的中间层具有分别曝露源极区域和漏极区域的第一和第二接触孔；
在中间层上形成源极和漏极，源极和漏极分别通过第一和第二接触孔与源极区域和漏极区域连接；
在源极和漏极上形成钝化层，所述的钝化层具有曝露漏极的第三接触孔；和
在钝化层上形成像素电极，所述的像素电极通过第三接触孔与漏极连接。
14.根据权利要求13的方法，其特征在于，使非晶硅层结晶从而形成多晶硅区域的步骤包括移动具有经激光束第一次照射作用的非晶硅层的基板，和通过掩模将激光束第二次照射作用到非晶硅层中。
15.根据权利要求14的方法，其特征在于，第一次照射和第二次照射不重叠。
16.根据权利要求13的方法，其特征在于，对准键的数量是4个。
17.根据权利要求13的方法，其特征在于，对准键形成在基板的角的周围。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020086988 | 2002-12-30 | ||
| KR10-2002-0086988 | 2002-12-30 | ||
| KR10-2002-0086988A KR100496139B1 (ko) | 2002-12-30 | 2002-12-30 | 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1514469A CN1514469A (zh) | 2004-07-21 |
| CN100356506C true CN100356506C (zh) | 2007-12-19 |
Family
ID=32709750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2003101160298A Expired - Fee Related CN100356506C (zh) | 2002-12-30 | 2003-12-29 | 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7033434B2 (zh) |
| JP (1) | JP2004214615A (zh) |
| KR (1) | KR100496139B1 (zh) |
| CN (1) | CN100356506C (zh) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100652053B1 (ko) * | 2003-06-28 | 2006-11-30 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 제조방법 |
| KR100525443B1 (ko) * | 2003-12-24 | 2005-11-02 | 엘지.필립스 엘시디 주식회사 | 결정화 장비 및 이를 이용한 결정화 방법 |
| KR100572519B1 (ko) * | 2003-12-26 | 2006-04-19 | 엘지.필립스 엘시디 주식회사 | 레이저 결정화 공정용 마스크 및 상기 마스크를 이용한레이저 결정화 공정 |
| US7858450B2 (en) * | 2004-01-06 | 2010-12-28 | Samsung Electronics Co., Ltd. | Optic mask and manufacturing method of thin film transistor array panel using the same |
| CN100485868C (zh) * | 2004-03-31 | 2009-05-06 | 日本电气株式会社 | 半导体薄膜制造方法及装置、光束成形掩模及薄膜晶体管 |
| US7566602B2 (en) | 2004-06-12 | 2009-07-28 | Samsung Electronics Co., Ltd. | Methods of forming single crystalline layers and methods of manufacturing semiconductor devices having such layers |
| KR100578787B1 (ko) | 2004-06-12 | 2006-05-11 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR100689315B1 (ko) * | 2004-08-10 | 2007-03-08 | 엘지.필립스 엘시디 주식회사 | 실리콘 박막 결정화 장치 및 이를 이용한 결정화 방법 |
| KR101223098B1 (ko) * | 2004-09-09 | 2013-01-17 | 삼성디스플레이 주식회사 | 표시장치 및 이의 제조방법 |
| JP4674092B2 (ja) * | 2005-01-21 | 2011-04-20 | 株式会社 日立ディスプレイズ | 表示装置の製造方法 |
| JP2006286752A (ja) * | 2005-03-31 | 2006-10-19 | Sharp Corp | ３次元半導体集積回路装置の製造方法および３次元半導体集積回路装置 |
| KR20070078132A (ko) * | 2006-01-26 | 2007-07-31 | 삼성전자주식회사 | 실리콘 결정화 마스크, 이를 갖는 실리콘 결정화 장치 및이를 이용한 실리콘 결정화 방법 |
| JP5125436B2 (ja) * | 2007-11-14 | 2013-01-23 | 大日本印刷株式会社 | 半導体装置の製造方法 |
| CN102598215A (zh) * | 2009-11-26 | 2012-07-18 | 住友化学株式会社 | 半导体基板及半导体基板的制造方法 |
| KR20120008345A (ko) | 2010-07-16 | 2012-01-30 | 삼성모바일디스플레이주식회사 | 레이저 조사 장치 |
| KR101135537B1 (ko) * | 2010-07-16 | 2012-04-13 | 삼성모바일디스플레이주식회사 | 레이저 조사 장치 |
| CN102097370B (zh) * | 2010-12-10 | 2013-06-05 | 华映视讯（吴江）有限公司 | 精密图案的制程方法 |
| GB2489682B (en) * | 2011-03-30 | 2015-11-04 | Pragmatic Printing Ltd | Electronic device and its method of manufacture |
| CN104269438A (zh) * | 2014-09-16 | 2015-01-07 | 复旦大学 | 无结场效应晶体管及其制备方法 |
| JP6781872B2 (ja) * | 2016-07-20 | 2020-11-11 | 株式会社ブイ・テクノロジー | レーザ照射装置および薄膜トランジスタの製造方法 |
| US10811286B2 (en) | 2016-09-28 | 2020-10-20 | Sakai Display Products Corporation | Laser annealing device and laser annealing method |
| CN109801837A (zh) * | 2019-02-02 | 2019-05-24 | 京东方科技集团股份有限公司 | 驱动背板的激光退火工艺及掩膜版 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1120739A (zh) * | 1994-08-25 | 1996-04-17 | 夏普公司 | 半导体器件及其制造方法 |
| JP2001148480A (ja) * | 1999-11-18 | 2001-05-29 | Nec Corp | 薄膜トランジスタ、薄膜トランジスタの製造装置、および薄膜トランジスタその製造方法 |
| JP2002203861A (ja) * | 2000-07-24 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 半導体装置、液晶表示装置、ｅｌ表示装置、半導体薄膜の製造方法および半導体装置の製造方法 |
| US20020179001A1 (en) * | 2001-05-30 | 2002-12-05 | Yun-Ho Jung | Method of crystallizing amorphous silicon using a mask |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2256699C (en) | 1996-05-28 | 2003-02-25 | The Trustees Of Columbia University In The City Of New York | Crystallization processing of semiconductor film regions on a substrate, and devices made therewith |
| US6338987B1 (en) | 1998-08-27 | 2002-01-15 | Lg.Philips Lcd Co., Ltd. | Method for forming polycrystalline silicon layer and method for fabricating thin film transistor |
| JP3491571B2 (ja) | 1999-07-13 | 2004-01-26 | 日本電気株式会社 | 半導体薄膜の形成方法 |
| US6368945B1 (en) | 2000-03-16 | 2002-04-09 | The Trustees Of Columbia University In The City Of New York | Method and system for providing a continuous motion sequential lateral solidification |
| JP3945805B2 (ja) | 2001-02-08 | 2007-07-18 | 株式会社東芝 | レーザ加工方法、液晶表示装置の製造方法、レーザ加工装置、半導体デバイスの製造方法 |
-
2002
- 2002-12-30 KR KR10-2002-0086988A patent/KR100496139B1/ko active IP Right Grant
-
2003
- 2003-10-28 JP JP2003367703A patent/JP2004214615A/ja active Pending
- 2003-12-29 CN CNB2003101160298A patent/CN100356506C/zh not_active Expired - Fee Related
- 2003-12-29 US US10/745,595 patent/US7033434B2/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1120739A (zh) * | 1994-08-25 | 1996-04-17 | 夏普公司 | 半导体器件及其制造方法 |
| JP2001148480A (ja) * | 1999-11-18 | 2001-05-29 | Nec Corp | 薄膜トランジスタ、薄膜トランジスタの製造装置、および薄膜トランジスタその製造方法 |
| JP2002203861A (ja) * | 2000-07-24 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 半導体装置、液晶表示装置、ｅｌ表示装置、半導体薄膜の製造方法および半導体装置の製造方法 |
| US20020179001A1 (en) * | 2001-05-30 | 2002-12-05 | Yun-Ho Jung | Method of crystallizing amorphous silicon using a mask |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040134417A1 (en) | 2004-07-15 |
| US7033434B2 (en) | 2006-04-25 |
| KR100496139B1 (ko) | 2005-06-16 |
| CN1514469A (zh) | 2004-07-21 |
| KR20040061190A (ko) | 2004-07-07 |
| JP2004214615A (ja) | 2004-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100356506C (zh) | 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法 | |
| US6755909B2 (en) | Method of crystallizing amorphous silicon using a mask | |
| US6346718B1 (en) | Electro-optic device, drive substrate for electro-optic device and method of manufacturing the same | |
| US6492213B1 (en) | Semiconductor device, thin film transistor and method for producing the same, and liquid crystal display apparatus and method for producing the same | |
| US7507645B2 (en) | Method of forming polycrystalline semiconductor layer and thin film transistor using the same | |
| KR100686946B1 (ko) | 반도체 박막기판, 반도체장치, 반도체장치의 제조방법 및전자장치 | |
| US20070290210A1 (en) | Semiconductor device and method of fabricating a ltps film | |
| KR20020032551A (ko) | 박막 반도체 장치의 제조 방법 | |
| JP4282954B2 (ja) | ポリシリコン結晶化方法、そして、これを用いたポリシリコン薄膜トランジスタの製造方法及び液晶表示素子の製造方法 | |
| KR100577795B1 (ko) | 다결정 실리콘막 형성방법 | |
| US6847069B2 (en) | Thin-film semiconductor device, manufacturing method of the same and image display apparatus | |
| KR100660814B1 (ko) | 박막트랜지스터의 반도체층 형성방법 | |
| JP2000081642A (ja) | 液晶表示装置およびその製造方法 | |
| CN100413016C (zh) | 多晶硅薄膜的制造方法 | |
| JP4165305B2 (ja) | 結晶質半導体材料の製造方法および半導体装置の製造方法 | |
| CN1637484B (zh) | 连续横向结晶装置和使用它结晶硅的方法 | |
| KR100833956B1 (ko) | 비정질 실리콘 결정화용 광학 마스크 | |
| KR100304123B1 (ko) | 트렌치 구조 및 덮개층을 이용한 박막 트랜지스터 제조방법 | |
| JP4278013B2 (ja) | 薄膜素子の製造方法 | |
| JP3845566B2 (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス | |
| JP3845569B2 (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス | |
| KR100397762B1 (ko) | 비정질 실리콘 박막의 결정화 방법 | |
| KR20020060113A (ko) | 결정화된 폴리실리콘층 상에 보호막이 형성된 투명 기판을제공하는 방법, 그 폴리실리콘 활성층 형성 방법 및 이를이용한 폴리실리콘 박막 트랜지스터 제조 방법 | |
| KR100496138B1 (ko) | 실리콘 결정화방법 | |
| JP2000335939A (ja) | 薄膜半導体素子用基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: LG DISPLAY CO., LTD. Free format text: FORMER NAME OR ADDRESS: LG. PHILIP LCD CO., LTD. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Seoul, South Kerean Patentee after: LG DISPLAY Co.,Ltd. Address before: Seoul, South Kerean Patentee before: LG.Philips LCD Co.,Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20071219 Termination date: 20211229 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |