JPH07297513A - Ceramic printed wiring board with resistor and its manufacture - Google Patents
Ceramic printed wiring board with resistor and its manufactureInfo
- Publication number
- JPH07297513A JPH07297513A JP6088982A JP8898294A JPH07297513A JP H07297513 A JPH07297513 A JP H07297513A JP 6088982 A JP6088982 A JP 6088982A JP 8898294 A JP8898294 A JP 8898294A JP H07297513 A JPH07297513 A JP H07297513A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resistor
- wiring board
- printed wiring
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Details Of Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、厚膜抵抗を有する抵抗
体付セラミックプリント配線板及びその製造方法に関
し、詳しくは、厚膜抵抗体層と導体回路層を接続する接
続端子層の保護に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic printed wiring board with a resistor having a thick film resistor and a method for manufacturing the same, and more particularly to protection of a connection terminal layer connecting a thick film resistor layer and a conductor circuit layer. .
【０００２】[0002]
【従来の技術】近年、電子機器の小型化、軽量化、高密
度実装化の傾向がめざましく、それに伴い各種のプリン
ト配線板が提案されている。セラミックプリント配線板
においても、通常の導体回路層と共に焼成タイプの厚膜
抵抗体層をセラミック基板上に形成し、それらを接続端
子層で接続している抵抗体付セラミックプリント配線板
が提案されている。2. Description of the Related Art In recent years, there have been remarkable trends toward miniaturization, weight reduction, and high-density mounting of electronic equipment, and various printed wiring boards have been proposed accordingly. Also for ceramic printed wiring boards, there has been proposed a ceramic printed wiring board with a resistor in which a firing type thick film resistor layer is formed on a ceramic substrate together with an ordinary conductor circuit layer and these are connected by a connection terminal layer. There is.
【０００３】このような抵抗体付セラミック回路板の製
造方法の一例を図２を参照して説明する。まず、銀、パ
ラジウム等の導電性微粉末及びガラス質フリットを含ん
でなるペーストを用いて接続端子層２を形成する。続い
て、酸化ルテニウム等を含むペーストを用いて厚膜抵抗
体層３を接続端子層２と接続するように形成する。次い
で、前記厚膜抵抗体層３を覆うようにガラス層４を形成
する。（このガラス層４は厚膜抵抗体層３が、導体回路
層９形成時の化学的処理によって悪影響を受けないよう
保護する働きをする。）次いで、ガラス層４を含む基板
全面に無電解めっき層５を形成し、続いて、導体回路層
９が形成される部分のみが露出するように、その他の部
分をめっきレジストによりマスクする。そして、電気め
っきにより、一次電気めっき層６を形成し、次いで２次
電気めっき層７を形成する。このとき、最終的に形成さ
れる導体回路層９が接続端子層２と接続されるようにめ
っきレジストによるマスクは行う。電気めっき終了後、
めっきレジストを剥離し、露出した無電解めっき層５を
エッチングにより除去して、無電解めっき層５、一次電
気めっき層６及び２次電気めっき層７の３層からなる導
体回路層９が完成される。An example of a method of manufacturing such a ceramic circuit board with a resistor will be described with reference to FIG. First, the connection terminal layer 2 is formed by using a paste containing conductive fine powder such as silver and palladium and a glassy frit. Then, the thick film resistor layer 3 is formed using a paste containing ruthenium oxide or the like so as to be connected to the connection terminal layer 2. Next, the glass layer 4 is formed so as to cover the thick film resistor layer 3. (This glass layer 4 serves to protect the thick film resistor layer 3 from being adversely affected by the chemical treatment at the time of forming the conductor circuit layer 9.) Next, electroless plating is performed on the entire surface of the substrate including the glass layer 4. The layer 5 is formed, and subsequently, the other portion is masked with a plating resist so that only the portion where the conductor circuit layer 9 is formed is exposed. Then, the primary electroplating layer 6 is formed by electroplating, and then the secondary electroplating layer 7 is formed. At this time, masking with a plating resist is performed so that the finally-formed conductor circuit layer 9 is connected to the connection terminal layer 2. After electroplating,
The plating resist is peeled off, and the exposed electroless plating layer 5 is removed by etching to complete the conductor circuit layer 9 consisting of the electroless plating layer 5, the primary electroplating layer 6 and the secondary electroplating layer 7. It
【０００４】上記の方法で一次電気めっき層６、次いで
２次電気めっき層７を形成する場合、図２に示すように
ガラス層４の周縁部１１に丁度接するように（理想的な
状態）一次電気めっき層６及び２次電気めっき層７を形
成するのは、ガラス層４やめっきレジストの形成精度の
面から極めて困難である。従って、図３に示すようにガ
ラス層４の上まで一次電気めっき層６及び２次電気めっ
き層７が形成されるか、または、図４に示すようにガラ
ス層４の周縁部１１から隙間面１０だけ離れていて、接
続端子層２と接続するように一次電気めっき層６及び２
次電気めっき層７が形成されることになる。なお、この
隙間面１０だけ離れるのは意図的にそうするのではな
く、レジストの位置ずれ等により、結果として離れてし
まっているものである。図３に示すようにガラス層４の
上に無電解めっき層５、一次電気めっき層６及び２次電
気めっき層７の３層からなる導体回路層９が形成された
場合には、ガラス層４と無電解めっき層５との密着力が
極めて弱いため、プリント配線板とするための加工工程
で導体回路層９が剥離・欠落して、短絡等の不良を引き
起こす問題がある。そのため、実際には、図４に示すよ
うにガラス層４の周縁部１１から隙間面１０だけ離し
て、一次電気めっき層６及び２次電気めっき層７を形成
する方法が採用されている。このような図３に示す構成
とした場合、ガラス層４と導体回路層９との間に隙間面
１０が存在するが、この隙間面１０の位置の露出してい
る接続端子層２は部品の半田付けの際に半田に喰われる
性質があり、プリント配線板としての信頼性を低下する
原因になっている。When the primary electroplating layer 6 and then the secondary electroplating layer 7 are formed by the above-mentioned method, the primary electroplating layer 6 is formed so that it is just in contact with the peripheral portion 11 of the glass layer 4 (ideal state) as shown in FIG. It is extremely difficult to form the electroplating layer 6 and the secondary electroplating layer 7 in terms of the accuracy of forming the glass layer 4 and the plating resist. Therefore, as shown in FIG. 3, the primary electroplating layer 6 and the secondary electroplating layer 7 are formed up to the top of the glass layer 4, or as shown in FIG. The primary electroplating layers 6 and 2 are separated by 10 and are connected to the connection terminal layer 2.
The next electroplated layer 7 will be formed. It should be noted that the gap surface 10 is not separated intentionally, but is separated as a result due to the positional deviation of the resist. As shown in FIG. 3, when the conductor circuit layer 9 composed of the electroless plating layer 5, the primary electroplating layer 6 and the secondary electroplating layer 7 is formed on the glass layer 4, as shown in FIG. Since the adhesion between the electroless plating layer 5 and the electroless plating layer 5 is extremely weak, there is a problem in that the conductor circuit layer 9 is peeled off or dropped in a process for forming a printed wiring board, which causes a defect such as a short circuit. Therefore, in practice, as shown in FIG. 4, a method of forming the primary electroplating layer 6 and the secondary electroplating layer 7 by separating only the gap surface 10 from the peripheral portion 11 of the glass layer 4 is adopted. In the case of the structure shown in FIG. 3, there is a gap surface 10 between the glass layer 4 and the conductor circuit layer 9, and the exposed connection terminal layer 2 at the position of the gap surface 10 is a component. It has the property of being eaten by solder during soldering, which causes a decrease in reliability as a printed wiring board.
【０００５】一方、図２〜図４における接続端子層２を
銀、パラジウム等の導電性微粉末及びガラス質フリット
を含んでなるペーストに代えて、金属元素含有有機化合
物（有機金属化合物）を主成分とするペーストを焼成し
たものとすることが、例えば特開平３−１７５６９０号
で、提案されている。この場合、金属元素の種類によっ
ては半田に喰われる性質は改善されるが、金属元素含有
有機化合物を主成分とするペーストを焼成して厚みの厚
い接続端子層２を形成することが困難であるため、接続
端子層自体の電気抵抗が極めて高くなり、回路の設計が
困難になるという問題があった。On the other hand, the connecting terminal layer 2 shown in FIGS. 2 to 4 is replaced with a paste containing conductive fine powder such as silver and palladium and a glassy frit, and a metal element-containing organic compound (organometallic compound) is mainly used. It has been proposed, for example, in Japanese Patent Laid-Open No. 3-175690 to use a paste as a component that is fired. In this case, the property of being eaten by the solder is improved depending on the kind of the metal element, but it is difficult to form the thick connection terminal layer 2 by firing the paste containing the metal element-containing organic compound as the main component. Therefore, the electric resistance of the connection terminal layer itself becomes extremely high, which makes it difficult to design a circuit.
【０００６】[0006]
【発明が解決しようとする課題】上記の事情に鑑み、本
発明は、セラミック基板上に厚膜抵抗体層、導体回路
層、前記厚膜抵抗体層を覆うガラス層及び前記厚膜抵抗
体層と前記導体回路層を接続する接続端子層を備えた抵
抗体付セラミックプリント配線板であって、接続端子層
自体の電気抵抗を高くすることなしに、ガラス層と導体
回路層との間の隙間面の位置にある接続端子層が半田に
喰われ難くなるよう改善された抵抗体付セラミックプリ
ント配線板を提供すること及びその製造方法を提供する
ことを目的としている。In view of the above circumstances, the present invention provides a thick film resistor layer, a conductor circuit layer, a glass layer covering the thick film resistor layer, and the thick film resistor layer on a ceramic substrate. A ceramic printed wiring board with a resistor having a connection terminal layer for connecting the conductor circuit layer and the conductor circuit layer, wherein a gap between the glass layer and the conductor circuit layer is provided without increasing the electric resistance of the connection terminal layer itself. An object of the present invention is to provide a ceramic printed wiring board with a resistor improved so that the connection terminal layer at the surface position is less likely to be eaten by solder, and a method for manufacturing the same.
【０００７】[0007]
【課題を解決するための手段】請求項１に係る発明の抵
抗体付セラミックプリント配線板は、セラミック基板１
上に厚膜抵抗体層３、導体回路層９、前記厚膜抵抗体層
３を覆うガラス層４及び前記厚膜抵抗体層３と前記導体
回路層９を接続する、導電性微粉末及びガラス質フリッ
トを含んでなるペーストを焼成して形成された接続端子
層２を備えた抵抗体付セラミックプリント配線板におい
て、前記接続端子層２の表面上に、少なくともガラス層
４と導体回路層９との間の隙間面１０を覆って、パラジ
ウムまたは白金を金属元素とする金属元素含有有機化合
物を主成分とするペーストを焼成した、厚みが０．５〜
２．０μｍの保護層８を形成したことを特徴としてい
る。A ceramic printed wiring board with a resistor according to the present invention is a ceramic substrate 1
Thick film resistor layer 3, conductor circuit layer 9, glass layer 4 covering the thick film resistor layer 3, and conductive fine powder and glass connecting the thick film resistor layer 3 and the conductor circuit layer 9 In a ceramic printed wiring board with a resistor provided with a connection terminal layer 2 formed by firing a paste containing a fine frit, at least a glass layer 4 and a conductor circuit layer 9 are provided on the surface of the connection terminal layer 2. The paste having a metal element-containing organic compound containing palladium or platinum as a metal element as a main component is baked so as to cover the gap surface 10 between the layers, and the thickness is 0.5 to
It is characterized in that the protective layer 8 having a thickness of 2.0 μm is formed.
【０００８】請求項２に係る発明の抵抗体付セラミック
プリント配線板は、請求項１記載の抵抗体付きセラミッ
クプリント配線板において、金属元素含有有機化合物の
金属元素が白金及び金であることを特徴としている。A ceramic printed wiring board with a resistor according to a second aspect of the present invention is the ceramic printed wiring board with a resistor according to the first aspect, wherein the metal element of the metal element-containing organic compound is platinum and gold. I am trying.
【０００９】請求項３に係る発明の抵抗体付セラミック
プリント配線板は、請求項１記載の抵抗体付きセラミッ
クプリント配線板において、金属元素含有有機化合物の
金属元素がパラジウム、白金及び金であることを特徴と
している。A ceramic printed wiring board with a resistor according to a third aspect of the present invention is the ceramic printed wiring board with a resistor according to the first aspect, wherein the metal element of the organic compound containing a metal element is palladium, platinum and gold. Is characterized by.
【００１０】請求項４に係る発明の抵抗体付セラミック
プリント配線板の製造方法は、請求項１から請求項３ま
でのいずれかに記載の抵抗体付きセラミックプリント配
線板の製造方法であって、金属元素含有有機化合物を主
成分とするペーストを大気中、６００〜９００℃で焼成
して保護層８を形成することを特徴としている。A method of manufacturing a ceramic printed wiring board with a resistor according to a fourth aspect of the present invention is the method of manufacturing a ceramic printed wiring board with a resistor according to any one of claims 1 to 3. The protective layer 8 is formed by firing a paste containing a metal element-containing organic compound as a main component in the air at 600 to 900 ° C.
【００１１】以下本発明を詳細に説明する。本発明にお
けるセラミック基板とは、アルミナ系基板、窒化アルミ
ニウム系基板、炭化ケイ素系基板、ガラス系基板等のセ
ラミック基板である。これらの基板はそのまま使用する
こともできるが、好ましくはめっき導体の密着力を上げ
るために、基板表面を粗面化したものが適している。特
に、リン酸処理等により化学的に表面が粗化されたアル
ミナ系基板が好適である。The present invention will be described in detail below. The ceramic substrate in the present invention is a ceramic substrate such as an alumina-based substrate, an aluminum nitride-based substrate, a silicon carbide-based substrate, or a glass-based substrate. These substrates can be used as they are, but it is preferable that the substrate surface is roughened in order to increase the adhesion of the plated conductor. In particular, an alumina-based substrate whose surface is chemically roughened by phosphoric acid treatment or the like is suitable.
【００１２】本発明における接続端子層は、厚膜抵抗体
層と導体回路層を接続するための層であり、銀、パラジ
ウム、白金、金等の金属よりなる導電性微粉末とガラス
質フリットを含有しているペーストを焼成して形成され
る。そして、この接続端子層は、特に限定するものでは
ないが、好ましくは銀及びパラジウムを含み、膜厚７ミ
クロンでの面積抵抗値が１００ｍΩ以下となる組成のも
のが望ましい。The connection terminal layer in the present invention is a layer for connecting the thick film resistor layer and the conductor circuit layer, and contains conductive fine powder made of a metal such as silver, palladium, platinum or gold and a glassy frit. It is formed by firing the contained paste. The connection terminal layer is not particularly limited, but preferably has a composition containing silver and palladium and having a sheet resistance value of 100 mΩ or less at a film thickness of 7 μm.
【００１３】ここで、本発明の製造方法の概略につい
て、実施例の工程の概要を示している図１を参照して説
明する。まず、図１（Ａ）に示すように、セラミック基
板１の上に接続端子層２を形成した後、接続端子層２の
上に金属元素含有有機化合物（有機金属化合物）を主成
分とするペーストを印刷、焼成して保護層８を形成す
る。次に、図１（Ｂ）に示すように、接続端子層２の一
部を覆うように厚膜抵抗体層３を形成し、さらに厚膜抵
抗体層３を覆うようにガラス層４を形成する。続いて、
ガラス層４上を含む基板全面に無電解めっき層５を形成
する。（この状態は図示せず）続いて、導体回路層９が
形成される部分のみが露出するように、感光性めっきレ
ジストによりマスクする。この時、ガラス層４の周縁部
１１から隙間面１０だけ離して、かつ、保護層８の一部
を覆うように導体回路層９が形成されるようにする。そ
して、電気めっきにより導体回路層９が形成される部分
に一次電気めっき層６を形成し、次いで２次電気めっき
層７を形成する。（この状態は図示せず）その後、前記
めっきレジストを剥離し、露出した無電解めっき層５を
エッチングにより除去して、図１（Ｃ）に示すように、
無電解めっき層５、一次電気めっき層６及び２次電気め
っき層７の３層からなる導体回路層９が形成される。こ
のようにして、ガラス層４と導体回路層９との間の、接
続端子層２上の隙間面１０が保護層８で覆われている抵
抗体付セラミックプリント配線板が得られる。Here, an outline of the manufacturing method of the present invention will be described with reference to FIG. 1 showing an outline of steps of an embodiment. First, as shown in FIG. 1A, after the connection terminal layer 2 is formed on the ceramic substrate 1, a paste containing a metal element-containing organic compound (organic metal compound) as a main component is formed on the connection terminal layer 2. Is printed and baked to form the protective layer 8. Next, as shown in FIG. 1B, a thick film resistor layer 3 is formed so as to cover a part of the connection terminal layer 2, and a glass layer 4 is further formed so as to cover the thick film resistor layer 3. To do. continue,
An electroless plating layer 5 is formed on the entire surface of the substrate including the glass layer 4. (This state is not shown.) Then, masking is performed with a photosensitive plating resist so that only a portion where the conductor circuit layer 9 is formed is exposed. At this time, the conductor circuit layer 9 is formed so as to be separated from the peripheral portion 11 of the glass layer 4 by the gap surface 10 and to cover a part of the protective layer 8. Then, the primary electroplating layer 6 is formed on the portion where the conductor circuit layer 9 is formed by electroplating, and then the secondary electroplating layer 7 is formed. (This state is not shown.) Then, the plating resist is peeled off, and the exposed electroless plating layer 5 is removed by etching, as shown in FIG.
A conductor circuit layer 9 composed of three layers of electroless plating layer 5, primary electroplating layer 6 and secondary electroplating layer 7 is formed. In this way, a ceramic printed wiring board with a resistor is obtained in which the gap surface 10 on the connection terminal layer 2 between the glass layer 4 and the conductor circuit layer 9 is covered with the protective layer 8.
【００１４】本発明において保護層を形成する金属元素
含有有機化合物を主成分とするペーストについて説明す
る。金属元素含有有機化合物の組成に関しては、金属元
素が半田喰われ性に効果のあるパラジウムまたは白金を
含んでいることが重要である。具体的には、「パラジウ
ム」、「白金及び金」または「パラジウム、白金及び
金」の有機金属化合物を含有しているレジネートペース
トを使用することが好ましい。The paste containing a metal element-containing organic compound as a main component for forming the protective layer in the present invention will be described. Regarding the composition of the metal element-containing organic compound, it is important that the metal element contains palladium or platinum, which has an effect on solder erosion. Specifically, it is preferable to use a resinate paste containing an organometallic compound of "palladium", "platinum and gold" or "palladium, platinum and gold".
【００１５】本発明における保護層の厚みは０．５〜
２．０μｍであることが重要であり、０．５μｍの厚み
がない場合には、半田喰われ性の改善が十分でなく、
２．０μｍを越える厚みの場合には、保護層は接続端子
層と導体回路層の間にも形成されるので、両者の密着力
を低下させ、部品等の実装時に膨れ等の問題を生じるお
それがある。The thickness of the protective layer in the present invention is 0.5 to.
It is important that the thickness is 2.0 μm, and if the thickness is not 0.5 μm, the solder erodibility is not sufficiently improved.
If the thickness exceeds 2.0 μm, the protective layer is also formed between the connection terminal layer and the conductor circuit layer, so that the adhesion force between the two may be reduced and problems such as swelling at the time of mounting components may occur. There is.
【００１６】製造方法に関する発明は、金属元素含有有
機化合物を主成分とするペーストを大気中、６００〜９
００℃で焼成して保護層を形成することを特徴としてい
る。６００℃未満の焼成温度では金属皮膜の形成が十分
でないためと考えられるが、半田喰われ性の改善効果が
顕著でなく、また９００℃を越えるような必要以上の焼
成温度では、保護層への接続端子層の金属成分の拡散が
進行し、保護層としての効果を発揮せずに、半田喰われ
性が低下するという問題が生じる。また、焼成雰囲気に
ついては、ペースト中の有機成分を酸化、ガス化させる
ことのできる雰囲気であればよく、従って大気中とする
のが簡便である。The invention relating to the manufacturing method is a method in which a paste containing a metal element-containing organic compound as a main component is exposed in the atmosphere at 600-9.
It is characterized in that the protective layer is formed by baking at 00 ° C. It is considered that the metal film is not sufficiently formed at a firing temperature of less than 600 ° C., but the effect of improving the solder erosion property is not remarkable, and at a firing temperature of more than 900 ° C., which is higher than necessary, the protective layer is not formed. There is a problem that the diffusion of the metal component of the connection terminal layer progresses, the effect as a protective layer is not exhibited, and the solder erodibility is reduced. Further, the firing atmosphere may be an atmosphere that can oxidize and gasify the organic components in the paste, and thus it is convenient to use the atmosphere.
【００１７】[0017]
【作用】接続端子層を導電性微粉末及びガラス質フリッ
トを含んでなるペーストを焼成して形成することは、接
続端子層の電気抵抗を高くすることがない。When the connection terminal layer is formed by firing the paste containing the conductive fine powder and the vitreous frit, the electric resistance of the connection terminal layer is not increased.
【００１８】また、接続端子層の表面上に、少なくとも
ガラス層と導体回路層との間の隙間面を覆って、パラジ
ウムまたは白金を金属元素とする金属元素含有有機化合
物を主成分とするペーストを焼成した保護層を形成する
ことは、前記隙間面の位置にある接続端子層の半田喰わ
れ性を改善する作用をする。On the surface of the connection terminal layer, a paste containing a metal element-containing organic compound containing palladium or platinum as a metal element as a main component is formed so as to cover at least the gap surface between the glass layer and the conductor circuit layer. The formation of the baked protective layer serves to improve the solder erodibility of the connection terminal layer at the position of the gap surface.
【００１９】[0019]
【実施例】以下、本発明を実施例及び比較例に基づいて
説明する。EXAMPLES The present invention will be described below based on Examples and Comparative Examples.
【００２０】（実施例１）図１に示した工程（Ａ）〜
（Ｃ）に従って実施した。(Embodiment 1) Steps (A) shown in FIG.
Performed according to (C).
【００２１】セラミック基板１として、９６％アルミナ
基板（１００×１００×０．６３５ｍｍ；松下電工社
製）を使用し、このセラミック基板１を３００℃に加熱
したリン酸液中に浸漬し、表面の粗化を均一に行った。
次いで、導電性微粉末及びガラス質フリットを含んでい
る、市販の導体ペ−スト（銀／パラジウム系、ＮＰ−３
４１０、ノリタケカンパニー社製、面積抵抗値２ｍΩ）
をスクリーン印刷によりセラミック基板１上の所定の位
置に印刷し、次いで、８５０℃で１０分間大気中で焼成
して接続端子層２を形成した。次に、形成された接続端
子層２上に、パラジウム、白金及び金を金属元素とする
金属元素含有有機化合物を主成分とするペースト（レジ
ネートペースト、Ｄ−７１２、ノリタケカンパニー社
製）を印刷し、次いで、６００℃で１０分間、大気中で
焼成して、膜厚０．５μｍの金属皮膜を保護層８として
形成した。〔図１（Ａ）までの工程〕As the ceramic substrate 1, a 96% alumina substrate (100 × 100 × 0.635 mm; manufactured by Matsushita Electric Works, Ltd.) was used. The ceramic substrate 1 was dipped in a phosphoric acid solution heated to 300 ° C. The roughening was carried out uniformly.
Then, a commercially available conductor paste (silver / palladium system, NP-3) containing conductive fine powder and vitreous frit.
410, manufactured by Noritake Company, area resistance value 2 mΩ)
Was printed at a predetermined position on the ceramic substrate 1 by screen printing, and then baked in the atmosphere at 850 ° C. for 10 minutes to form the connection terminal layer 2. Next, a paste (resinate paste, D-712, manufactured by Noritake Co., Ltd.) containing a metal element-containing organic compound containing palladium, platinum and gold as metal elements as a main component is printed on the formed connection terminal layer 2. Then, it was baked in the atmosphere at 600 ° C. for 10 minutes to form a metal film having a thickness of 0.5 μm as the protective layer 8. [Process up to FIG. 1 (A)]
【００２２】さらに、接続端子層２の一部を覆うよう
に、酸化ルテニウムを主成分とする、抵抗体のペースト
（ＲＵ−４０、住友金属鉱山社製）をスクリーン印刷に
より印刷し、８５０℃で１０分間の焼成を行い、厚膜抵
抗体層３を形成した。次に、厚膜抵抗体層３を覆うよう
に、オーバーコートガラス（ＩＰ９０２９、ヘレウス社
製）をスクリーン印刷により印刷し、次いで、６５０℃
で１０分間、焼成して、ガラス層４を形成した。〔図１
（Ｂ）までの工程〕Further, a resistor paste (RU-40, manufactured by Sumitomo Metal Mining Co., Ltd.) containing ruthenium oxide as a main component is printed by screen printing so as to cover a part of the connection terminal layer 2, and at 850 ° C. Firing was performed for 10 minutes to form the thick film resistor layer 3. Next, an overcoat glass (IP9029, manufactured by Heraeus) is printed by screen printing so as to cover the thick film resistor layer 3, and then 650 ° C.
And was baked for 10 minutes to form the glass layer 4. [Fig. 1
Process up to (B)]
【００２３】次いで、アルカリキャタリスト法による核
付け工程を経た後、表１に示す浴組成による無電解銅め
っきにより、セラミック基板１の全面に約１μｍの厚み
の無電解めっき層５を形成した。さらにドライフィルム
（リストン４６２０、デュポンジャパン社製）をラミネ
ートし、非導体回路部が透光するマスキングフィルムを
用いてレジストパターンの形成を行った。このめっきレ
ジストパターンの形成は、最終的に得られる導体回路層
９がガラス層４の周縁部１１から隙間面１０だけ離れて
いて、かつ、保護層８の一部を覆うように形成されるよ
うに行った。次いで、表２に示す浴組成のニッケルめっ
き液を用いた電気ニッケルめっきにより、一次電気めっ
き層６を形成した。次いで、市販の電気金めっき浴（オ
ーロボンドＴＮ、ＥＥＪＡ社製）及び二次電気金メッキ
浴（テンペレックス４０１、ＥＥＪＡ社製）を用いた電
気金めっきにより、２次電気めっき層７として金皮膜を
形成した。その後、３％水酸化ナトリウム水溶液にセラ
ミック基板を浸漬してレジストを剥離した後、無電解め
っき層５の露出した部分をエッチングにより除去し、水
洗、乾燥を行い、抵抗体付きセラミックプリント配線板
を得た。〔図１（Ｃ）までの工程〕Next, after a nucleation step by the alkali catalyst method, electroless copper plating with a bath composition shown in Table 1 was formed on the entire surface of the ceramic substrate 1 to form an electroless plated layer 5 having a thickness of about 1 μm. Further, a dry film (Liston 4620, manufactured by DuPont Japan) was laminated, and a resist pattern was formed using a masking film through which the non-conductor circuit portion transmits light. The plating resist pattern is formed so that the finally obtained conductor circuit layer 9 is separated from the peripheral edge portion 11 of the glass layer 4 by the gap surface 10 and covers a part of the protective layer 8. Went to. Then, a primary electroplating layer 6 was formed by electronickel plating using a nickel plating solution having a bath composition shown in Table 2. Then, a gold film is formed as the secondary electroplating layer 7 by electrogold plating using a commercially available electrogold plating bath (Aurobond TN, manufactured by EEJA) and a secondary electrogold plating bath (Temperex 401, manufactured by EEJA). did. After that, the ceramic substrate is immersed in a 3% sodium hydroxide aqueous solution to remove the resist, and then the exposed portion of the electroless plating layer 5 is removed by etching, followed by washing with water and drying to obtain a ceramic printed wiring board with a resistor. Obtained. [Steps up to FIG. 1 (C)]
【００２４】[0024]
【表１】 [Table 1]
【００２５】[0025]
【表２】 [Table 2]
【００２６】（実施例２）接続端子層２上への保護層８
の形成を下記のようにして行った以外は、実施例１と同
様にして抵抗体付きセラミックプリント配線板を得た。(Example 2) Protective layer 8 on connection terminal layer 2
A ceramic printed wiring board with a resistor was obtained in the same manner as in Example 1 except that the above was formed as follows.
【００２７】接続端子層２上に、パラジウム、白金及び
金を金属元素とする金属元素含有有機化合物を主成分と
するペースト（レジネートペースト、Ｄ−７１２、ノリ
タケカンパニー社製）を印刷し、次いで、６００℃で１
０分間、大気中で焼成する工程を４回繰り返すことによ
り、膜厚２．０μｍの金属皮膜を保護層８として形成し
た。On the connection terminal layer 2, a paste (resinate paste, D-712, manufactured by Noritake Company) containing a metal element-containing organic compound containing palladium, platinum and gold as metal elements as a main component is printed, and then, 1 at 600 ° C
By repeating the process of baking in the air for 0 minutes four times, a metal film having a film thickness of 2.0 μm was formed as the protective layer 8.
【００２８】（実施例３）接続端子層２上への保護層８
の形成を下記のようにして行った以外は、実施例１と同
様にして抵抗体付きセラミックプリント配線板を得た。(Example 3) Protective layer 8 on connection terminal layer 2
A ceramic printed wiring board with a resistor was obtained in the same manner as in Example 1 except that the above was formed as follows.
【００２９】接続端子層２上に、パラジウム、白金及び
金を金属元素とする金属元素含有有機化合物を主成分と
するペースト（レジネートペースト、Ｄ−７１２、ノリ
タケカンパニー社製）を印刷し、次いで、９００℃で１
０分間、大気中で焼成することにより、膜厚０．５μｍ
の金属皮膜を保護層８として形成した。On the connection terminal layer 2, a paste (resinate paste, D-712, manufactured by Noritake Company) containing a metal element-containing organic compound containing palladium, platinum and gold as metal elements as a main component is printed, and then, 1 at 900 ° C
Film thickness 0.5 μm by baking in air for 0 minutes
Was formed as the protective layer 8.
【００３０】（実施例４）接続端子層２上への保護層８
の形成を下記のようにして行った以外は、実施例１と同
様にして抵抗体付きセラミックプリント配線板を得た。(Example 4) Protective layer 8 on connection terminal layer 2
A ceramic printed wiring board with a resistor was obtained in the same manner as in Example 1 except that the above was formed as follows.
【００３１】接続端子層２上に、パラジウム、白金及び
金を金属元素とする金属元素含有有機化合物を主成分と
するペースト（レジネートペースト、Ｄ−７１２、ノリ
タケカンパニー社製）を印刷し、次いで、９００℃で１
０分間、大気中で焼成する工程を４回繰り返すことによ
り、膜厚２．０μｍの金属皮膜を保護層８として形成し
た。On the connection terminal layer 2, a paste (resinate paste, D-712, manufactured by Noritake Co., Ltd.) containing a metal element-containing organic compound containing palladium, platinum and gold as metal elements as a main component is printed, and then printed. 1 at 900 ° C
By repeating the process of baking in the air for 0 minutes four times, a metal film having a film thickness of 2.0 μm was formed as the protective layer 8.
【００３２】（実施例５）接続端子層２上への保護層８
の形成を下記のようにして行った以外は、実施例１と同
様にして抵抗体付きセラミックプリント配線板を得た。(Embodiment 5) Protective layer 8 on connection terminal layer 2
A ceramic printed wiring board with a resistor was obtained in the same manner as in Example 1 except that the above was formed as follows.
【００３３】接続端子層２上に、白金及び金を金属元素
とする金属元素含有有機化合物を主成分とするペースト
（レジネートペースト、Ｅ５５１０、エヌ・イー・ケム
キャット社製）を印刷、乾燥した後、６００℃で１０分
間、大気中で焼成することにより、膜厚０．５μｍの金
属皮膜を保護層８として形成した。On the connection terminal layer 2, a paste (resinate paste, E5510, manufactured by NE Chemcat) having a metal element-containing organic compound containing platinum and gold as metal elements as a main component is printed and dried. By baking in the air at 600 ° C. for 10 minutes, a metal film having a film thickness of 0.5 μm was formed as the protective layer 8.
【００３４】（実施例６）接続端子層２上への保護層８
の形成を下記のようにして行った以外は、実施例１と同
様にして抵抗体付きセラミックプリント配線板を得た。(Example 6) Protective layer 8 on connection terminal layer 2
A ceramic printed wiring board with a resistor was obtained in the same manner as in Example 1 except that the above was formed as follows.
【００３５】接続端子層２上に、白金及び金を金属元素
とする金属元素含有有機化合物を主成分とするペースト
（レジネートペースト、Ｅ５５１０、エヌ・イー・ケム
キャット社製）を印刷、乾燥した後、６００℃で１０分
間、大気中で焼成する工程を４回繰り返すことにより、
膜厚２．０μｍの金属皮膜を保護層８として形成した。A paste (resinate paste, E5510, manufactured by NE Chemcat) having a metal element-containing organic compound containing platinum and gold as metal elements as main components is printed on the connection terminal layer 2 and dried. By repeating the process of baking in air at 600 ° C. for 10 minutes four times,
A metal film having a thickness of 2.0 μm was formed as the protective layer 8.
【００３６】（実施例７）接続端子層２上への保護層８
の形成を下記のようにして行った以外は、実施例１と同
様にして抵抗体付きセラミックプリント配線板を得た。(Example 7) Protective layer 8 on connection terminal layer 2
A ceramic printed wiring board with a resistor was obtained in the same manner as in Example 1 except that the above was formed as follows.
【００３７】接続端子層２上に、白金及び金を金属元素
とする金属元素含有有機化合物を主成分とするペースト
（レジネートペースト、Ｅ５５１０、エヌ・イー・ケム
キャット社製）を印刷、乾燥した後、９００℃で１０分
間、大気中で焼成することにより、膜厚０．５μｍの金
属皮膜を保護層８として形成した。On the connection terminal layer 2, a paste (resinate paste, E5510, manufactured by NE Chemcat Corporation) containing a metal element-containing organic compound containing platinum and gold as metal elements as main components is printed and dried. By baking in the atmosphere at 900 ° C. for 10 minutes, a metal film having a film thickness of 0.5 μm was formed as the protective layer 8.
【００３８】（実施例８）接続端子層２上への保護層８
の形成を下記のようにして行った以外は、実施例１と同
様にして抵抗体付きセラミックプリント配線板を得た。(Embodiment 8) Protective layer 8 on connection terminal layer 2
A ceramic printed wiring board with a resistor was obtained in the same manner as in Example 1 except that the above was formed as follows.
【００３９】接続端子層２上に、白金及び金を金属元素
とする金属元素含有有機化合物を主成分とするペースト
（レジネートペースト、Ｅ５５１０、エヌ・イー・ケム
キャット社製）を印刷、乾燥した後、９００℃で１０分
間、大気中で焼成する工程を４回繰り返すことにより、
膜厚２．０μｍの金属皮膜を保護層８として形成した。A paste (resinate paste, E5510, manufactured by NE Chemcat) having a metal element-containing organic compound containing platinum and gold as metal elements as a main component is printed on the connection terminal layer 2 and dried. By repeating the process of baking in the air at 900 ° C. for 10 minutes four times,
A metal film having a thickness of 2.0 μm was formed as the protective layer 8.
【００４０】（実施例９）接続端子層２上への保護層８
の形成を下記のようにして行った以外は、実施例１と同
様にして抵抗体付きセラミックプリント配線板を得た。(Example 9) Protective layer 8 on connection terminal layer 2
A ceramic printed wiring board with a resistor was obtained in the same manner as in Example 1 except that the above was formed as follows.
【００４１】接続端子層２上に、パラジウムを金属元素
とする金属元素含有有機化合物を主成分とするペースト
（レジネートペースト、＃７６１１、エヌ・イー・ケム
キャット社製）を印刷、乾燥した後、６００℃で１０分
間、大気中で焼成することにより、膜厚０．５μｍの金
属皮膜を保護層８として形成した。On the connection terminal layer 2, a paste containing a metal element-containing organic compound containing palladium as a metal element as a main component (resinate paste, # 7611, manufactured by NE Chemcat) is printed and dried, and then 600 By firing in air at 10 ° C. for 10 minutes, a metal film having a thickness of 0.5 μm was formed as the protective layer 8.
【００４２】（実施例１０）接続端子層２上への保護層
８の形成を下記のようにして行った以外は、実施例１と
同様にして抵抗体付きセラミックプリント配線板を得
た。(Example 10) A ceramic printed wiring board with a resistor was obtained in the same manner as in Example 1 except that the protective layer 8 was formed on the connection terminal layer 2 as follows.
【００４３】接続端子層２上に、パラジウムを金属元素
とする金属元素含有有機化合物を主成分とするペースト
（レジネートペースト、＃７６１１、エヌ・イー・ケム
キャット社製）を印刷、乾燥した後、６００℃で１０分
間、大気中で焼成する工程を４回繰り返すことにより、
膜厚２．０μｍの金属皮膜を保護層８として形成した。On the connection terminal layer 2, a paste containing a metal element-containing organic compound containing palladium as a metal element as a main component (resinate paste, # 7611, manufactured by NE Chemcat) is printed and dried, and then 600 By repeating the process of firing in the atmosphere for 10 minutes at ℃ 4 times,
A metal film having a thickness of 2.0 μm was formed as the protective layer 8.
【００４４】（実施例１１）接続端子層２上への保護層
８の形成を下記のようにして行った以外は、実施例１と
同様にして抵抗体付きセラミックプリント配線板を得
た。(Example 11) A ceramic printed wiring board with a resistor was obtained in the same manner as in Example 1 except that the protective layer 8 was formed on the connection terminal layer 2 as follows.
【００４５】接続端子層２上に、パラジウムを金属元素
とする金属元素含有有機化合物を主成分とするペースト
（レジネートペースト、＃７６１１、エヌ・イー・ケム
キャット社製）を印刷、乾燥した後、９００℃で１０分
間、大気中で焼成することにより、膜厚０．５μｍの金
属皮膜を保護層８として形成した。On the connection terminal layer 2, a paste containing a metal element-containing organic compound containing palladium as a metal element as a main component (resinate paste, # 7611, manufactured by NE Chemcat) was printed and dried, and then 900 By firing in air at 10 ° C. for 10 minutes, a metal film having a thickness of 0.5 μm was formed as the protective layer 8.
【００４６】（実施例１２）接続端子層２上への保護層
８の形成を下記のようにして行った以外は、実施例１と
同様にして抵抗体付きセラミックプリント配線板を得
た。Example 12 A ceramic printed wiring board with a resistor was obtained in the same manner as in Example 1 except that the protective layer 8 was formed on the connection terminal layer 2 as follows.
【００４７】接続端子層２上に、パラジウムを金属元素
とする金属元素含有有機化合物を主成分とするペースト
（レジネートペースト、＃７６１１、エヌ・イー・ケム
キャット社製）を印刷、乾燥した後、９００℃で１０分
間、大気中で焼成する工程を４回繰り返すことにより、
膜厚２．０μｍの金属皮膜を保護層８として形成した。On the connection terminal layer 2, a paste containing a metal element-containing organic compound containing palladium as a metal element as a main component (resinate paste, # 7611, manufactured by NE Chemcat) was printed, dried, and then 900 By repeating the process of firing in the atmosphere for 10 minutes at ℃ 4 times,
A metal film having a thickness of 2.0 μm was formed as the protective layer 8.
【００４８】（比較例１）比較例１については、接続端
子層２上への保護層８の形成の際の保護層８の厚みを
０．２μｍとした以外は、実施例１と同様にして抵抗体
付きセラミックプリント配線板を得た。Comparative Example 1 Comparative Example 1 is the same as Example 1 except that the thickness of the protective layer 8 when forming the protective layer 8 on the connection terminal layer 2 is 0.2 μm. A ceramic printed wiring board with a resistor was obtained.
【００４９】（比較例２）比較例２については、接続端
子層２上への保護層８の形成の際の焼成温度を５００℃
とした以外は、実施例２と同様にして抵抗体付きセラミ
ックプリント配線板を得た。Comparative Example 2 In Comparative Example 2, the firing temperature for forming the protective layer 8 on the connection terminal layer 2 was 500 ° C.
A ceramic printed wiring board with a resistor was obtained in the same manner as in Example 2 except for the above.
【００５０】（比較例３）比較例３については、接続端
子層２上への保護層８の形成の際の焼成温度を１００℃
とした以外は、実施例２と同様にして抵抗体付きセラミ
ックプリント配線板を得た。(Comparative Example 3) In Comparative Example 3, the firing temperature at the time of forming the protective layer 8 on the connection terminal layer 2 was 100 ° C.
A ceramic printed wiring board with a resistor was obtained in the same manner as in Example 2 except for the above.
【００５１】（比較例４）比較例４については、接続端
子層２上に、パラジウム、白金及び金を金属元素とする
金属元素含有有機化合物を主成分とするペースト（レジ
ネートペースト、Ｄ−７１２、ノリタケカンパニー社
製）を印刷し、次いで、９００℃で１０分間、大気中で
焼成する工程を５回繰り返すことにより、膜厚２．５μ
ｍの金属皮膜を保護層８として形成した以外は、実施例
１と同様にして抵抗体付きセラミックプリント配線板を
得た。Comparative Example 4 In Comparative Example 4, a paste containing a metal element-containing organic compound containing palladium, platinum and gold as metal elements as a main component (resinate paste, D-712,) on the connection terminal layer 2. Noritake Co., Ltd.), and then firing at 900 ° C. for 10 minutes in the air is repeated 5 times to obtain a film thickness of 2.5 μm.
A ceramic printed wiring board with a resistor was obtained in the same manner as in Example 1 except that the metal film of m was formed as the protective layer 8.
【００５２】（比較例５）比較例５については、保護層
８を形成する際のペーストとして、白金及び金を金属元
素とする金属元素含有有機化合物を主成分とするペース
ト（レジネートペースト、Ｅ５５１０、エヌ・イー・ケ
ムキャット社製）を使用した以外は比較例１と同様にし
て抵抗体付きセラミックプリント配線板を得た。Comparative Example 5 In Comparative Example 5, a paste containing a metal element-containing organic compound containing platinum and gold as metal elements (resinate paste, E5510, E5510, A ceramic printed wiring board with a resistor was obtained in the same manner as in Comparative Example 1 except that EN Chemcat Inc.) was used.
【００５３】（比較例６）比較例６については、保護層
８を形成する際のペーストとして、白金及び金を金属元
素とする金属元素含有有機化合物を主成分とするペース
ト（レジネートペースト、Ｅ５５１０、エヌ・イー・ケ
ムキャット社製）を使用した以外は比較例２と同様にし
て抵抗体付きセラミックプリント配線板を得た。Comparative Example 6 In Comparative Example 6, as the paste for forming the protective layer 8, a paste containing a metal element-containing organic compound containing platinum and gold as metal elements as a main component (resinate paste, E5510, A ceramic printed wiring board with a resistor was obtained in the same manner as in Comparative Example 2 except that EN Chemcat Inc.) was used.
【００５４】（比較例７）比較例７については、保護層
８を形成する際のペーストとして、白金及び金を金属元
素とする金属元素含有有機化合物を主成分とするペース
ト（レジネートペースト、Ｅ５５１０、エヌ・イー・ケ
ムキャット社製）を使用した以外は比較例３と同様にし
て抵抗体付きセラミックプリント配線板を得た。Comparative Example 7 In Comparative Example 7, a paste containing a metal element-containing organic compound containing platinum and gold as metal elements (resinate paste, E5510, A ceramic printed wiring board with a resistor was obtained in the same manner as in Comparative Example 3 except that EN Chemcat Co., Ltd.) was used.
【００５５】（比較例８）比較例８については、保護層
８を形成する際のペーストとして、白金及び金を金属元
素とする金属元素含有有機化合物を主成分とするペース
ト（レジネートペースト、Ｅ５５１０、エヌ・イー・ケ
ムキャット社製）を使用した以外は比較例４と同様にし
て抵抗体付きセラミックプリント配線板を得た。Comparative Example 8 In Comparative Example 8, as the paste for forming the protective layer 8, a paste containing a metal element-containing organic compound containing platinum and gold as metal elements as a main component (resinate paste, E5510, A ceramic printed wiring board with a resistor was obtained in the same manner as in Comparative Example 4 except that EN Chemcat Inc.) was used.
【００５６】（比較例９）比較例９については、保護層
８を形成する際のペーストとして、パラジウムを金属元
素とする金属元素含有有機化合物を主成分とするペース
ト（レジネートペースト、＃７６１１、エヌ・イー・ケ
ムキャット社製）を使用した以外は比較例１と同様にし
て抵抗体付きセラミックプリント配線板を得た。(Comparative Example 9) In Comparative Example 9, a paste containing a metal element-containing organic compound containing palladium as a metal element (resinate paste, # 7611, N) was used as a paste for forming the protective layer 8. A ceramic printed wiring board with a resistor was obtained in the same manner as in Comparative Example 1 except that E Chemcat Inc.) was used.
【００５７】（比較例１０）比較例１０については、保
護層８を形成する際のペーストとして、パラジウムを金
属元素とする金属元素含有有機化合物を主成分とするペ
ースト（レジネートペースト、＃７６１１、エヌ・イー
・ケムキャット社製）を使用した以外は比較例２と同様
にして抵抗体付きセラミックプリント配線板を得た。Comparative Example 10 In Comparative Example 10, as the paste for forming the protective layer 8, a paste containing a metal element-containing organic compound containing palladium as a metal element as a main component (resinate paste, # 7611, N) was used. A ceramic printed wiring board with a resistor was obtained in the same manner as in Comparative Example 2 except that E Chemcat Inc.) was used.
【００５８】（比較例１１）比較例１１については、保
護層８を形成する際のペーストとして、パラジウムを金
属元素とする金属元素含有有機化合物を主成分とするペ
ースト（レジネートペースト、＃７６１１、エヌ・イー
・ケムキャット社製）を使用した以外は比較例３と同様
にして抵抗体付きセラミックプリント配線板を得た。Comparative Example 11 In Comparative Example 11, a paste containing a metal element-containing organic compound containing palladium as a metal element (resinate paste, # 7611, N) was used as a paste for forming the protective layer 8. A ceramic printed wiring board with a resistor was obtained in the same manner as in Comparative Example 3 except that E Chemcat Inc.) was used.
【００５９】（比較例１２）比較例１２については、保
護層８を形成する際のペーストとして、パラジウムを金
属元素とする金属元素含有有機化合物を主成分とするペ
ースト（レジネートペースト、＃７６１１、エヌ・イー
・ケムキャット社製）を使用した以外は比較例４と同様
にして抵抗体付きセラミックプリント配線板を得た。Comparative Example 12 In Comparative Example 12, a paste containing a metal element-containing organic compound containing palladium as a metal element (resinate paste, # 7611, N) was used as a paste for forming the protective layer 8. A ceramic printed wiring board with a resistor was obtained in the same manner as in Comparative Example 4 except that E Chemcat Inc.) was used.
【００６０】（比較例１２）比較例１３については、保
護層８を形成する工程を省略した以外は実施例１と同様
にして抵抗体付きセラミックプリント配線板を得た。
（図４に示される構成のものを得た。） 上記で得られた各実施例及び比較例の抵抗体付きセラミ
ックプリント配線板について、半田喰われ性及び耐熱試
験を行いその結果を表３及び表４に示す。(Comparative Example 12) In Comparative Example 13, a ceramic printed wiring board with a resistor was obtained in the same manner as in Example 1 except that the step of forming the protective layer 8 was omitted.
(The structure shown in FIG. 4 was obtained.) Solder erosion resistance and heat resistance tests were performed on the ceramic printed wiring boards with resistors of the respective examples and comparative examples obtained above, and the results are shown in Table 3 and It shows in Table 4.
【００６１】[0061]
【表３】 [Table 3]
【００６２】[0062]
【表４】 [Table 4]
【００６３】半田喰われ性の試験方法は２１５℃の半田
（Ｓｎ：Ｐｂ＝６０：４０）に抵抗体付きセラミックプ
リント配線板を浸漬し、ガラス層４と導体回路層９との
間の隙間面１０の位置の接続端子層２が完全に消失する
までの時間を求め、その時間を表３及び表４に示してい
る。The test method for the solder erosion property is as follows: The ceramic printed wiring board with a resistor is immersed in solder (Sn: Pb = 60: 40) at 215 ° C., and a gap surface between the glass layer 4 and the conductor circuit layer 9 is formed. The time until the connection terminal layer 2 at position 10 completely disappeared was determined, and the times are shown in Tables 3 and 4.
【００６４】耐熱試験は大気中、４３０℃、１０分間の
熱処理を抵抗体付きセラミックプリント配線板に施し、
導体回路層９に膨れが発生していないかを調べ、膨れが
発生していない場合は○、膨れが発生している場合は×
の表示で表３及び表４に示している。The heat resistance test was carried out by subjecting a ceramic printed wiring board with a resistor to a heat treatment at 430 ° C. for 10 minutes in the atmosphere,
The conductor circuit layer 9 is checked for swelling. When the swelling does not occur, the result is ◯, and when the swelling occurs, the result is x.
Is shown in Tables 3 and 4.
【００６５】表３及び表４の結果から、本発明の実施例
は半田喰われ性及び耐熱性について優れた結果が得られ
ていることがわかる。From the results shown in Tables 3 and 4, it can be seen that the examples of the present invention have excellent results on solder erodibility and heat resistance.
【００６６】[0066]
【発明の効果】本発明に係る抵抗体付きセラミック回路
板及びその製造方法は、上述のとおり構成されているの
で、次に記載する効果を奏する。Since the ceramic circuit board with a resistor and the method for manufacturing the same according to the present invention are configured as described above, the following effects can be obtained.
【００６７】請求項１〜３の抵抗体付きセラミック回路
板接続端子層自体の電気抵抗を高くすることなしに、ガ
ラス層と導体回路層との間の隙間面の位置にある接続端
子層が半田付けの際に半田に喰われるという不具合を低
減できるようになる。The connecting terminal layer at the position of the gap between the glass layer and the conductor circuit layer is soldered without increasing the electric resistance of the connecting terminal layer of the ceramic circuit board with a resistor according to any one of claims 1 to 3. It is possible to reduce the problem of being eaten by solder when attaching.
【００６８】本発明に係る抵抗体付きセラミック回路板
の製造方法によれば、上記の効果を奏するセラミック回
路板を製造することが可能になる。According to the method for manufacturing a ceramic circuit board with a resistor according to the present invention, it is possible to manufacture a ceramic circuit board having the above-mentioned effects.
【図１】この発明の実施例を工程順に示す断面図であ
る。FIG. 1 is a sectional view showing an embodiment of the present invention in the order of steps.
【図２】従来例における、理想的な導体回路層の形成状
態を示す断面図である。FIG. 2 is a cross-sectional view showing an ideal conductor circuit layer formation state in a conventional example.
【図３】従来例における、ガラス層の上まで導体回路層
が形成された状態を示す断面図である。FIG. 3 is a cross-sectional view showing a state in which a conductor circuit layer is formed on a glass layer in a conventional example.
【図４】従来例における、ガラス層の周縁部から隙間面
だけ離れて導体回路層が形成された状態を示す断面図で
ある。FIG. 4 is a cross-sectional view showing a state in which a conductor circuit layer is formed apart from a peripheral edge portion of a glass layer by a gap surface in a conventional example.
１ セラミック基板 ２ 接続端子層 ３ 厚膜抵抗体層 ４ ガラス層 ８ 保護層 ９ 導体回路層 １０ 隙間面 1 Ceramic Substrate 2 Connection Terminal Layer 3 Thick Film Resistor Layer 4 Glass Layer 8 Protective Layer 9 Conductor Circuit Layer 10 Gap Surface
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/28 Ｃ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI technical display location H05K 3/28 C
Claims (4)
（３）、導体回路層（９）、前記厚膜抵抗体層（３）を
覆うガラス層（４）及び前記厚膜抵抗体層（３）と前記
導体回路層（９）を接続する、導電性微粉末及びガラス
質フリットを含んでなるペーストを焼成して形成された
接続端子層（２）を備えた抵抗体付セラミックプリント
配線板において、前記接続端子層（２）の表面上に、少
なくともガラス層（４）と導体回路層（９）との間の隙
間面（１０）を覆って、パラジウムまたは白金を金属元
素とする金属元素含有有機化合物を主成分とするペース
トを焼成した、厚みが０．５〜２．０μｍの保護層
（８）を形成したことを特徴とする抵抗体付きセラミッ
クプリント配線板。1. A thick film resistor layer (3), a conductor circuit layer (9), a glass layer (4) covering the thick film resistor layer (3), and the thick film resistor on a ceramic substrate (1). Ceramic print with resistor having a connection terminal layer (2) formed by firing a paste containing conductive fine powder and vitreous frit for connecting the layer (3) and the conductor circuit layer (9). In the wiring board, palladium or platinum is used as a metal element on the surface of the connection terminal layer (2) so as to cover at least the gap surface (10) between the glass layer (4) and the conductor circuit layer (9). A ceramic printed wiring board with a resistor, wherein a protective layer (8) having a thickness of 0.5 to 2.0 μm is formed by firing a paste containing a metal element-containing organic compound as a main component.
金及び金であることを特徴とする請求項１記載の抵抗体
付きセラミックプリント配線板。2. The ceramic printed wiring board with a resistor according to claim 1, wherein the metal elements of the organic compound containing a metal element are platinum and gold.
ラジウム、白金及び金であることを特徴とする請求項１
記載の抵抗体付きセラミックプリント配線板。3. The metal element of the organic compound containing a metal element is palladium, platinum and gold.
Ceramic printed wiring board with a resistor as described.
記載の抵抗体付きセラミックプリント配線板の製造方法
であって、金属元素含有有機化合物を主成分とするペー
ストを大気中、６００〜９００℃で焼成して保護層
（８）を形成することを特徴とする抵抗体付セラミック
プリント配線板の製造方法。4. The method for manufacturing a ceramic printed wiring board with a resistor according to claim 1, wherein the paste containing a metal element-containing organic compound as a main component is in the range of 600 to A method for manufacturing a ceramic printed wiring board with a resistor, which comprises firing at 900 ° C. to form a protective layer (8).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6088982A JPH07297513A (en) | 1994-04-27 | 1994-04-27 | Ceramic printed wiring board with resistor and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6088982A JPH07297513A (en) | 1994-04-27 | 1994-04-27 | Ceramic printed wiring board with resistor and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07297513A true JPH07297513A (en) | 1995-11-10 |
Family
ID=13958012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6088982A Withdrawn JPH07297513A (en) | 1994-04-27 | 1994-04-27 | Ceramic printed wiring board with resistor and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07297513A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002064003A (en) * | 2000-08-17 | 2002-02-28 | Taiyosha Denki Kk | Chip resistor and its manufacturing method |
| JP2002314230A (en) * | 2001-04-17 | 2002-10-25 | Matsushita Electric Ind Co Ltd | Board device and its manufacturing method |
| JP2012221983A (en) * | 2011-04-04 | 2012-11-12 | Murata Mfg Co Ltd | Ceramic substrate |
| JP2020010004A (en) * | 2018-07-12 | 2020-01-16 | Koa株式会社 | Resistor and circuit substrate |
-
1994
- 1994-04-27 JP JP6088982A patent/JPH07297513A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002064003A (en) * | 2000-08-17 | 2002-02-28 | Taiyosha Denki Kk | Chip resistor and its manufacturing method |
| JP2002314230A (en) * | 2001-04-17 | 2002-10-25 | Matsushita Electric Ind Co Ltd | Board device and its manufacturing method |
| JP2012221983A (en) * | 2011-04-04 | 2012-11-12 | Murata Mfg Co Ltd | Ceramic substrate |
| JP2020010004A (en) * | 2018-07-12 | 2020-01-16 | Koa株式会社 | Resistor and circuit substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4752555A (en) | Method of manufacturing multilayer circuit board | |
| WO1979000083A1 (en) | Process for manufacturing printed circuit boards | |
| US4525246A (en) | Making solderable printed circuit boards | |
| JPS61194794A (en) | Manufacture of hybrid integrated circuit board | |
| JPH07297513A (en) | Ceramic printed wiring board with resistor and its manufacture | |
| JPS6342879B2 (en) | ||
| CN113853058A (en) | Circuit board and preparation method thereof | |
| JP2501174B2 (en) | Method for manufacturing surface mount terminal | |
| JPH06169173A (en) | Method for manufacturing aluminum nitride substrate | |
| JPS61185995A (en) | Making of circuit board with resistor | |
| JP2760035B2 (en) | Thick film circuit board | |
| JPH04208591A (en) | Ceramic printed circuit board | |
| CN216752200U (en) | Circuit board | |
| JP4570190B2 (en) | Wiring board | |
| JPH08153954A (en) | Manufacture of ceramic printed wiring board | |
| JPH0831603A (en) | Square-shaped thin film chip resistor and manufacture thereof | |
| EP0417749A2 (en) | Thick film resistor/integrated circuit substrate and method of manufacture | |
| JPH0258893A (en) | Thick film integrated circuit and its manufacture | |
| JPH0216788A (en) | Ceramic printed wiring board | |
| JPH1098244A (en) | Thick-film circuit board and its manufacture | |
| JPH0680880B2 (en) | Manufacturing method of ceramic circuit board with resistor | |
| JPH0682908B2 (en) | Method for manufacturing ceramic circuit board with resistor | |
| JPH0864464A (en) | Manufacture of chip type ceramic electronic component | |
| JPH1187170A (en) | Filter substrate | |
| JPH01303790A (en) | Ceramic printed wiring board and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010703 |