JPH07295946A - 情報処理装置及びそのデータ転送方法 - Google Patents
情報処理装置及びそのデータ転送方法Info
- Publication number
- JPH07295946A JPH07295946A JP9257394A JP9257394A JPH07295946A JP H07295946 A JPH07295946 A JP H07295946A JP 9257394 A JP9257394 A JP 9257394A JP 9257394 A JP9257394 A JP 9257394A JP H07295946 A JPH07295946 A JP H07295946A
- Authority
- JP
- Japan
- Prior art keywords
- host computer
- shared memory
- storage device
- memory
- disk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】 ディスク装置のディスクと、ホストコンピュ
ータとの間のデータ転送を高速化することである。 【構成】 ディスク装置とホストコンピュータとのイン
ターフェースに、両者によって、共用される共用メモリ
を設けることによって、両者間のデータ転送を高速化す
ると共に、この共用メモリの領域をメモリウィンドウに
より切り替え、共用メモリをホストコンピュータ及びデ
ィスク装置によって自由に、且つ、フレキシブルに使用
できるように構成する。
ータとの間のデータ転送を高速化することである。 【構成】 ディスク装置とホストコンピュータとのイン
ターフェースに、両者によって、共用される共用メモリ
を設けることによって、両者間のデータ転送を高速化す
ると共に、この共用メモリの領域をメモリウィンドウに
より切り替え、共用メモリをホストコンピュータ及びデ
ィスク装置によって自由に、且つ、フレキシブルに使用
できるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、ホストコンピュータ
と、ハードディスク等の記憶装置とを備えた情報処理装
置に関するとともに、ホストコンピュータと記憶装置と
の間のデータ転送方法に関するものである。
と、ハードディスク等の記憶装置とを備えた情報処理装
置に関するとともに、ホストコンピュータと記憶装置と
の間のデータ転送方法に関するものである。
【０００２】
【従来の技術】一般に、この種の情報処理装置には、主
メモリ及び中央処理装置とを備えたホストコンピュー
タ、並びに、ディスク装置等の外部記憶装置とを有した
ものがある。また、この外部記憶装置が、ハードディス
クの形でホストコンピュータと一体化された形式のもの
もある。いずれにしても、外部記憶装置は、ディスクの
他に、内部メモリ及びこの内部メモリに対する入出力を
制御する入出力制御部を有しているものある。この場
合、外部記憶装置とホストコンピュータとは、入出力ポ
ート等の入出力インターフェースを介して接続されてい
るのが普通である。
メモリ及び中央処理装置とを備えたホストコンピュー
タ、並びに、ディスク装置等の外部記憶装置とを有した
ものがある。また、この外部記憶装置が、ハードディス
クの形でホストコンピュータと一体化された形式のもの
もある。いずれにしても、外部記憶装置は、ディスクの
他に、内部メモリ及びこの内部メモリに対する入出力を
制御する入出力制御部を有しているものある。この場
合、外部記憶装置とホストコンピュータとは、入出力ポ
ート等の入出力インターフェースを介して接続されてい
るのが普通である。
【０００３】このような外部記憶装置を有する情報処理
装置では、外部記憶装置とホストコンピュータの主メモ
リとの間で、相互にデータの転送を行う必要がある。こ
のデータ転送の内、外部記憶装置の記憶装置であるディ
スクからホストコンピュータの主メモリへデータを転送
する場合、ディスクに記憶されたデータを一旦、ディス
ク装置内の内蔵メモリに転送した後、この内蔵メモリか
ら、再度、入出力インターフェースを介して、ホストコ
ンピュータの主メモリに、データを転送している。この
ことは、データ転送が２段階で行われていることを意味
している。
装置では、外部記憶装置とホストコンピュータの主メモ
リとの間で、相互にデータの転送を行う必要がある。こ
のデータ転送の内、外部記憶装置の記憶装置であるディ
スクからホストコンピュータの主メモリへデータを転送
する場合、ディスクに記憶されたデータを一旦、ディス
ク装置内の内蔵メモリに転送した後、この内蔵メモリか
ら、再度、入出力インターフェースを介して、ホストコ
ンピュータの主メモリに、データを転送している。この
ことは、データ転送が２段階で行われていることを意味
している。
【０００４】一方、ホストコンピュータの主メモリから
ディスクにデータを転送する場合にも、同様な経路で２
段階のデータ転送が行われている。
ディスクにデータを転送する場合にも、同様な経路で２
段階のデータ転送が行われている。
【０００５】一方、特公平３−４０，８６８号公報に
は、主メモリに対するデータ転送を高速で行うために、
半導体メモリによって構成されると共に、主メモリのア
ドレス空間とは異なるアドレス空間を有する拡張記憶装
置を設け、この拡張記憶装置と主メモリとの間で、直接
的にデータの転送を行う計算機システムが開示されてい
る。
は、主メモリに対するデータ転送を高速で行うために、
半導体メモリによって構成されると共に、主メモリのア
ドレス空間とは異なるアドレス空間を有する拡張記憶装
置を設け、この拡張記憶装置と主メモリとの間で、直接
的にデータの転送を行う計算機システムが開示されてい
る。
【０００６】
【発明が解決しようとする課題】上記した２段階のデー
タの転送を行う従来の情報処理装置では、転送を２段階
で行う必要があるため、データ転送に時間がかかるとい
う欠点がある。更に、このような２段階のデータ転送で
は、動画データのように、主メモリとディスクの間で大
量のデータを転送する必要がある場合には、スムーズな
動画表示ができないという欠点もある。
タの転送を行う従来の情報処理装置では、転送を２段階
で行う必要があるため、データ転送に時間がかかるとい
う欠点がある。更に、このような２段階のデータ転送で
は、動画データのように、主メモリとディスクの間で大
量のデータを転送する必要がある場合には、スムーズな
動画表示ができないという欠点もある。
【０００７】更に、拡張記憶装置を設けた特公平３−４
０，８６８号公報記載の計算機システムでは、主メモリ
と拡張記憶装置との間のデータ転送の際、アドレス変換
が必要であり、データ転送を高速に行うには不十分であ
る。また、ホストコンピュータのＣＰＵは、拡張記憶装
置或いは主メモリからデータ転送が終了した後でなけれ
ば、主メモリに対してアクセスできないという欠点もあ
る。
０，８６８号公報記載の計算機システムでは、主メモリ
と拡張記憶装置との間のデータ転送の際、アドレス変換
が必要であり、データ転送を高速に行うには不十分であ
る。また、ホストコンピュータのＣＰＵは、拡張記憶装
置或いは主メモリからデータ転送が終了した後でなけれ
ば、主メモリに対してアクセスできないという欠点もあ
る。
【０００８】
【課題を解決するための手段】本発明によれば、ホスト
コンピュータと、該ホストコンピュータと一体的に設け
られた外部記憶装置とを含む情報処理装置において、前
記ホストコンピュータ及び前記記憶装置によって共用さ
れる共用メモリと、前記共用メモリ内の使用領域を前記
ホストコンピュータ及び前記記憶装置の少なくとも一方
によって指定する指定手段とを有することを特徴とする
情報処理装置が得られる。
コンピュータと、該ホストコンピュータと一体的に設け
られた外部記憶装置とを含む情報処理装置において、前
記ホストコンピュータ及び前記記憶装置によって共用さ
れる共用メモリと、前記共用メモリ内の使用領域を前記
ホストコンピュータ及び前記記憶装置の少なくとも一方
によって指定する指定手段とを有することを特徴とする
情報処理装置が得られる。
【０００９】
【作用】上記した構成を有する情報処理装置では、外部
記憶装置に対してバス接続された共用メモリが設けられ
ており、この共用メモリをメモリウィンドウ技術を利用
して領域を区画し、各領域に対して、外部記憶装置及び
ホストコンピュータが個々にアクセスできると共に、各
領域を高速で切り換えることにより、外部記憶装置及び
ホストコンピュータとの間のデータ転送を高速で行うこ
とができる。
記憶装置に対してバス接続された共用メモリが設けられ
ており、この共用メモリをメモリウィンドウ技術を利用
して領域を区画し、各領域に対して、外部記憶装置及び
ホストコンピュータが個々にアクセスできると共に、各
領域を高速で切り換えることにより、外部記憶装置及び
ホストコンピュータとの間のデータ転送を高速で行うこ
とができる。
【００１０】
【実施例】本発明の実施例に係る情報処理装置を説明す
る前に、本発明の理解を容易にするために、従来の情報
処理装置の一例について、概略的に説明しておく。
る前に、本発明の理解を容易にするために、従来の情報
処理装置の一例について、概略的に説明しておく。
【００１１】図４に示された従来の情報処理装置は、ホ
ストコンピュータ１１と、外部記憶装置としてのディス
ク装置１２とを備えている。このうち、ホストコンピュ
ータ１１は、中央処理装置（ＣＰＵ）１５、主メモリ１
６、及び、入出力ポート１７とを有している。他方、図
示されたディスク装置１２は、ディスク２１、ヘッドデ
ィスクコントローラ（ＨＤＣ）２２、ディスクコントロ
ーラ（ＣＰＵ）２３、ディスク内蔵メモリ２４、及び入
出力ポート２５とを有している。
ストコンピュータ１１と、外部記憶装置としてのディス
ク装置１２とを備えている。このうち、ホストコンピュ
ータ１１は、中央処理装置（ＣＰＵ）１５、主メモリ１
６、及び、入出力ポート１７とを有している。他方、図
示されたディスク装置１２は、ディスク２１、ヘッドデ
ィスクコントローラ（ＨＤＣ）２２、ディスクコントロ
ーラ（ＣＰＵ）２３、ディスク内蔵メモリ２４、及び入
出力ポート２５とを有している。
【００１２】図４において、ディスク装置１２のディス
ク２１からホストコンピュータ１１の主メモリ１６へデ
ータを転送する場合、ディスク装置１２内部で、ディス
ク２１からＨＤＣ２２、及び、ＣＰＵ２３を介して、デ
ィスク内蔵メモリ２４に、まず、データが転送される。
次に、入出力ポート２５、及び１７を介して、ディスク
内蔵メモリ２４から読み出されたデータがホストコンピ
ュータ１１内の主メモリ１６に転送されている。
ク２１からホストコンピュータ１１の主メモリ１６へデ
ータを転送する場合、ディスク装置１２内部で、ディス
ク２１からＨＤＣ２２、及び、ＣＰＵ２３を介して、デ
ィスク内蔵メモリ２４に、まず、データが転送される。
次に、入出力ポート２５、及び１７を介して、ディスク
内蔵メモリ２４から読み出されたデータがホストコンピ
ュータ１１内の主メモリ１６に転送されている。
【００１３】他方、主メモリ１６からディスク２１にデ
ータを転送する場合には、同様に、一旦、ディスク装置
１２内のディスク内蔵メモリ２４に、データが記憶され
た後、ディスク２１に転送されている。
ータを転送する場合には、同様に、一旦、ディスク装置
１２内のディスク内蔵メモリ２４に、データが記憶され
た後、ディスク２１に転送されている。
【００１４】このように、従来の情報処理装置では、転
送動作が２段階に分けて行われているため、前述したよ
うに、データ転送に時間がかかるという欠点がある。
送動作が２段階に分けて行われているため、前述したよ
うに、データ転送に時間がかかるという欠点がある。
【００１５】図１を参照すると、本発明の一実施例に係
る情報処理装置は、ハードディスク装置をディスク装置
１２´としてホストコンピュータ１１´内に内蔵してお
り、図示されたディスク装置１２´とホストコンピュー
タ１１´との間のインターフェースには、共用メモリ３
０が設けられている。この共用メモリ３０は、ホストコ
ンピュータ１１´内の主メモリの一部、或いは、主メモ
リの全体であっても良い。いずれにしても、共用メモリ
３０はホストコンピュータ１１´の中央処理装置（ＣＰ
Ｕ）１５´、及び、ディスク装置１２´のディスクコン
トローラ２３´とバス接続されている。図示されたディ
スク装置１２´においても、図４の場合と同様に、ディ
スク２１、及び、ＨＤＣ２２を備えている。
る情報処理装置は、ハードディスク装置をディスク装置
１２´としてホストコンピュータ１１´内に内蔵してお
り、図示されたディスク装置１２´とホストコンピュー
タ１１´との間のインターフェースには、共用メモリ３
０が設けられている。この共用メモリ３０は、ホストコ
ンピュータ１１´内の主メモリの一部、或いは、主メモ
リの全体であっても良い。いずれにしても、共用メモリ
３０はホストコンピュータ１１´の中央処理装置（ＣＰ
Ｕ）１５´、及び、ディスク装置１２´のディスクコン
トローラ２３´とバス接続されている。図示されたディ
スク装置１２´においても、図４の場合と同様に、ディ
スク２１、及び、ＨＤＣ２２を備えている。
【００１６】図示された構成では、共用メモリ３０と、
ディスク装置１２´のディスクコントローラ２３´との
間に、第１の共用メモリアクセス回路３１が設けられて
おり、他方、ホストコンピュータ１１´のＣＰＵ１５´
と、共用メモリ３０との間に、第２の共用メモリアクセ
ス回路３２が設置されている。
ディスク装置１２´のディスクコントローラ２３´との
間に、第１の共用メモリアクセス回路３１が設けられて
おり、他方、ホストコンピュータ１１´のＣＰＵ１５´
と、共用メモリ３０との間に、第２の共用メモリアクセ
ス回路３２が設置されている。
【００１７】更に、図１の例では、ホストコンピュータ
１１´のＣＰＵ１５´、ディスク装置１２´のディスク
コントローラ２３´からのデータバスがバス切替回路３
３に接続されており、バス切替回路３３はＣＰＵ１５´
及びディスクコントローラ２３´からのリード／ライト
（Ｒ／Ｗ）信号にしたがって、選択的に、共用メモリ３
０との間でデータを送受するものとする。
１１´のＣＰＵ１５´、ディスク装置１２´のディスク
コントローラ２３´からのデータバスがバス切替回路３
３に接続されており、バス切替回路３３はＣＰＵ１５´
及びディスクコントローラ２３´からのリード／ライト
（Ｒ／Ｗ）信号にしたがって、選択的に、共用メモリ３
０との間でデータを送受するものとする。
【００１８】図１を参照すると、共用メモリ３０は、論
理的に、即ち、アドレス空間において、例えば、２つの
領域Ａ及びＢに区画されることができる。第１の共用メ
モリアクセス回路３１は、図１に破線で示すように、２
つの領域Ａ及びＢを選択的にアクセスできるように構成
されている。より具体的に言えば、第１の共用メモリア
クセス回路３１は、論理的に区画されたメモリウィンド
ウを形成することにより、ディスク装置１２´が使用す
る共用メモリ３０上のアドレスを移動させることができ
る。
理的に、即ち、アドレス空間において、例えば、２つの
領域Ａ及びＢに区画されることができる。第１の共用メ
モリアクセス回路３１は、図１に破線で示すように、２
つの領域Ａ及びＢを選択的にアクセスできるように構成
されている。より具体的に言えば、第１の共用メモリア
クセス回路３１は、論理的に区画されたメモリウィンド
ウを形成することにより、ディスク装置１２´が使用す
る共用メモリ３０上のアドレスを移動させることができ
る。
【００１９】ここで、図２をも参照すると、ディスク装
置１２´のディスクコントローラ２３´から、共用メモ
リ３０のアドレス信号ａｄが送出されると共に、領域Ａ
及びＢの先頭アドレスをメモリウィンドウに対応して、
指示するオフセットアドレス信号ｏａがオフセットアド
レスレジスタ３１１に供給される。アドレス信号ａｄと
オフセットアドレス信号ｏａとは、加算器３１２におい
て加算され、第２の共用メモリアクセス回路３２にメモ
リアドレス信号ａｄｍとして与えられる。
置１２´のディスクコントローラ２３´から、共用メモ
リ３０のアドレス信号ａｄが送出されると共に、領域Ａ
及びＢの先頭アドレスをメモリウィンドウに対応して、
指示するオフセットアドレス信号ｏａがオフセットアド
レスレジスタ３１１に供給される。アドレス信号ａｄと
オフセットアドレス信号ｏａとは、加算器３１２におい
て加算され、第２の共用メモリアクセス回路３２にメモ
リアドレス信号ａｄｍとして与えられる。
【００２０】第２の共用メモリアクセス回路３２は、ア
ドレス切替レジスタ３２１とアドレス切替回路３２２と
を備えている。この内、アドレス切替レジスタ３２１に
は、ＣＰＵ１５´から、共用メモリ３０をディスク装置
１２´及びホストコンピュータ１１´のいずれに割り当
てるかを指示する選択信号が供給されており、他方、ア
ドレス切替回路３２２には、ＣＰＵ１５´からアドレス
信号ａｄ´が供給されている。
ドレス切替レジスタ３２１とアドレス切替回路３２２と
を備えている。この内、アドレス切替レジスタ３２１に
は、ＣＰＵ１５´から、共用メモリ３０をディスク装置
１２´及びホストコンピュータ１１´のいずれに割り当
てるかを指示する選択信号が供給されており、他方、ア
ドレス切替回路３２２には、ＣＰＵ１５´からアドレス
信号ａｄ´が供給されている。
【００２１】アドレス切替回路３２２は、ＣＰＵ１５´
から与えられるアドレス信号ａｄ´と、第１の共用メモ
リアクセス回路３１からのメモリアドレス信号ａｄｍと
を受け、アドレス切替レジスタ３２１から与えられる選
択信号にしたがってアドレス信号ａｄ´とメモリアドレ
ス信号ａｄｍのいずれかを選択し、共用メモリ３０に送
出する。
から与えられるアドレス信号ａｄ´と、第１の共用メモ
リアクセス回路３１からのメモリアドレス信号ａｄｍと
を受け、アドレス切替レジスタ３２１から与えられる選
択信号にしたがってアドレス信号ａｄ´とメモリアドレ
ス信号ａｄｍのいずれかを選択し、共用メモリ３０に送
出する。
【００２２】上記したことからも明らかな通り、第１及
び第２の共用メモリアクセス回路３１及び３２は、共用
メモリ３０内の領域を指定する手段として動作してい
る。
び第２の共用メモリアクセス回路３１及び３２は、共用
メモリ３０内の領域を指定する手段として動作してい
る。
【００２３】今、メモリアドレス信号ａｄｍがアドレス
切替回路３２２によって選択されており、且つ、バス切
替回路３３に対してディスクコントローラ２３´からラ
イト信号（Ｗ）が出されているとすると、ディスク装置
１２´からデータは、メモリアドレス信号ａｄｍに対応
し、且つ、メモリウィンドウ内の形で指定された共用メ
モリ３０の領域Ａ又はＢのいずれかに書き込みが行われ
る。共用メモリ３０内に格納されたディスク装置１２´
からのデータは、ＣＰＵ１５´によって、直接、アクセ
ス可能であるから、ディスク２１からのデータが、直
接、ホストコンピュータ１１の主メモリに転送されたの
と実質的に同様な効果が得られある。また、リード
（Ｒ）信号がディスクコントローラ２３´から出された
時にも、メモリアドレス信号ａｄｍによって指定された
メモリウィンドウから、直接、データが読み出され、デ
ィスク装置１２´に転送される。
切替回路３２２によって選択されており、且つ、バス切
替回路３３に対してディスクコントローラ２３´からラ
イト信号（Ｗ）が出されているとすると、ディスク装置
１２´からデータは、メモリアドレス信号ａｄｍに対応
し、且つ、メモリウィンドウ内の形で指定された共用メ
モリ３０の領域Ａ又はＢのいずれかに書き込みが行われ
る。共用メモリ３０内に格納されたディスク装置１２´
からのデータは、ＣＰＵ１５´によって、直接、アクセ
ス可能であるから、ディスク２１からのデータが、直
接、ホストコンピュータ１１の主メモリに転送されたの
と実質的に同様な効果が得られある。また、リード
（Ｒ）信号がディスクコントローラ２３´から出された
時にも、メモリアドレス信号ａｄｍによって指定された
メモリウィンドウから、直接、データが読み出され、デ
ィスク装置１２´に転送される。
【００２４】一方、ＣＰＵ１５´は、バス切替装置３３
を介して、共用メモリ３０を主メモリと同様に使用する
ことができ、且つ、前述したように、共用メモリ３０と
ディスク２１との間でデータを転送できる。この場合、
ＣＰＵ１５´、及び、ディスクコントローラ２３´とが
共有メモリ３０に対して交互にアクセスし、各領域Ａ及
びＢを交互に使用できるように構成しておけば、ホスト
コンピュータ１１´とディスク装置１２´との間のデー
タ転送をスムーズに行うことができる。
を介して、共用メモリ３０を主メモリと同様に使用する
ことができ、且つ、前述したように、共用メモリ３０と
ディスク２１との間でデータを転送できる。この場合、
ＣＰＵ１５´、及び、ディスクコントローラ２３´とが
共有メモリ３０に対して交互にアクセスし、各領域Ａ及
びＢを交互に使用できるように構成しておけば、ホスト
コンピュータ１１´とディスク装置１２´との間のデー
タ転送をスムーズに行うことができる。
【００２５】また、図示された例では、バス切替回路３
３及びメモリアクセス回路３１、３２を使用した場合に
ついて説明したが、共有メモリ３０としてデュアルポー
トのものを用いれば、ＣＰＵ１５´及びディスクコント
ローラ２３´とは互いに異なる領域に対して、同時的
に、アクセス可能な構成を実現できる。
３及びメモリアクセス回路３１、３２を使用した場合に
ついて説明したが、共有メモリ３０としてデュアルポー
トのものを用いれば、ＣＰＵ１５´及びディスクコント
ローラ２３´とは互いに異なる領域に対して、同時的
に、アクセス可能な構成を実現できる。
【００２６】図３を参照すると、本発明の実施例に係る
情報処理装置の応用例が示されており、ここでは、ホス
トコンピュータ１１ａ、ディスク装置１２ａ、及び両者
間に設けられた共用メモリ３０ａとを備え、共用メモリ
３０ａには、ホストコンピュータ１１ａとディスク装置
１２ａとの間で、大量のデータ転送を繰り返す表示用メ
モリ領域Ｖ１、Ｖ２が設けられている。この構成では、
頻繁に表示用メモリの内容を書き変える代わりに、ＣＰ
Ｕ１５ａのメモリウィンドウと、ディスク装置１２ａの
ディスクコントローラ２３ａのメモリウィンドウのアド
レスを切り替えることにより、表示を高速に変化させ、
動画表示等をスムーズに行うことができる。
情報処理装置の応用例が示されており、ここでは、ホス
トコンピュータ１１ａ、ディスク装置１２ａ、及び両者
間に設けられた共用メモリ３０ａとを備え、共用メモリ
３０ａには、ホストコンピュータ１１ａとディスク装置
１２ａとの間で、大量のデータ転送を繰り返す表示用メ
モリ領域Ｖ１、Ｖ２が設けられている。この構成では、
頻繁に表示用メモリの内容を書き変える代わりに、ＣＰ
Ｕ１５ａのメモリウィンドウと、ディスク装置１２ａの
ディスクコントローラ２３ａのメモリウィンドウのアド
レスを切り替えることにより、表示を高速に変化させ、
動画表示等をスムーズに行うことができる。
【００２７】具体的に言えば、ＣＰＵ１５ａが表示用メ
モリ領域Ｖ１に表示データを書き込んでいる間に、ディ
スクコントローラ２３ａが表示用メモリ領域Ｖ２から表
示データを読み出すように構成することにより、ディス
ク２１に対して高速で表示データを転送できる。
モリ領域Ｖ１に表示データを書き込んでいる間に、ディ
スクコントローラ２３ａが表示用メモリ領域Ｖ２から表
示データを読み出すように構成することにより、ディス
ク２１に対して高速で表示データを転送できる。
【００２８】
【発明の効果】本発明では、ホストコンピュータのＣＰ
Ｕ、及び、ディスク装置のディスクコントローラそれぞ
れが、直接的に共用メモリに対してデータを転送する一
方、この共用メモリ内のデータを直接的に読み出してデ
ィスク装置中のディスクに供給できるため、データ転送
を高速に行えるという利点がある。また、メモリウィン
ドウによって、ディスク装置が使用できる共用メモリ上
のアドレスを移動可能にしているため、共用メモリをフ
レキシブルに使用できるという利点もある。
Ｕ、及び、ディスク装置のディスクコントローラそれぞ
れが、直接的に共用メモリに対してデータを転送する一
方、この共用メモリ内のデータを直接的に読み出してデ
ィスク装置中のディスクに供給できるため、データ転送
を高速に行えるという利点がある。また、メモリウィン
ドウによって、ディスク装置が使用できる共用メモリ上
のアドレスを移動可能にしているため、共用メモリをフ
レキシブルに使用できるという利点もある。
【図１】本発明の一実施例に係る情報処理装置を説明す
るためのブロック図である。
るためのブロック図である。
【図２】図１の情報処理装置をより詳細に説明するため
の部分ブロック図である。
の部分ブロック図である。
【図３】本発明に係る情報処理装置の応用例を説明する
ための概略ブロック図である。
ための概略ブロック図である。
【図４】従来の情報処理装置におけるデータ転送を説明
するためのブロック図である。
するためのブロック図である。
１１、１１´、１１ａ ホストコンピュータ １２、１２´、１２ａ ディスク装置 １５、１５´、１５ａ ＣＰＵ １６ 主メモリ １７ 入出力ポート ２１ ディスク ２２ ＨＤＣ ２３、２３´、２３ａ ディスクコントローラ
（ＣＰＵ） ２４ ディスク内蔵メモリ ２５ 入出力ポート ３０ 共用メモリ ３１ 第１のメモリアクセス回
路 ３２ 第２のメモリアクセス回
路 ３３ バス切替回路
（ＣＰＵ） ２４ ディスク内蔵メモリ ２５ 入出力ポート ３０ 共用メモリ ３１ 第１のメモリアクセス回
路 ３２ 第２のメモリアクセス回
路 ３３ バス切替回路
Claims (5)
- 【請求項１】 ホストコンピュータと、該ホストコンピ
ュータと一体的に設けられた記憶装置とを含む情報処理
装置において、前記ホストコンピュータ及び前記記憶装
置によって共用される共用メモリと、前記共用メモリ内
の使用領域を前記ホストコンピュータ及び前記記憶装置
の少なくとも一方によって指定する指定手段とを有する
ことを特徴とする情報処理装置。 - 【請求項２】 請求項１において、前記指定手段は、前
記共用メモリ内の使用領域を当該使用領域に割り当てら
れたアドレスを可変することによって、論理的に区画さ
れたメモリウィンドウを移動させる手段によって構成さ
れていることを特徴とする情報処理装置。 - 【請求項３】 請求項１において、前記共用メモリを表
示用のデータを格納する表示メモリ領域と、それ以外の
領域とを含み、前記表示用のデータを前記ＣＰＵから前
記表示メモリ領域に書き替え可能に格納すると共に、前
記ＣＰＵと記憶装置は、前記表示メモリ領域に前記指定
手段によって交互にアクセスすることを特徴とする情報
処理装置。 - 【請求項４】 請求項１において、前記記憶装置はハー
ドディスク装置であることを特徴とする情報処理装置。 - 【請求項５】 ホストコンピュータと、該ホストコンピ
ュータと一体的に設けられた記憶装置とを含む情報処理
装置のデータ転送方法において、前記ホストコンピュー
タと前記記憶装置とによって共用される共用メモリを設
け、該共用メモリを介して、前記ホストコンピュータと
前記記憶装置との間で、直接的にデータの転送を行うこ
とを特徴とする情報処理装置のデータ転送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9257394A JPH07295946A (ja) | 1994-04-28 | 1994-04-28 | 情報処理装置及びそのデータ転送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9257394A JPH07295946A (ja) | 1994-04-28 | 1994-04-28 | 情報処理装置及びそのデータ転送方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07295946A true JPH07295946A (ja) | 1995-11-10 |
Family
ID=14058177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9257394A Pending JPH07295946A (ja) | 1994-04-28 | 1994-04-28 | 情報処理装置及びそのデータ転送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07295946A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013046763A (ja) * | 2012-09-24 | 2013-03-07 | Hochiki Corp | エチルアルコール検知装置 |
-
1994
- 1994-04-28 JP JP9257394A patent/JPH07295946A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013046763A (ja) * | 2012-09-24 | 2013-03-07 | Hochiki Corp | エチルアルコール検知装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04363746A (ja) | Ｄｍａ機能を有するマイクロコンピュータシステム | |
| JPH08329001A (ja) | バスインターフェース装置 | |
| US5748203A (en) | Computer system architecture that incorporates display memory into system memory | |
| JPH07295946A (ja) | 情報処理装置及びそのデータ転送方法 | |
| JPH10144073A (ja) | シンクロナスｄｒａｍのアクセス機構 | |
| JP2665836B2 (ja) | 液晶表示制御装置 | |
| JP3331943B2 (ja) | 情報処理装置および入出力制御装置 | |
| JP3309575B2 (ja) | データレコーダ | |
| JP2004110501A (ja) | 表示制御装置 | |
| JPS58181134A (ja) | デ−タ転送回路 | |
| JP2002169721A (ja) | 情報処理システム | |
| JP2671743B2 (ja) | マイクロコンピュータ | |
| JPH09186836A (ja) | ディジタル複写機 | |
| JP3078594B2 (ja) | 画像記憶装置 | |
| JP2000056746A (ja) | 画像表示装置 | |
| JP2642087B2 (ja) | 主記憶装置間データ転送処理機構 | |
| JP3221007B2 (ja) | ファクシミリ装置 | |
| JPH0728773A (ja) | マイクロコンピュータ | |
| JPH05210616A (ja) | コンピュータ装置 | |
| KR20030079530A (ko) | 디지털 티브이 디코더의 인터페이스 장치 | |
| JPH10171749A (ja) | メモリアクセス制御装置 | |
| JPH06332413A (ja) | ダブルバッファ制御方法および制御システム | |
| JPH02292629A (ja) | 表示制御回路 | |
| JPS63178320A (ja) | マルチウインドウ表示装置 | |
| JPH03189755A (ja) | メモリ間転送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010905 |