JPH07288437A

JPH07288437A - バイアス回路

Info

Publication number: JPH07288437A
Application number: JP6075855A
Authority: JP
Inventors: Osamu Taketoshi; 修竹歳; Tsuguyasu Hatsuda; 次康初田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1994-04-14
Filing date: 1994-04-14
Publication date: 1995-10-31
Anticipated expiration: 2017-06-24
Also published as: JP3296079B2

Abstract

(57)【要約】【目的】本発明はフィードバック系のバイアス回路の
改良を目的とし、特にバイアス回路の発振現象の抑制す
る。【構成】基準電圧と内部電圧を比較しバイアス電圧を
生成するサーボアンプ１０と、前記バイアス電圧から内
部電圧を生成するレプリカ回路４０と、サーボアンプ１
０の出力とレプリカ回路４０の出力との間に接続されか
つ位相補償をするための位相補償手段５０とを具備する
バイアス回路である。【効果】発振現象を抑制でき、安定なバイアス電圧を
供給が可能となる。またD/A変換器とオンチップで構成
することにより、バイアス回路の外付け位相補償素子が
不要となるためコストの低減を図ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、バイアス回路に関する
もので、例えば定電流源を使用したD/A変換器のバイア
ス回路に利用して有効な技術に関するものである。

【０００２】

【従来の技術】フィードバック制御を利用したバイアス
回路は、高精度の基準電流源が実現できるため、電流源
を使用した高精度のD/A変換器のバイアス回路に用いら
れている。

【０００３】以下図面を参照しながら、D/A変換器のバ
イアス回路部の一例について説明する。図５は従来の
D/A変換器のバイアス回路のブロック図を示すものであ
る。図５について、バイアス電圧生成部１１０ｃはサー
ボアンプ１０、基準電流源トランジスタ２０、カレント
ミラートランジスタ３０から構成される。まずサーボア
ンプ１０により基準電圧VREFと内部電圧VCOMPの電圧レ
ベルが比較され、電圧レベルの差に準じた制御電圧が出
力される。この制御電圧は基準電流源トランジスタ２０
の電流を制御し、更にカレントミラートランジスタ３０
によりこの電流に準じたバイアス電圧VBIASが供給され
る。そしてこのバイアス電圧VBIASにより、D/A変換器６
０が精度良く制御される。またバイアス電圧VBIASに従
いD/A変換器６０と相似な構成を持つレプリカ回路４０
により内部電圧VCOMPが生成され、サーボアンプ１０の
入力電圧となる。バイアス回路２００ｃは、レプリカ回
路４０を含めたフィードバック系で基準電圧VREFと内部
電圧VCOMPの電圧レベルが一致するよう負帰還がかかり
所定のバイアス電圧を生成するよう働く。こうしたバイ
アス回路を用いたD/A変換器の回路例については、信学
技報ICD88-6,pp.39-46のD/A変換器がある。

【０００４】

【発明が解決しようとする課題】しかしながら前記のよ
うなフィードバック系を含んだバイアス回路において、
位相遅れ要素を回路内部に持つため位相が反転し易くな
り、例えばノイズが回路に混入することによってフィー
バック系が正帰還となり発振し易くなるという問題が生
じる。そのためこの発振現象を防止するための外付け容
量が必要となり、例えばD/A変換器のような他の回路要
素とこのバイアス回路をオンチップで構成した場合など
では、外付け容量用の外部ピンが更に必要なことからコ
スト的にも不利となる。

【０００５】この発明の目的は、発振現象を抑制し、安
定な電圧を生成するオンチップ構成に好適なバイアス回
路を提供することにある。

【０００６】

【課題を解決するための手段】前記問題点を解決するた
め第一の発明のバイアス回路では、バイアス回路のフィ
ードバック系に位相補償素子を設けた。つまり、基準電
圧と内部電圧の電位を比較して制御電圧を形成する比較
回路と、前記制御電圧に基づきバイアス電圧を生成をす
る基準電流源と、前記バイアス電圧に従い内部電圧を生
成する、バイアス電圧の供給先の回路と相似なレプリカ
回路と、レプリカ回路と並列に接続される位相進み素子
とを具備する構成とする。

【０００７】また第二の発明のバイアス回路では、第一
の発明の構成に加えて動作不要時にはバイアス回路の動
作を停止させるための構成を設けた。つまり、基準電圧
と内部電圧の電位を比較して制御電圧を形成する比較回
路と、前記制御電圧に基づきバイアス電圧を生成をする
基準電流源と、前記バイアス電圧に従い内部電圧を生成
する、バイアス電圧の供給先の回路と相似なレプリカ回
路と、レプリカ回路と並列に接続される位相進み素子
と、動作を停止させる手段とを具備する構成とする。

【０００８】

【作用】本発明の第一では、前記の構成によってフィー
ドバック系全体の位相補償を行なうことでバイアス回路
の発振現象を抑制でき、速やかに安定なバイアス電位を
供給することができる。またD/A変換器とバイアス回路
をオンチップで構成した場合、バイアス回路の位相補償
用外付け素子及び外付けピンが不要となるためコストを
低減させることができる。

【０００９】更に前記第一の発明の作用に加えて、第二
の発明では、バイアス回路の動作を必要に応じて停止さ
せることにより省電力化を図ることができる。また速や
かに停止状態から通常動作状態に復帰できるため、通常
動作状態から停止状態、停止状態からの通常動作状態へ
の遷移が頻繁となる間欠動作に対応できる。

【００１０】

【実施例】以下本発明の実施例のバイアス回路につい
て、図面を参照しながら説明する。

【００１１】（実施例１）図１は本発明の一実施例にお
けるバイアス回路のブロック図で、図２はレプリカ回路
及びD/A変換器内部の回路例を示している。また図３は
従来の構成によるバイアス回路と本実施例におけるバイ
アス回路のバイアス電圧のシミュレーション結果を示し
たものである。図３(a)は従来の構成によるバイアス回
路におけるバイアス電圧の初期動作の過渡特性を、図３
(b)は本実施例におけるバイアス電圧の初期動作の過渡
特性を示している。以下図１、図２、図３を用いて各素
子の構成と働きについて説明する。本発明の特徴は、レ
プリカ回路を用いたバイアス回路のフィードバック系に
位相補償素子を付加するということである。

【００１２】図１において、バイアス電圧生成部１１０
ａはサーボアンプ１０、基準電流源２０、カレントミラ
ートランジスタ３０から構成される。

【００１３】サーボアンプ１０は、基準電圧VREFと後述
する内部電圧VCOMPの電圧レベルを比較し、後述する基
準電流源トランジスタ２０の電流が所定の電流値になる
よう制御電圧を与えバイアスをかける。

【００１４】基準電流源２０は、サーボアンプ１０の制
御電圧に基づき一定電流を生成する。またカレントミラ
ートランジスタ３０は、基準電流源２０と等しい電流を
流すようバイアス電圧VBIASを供給する。この基準電流
源２０及びカレントミラートランジスタ３０の構成によ
りサーボアンプ１０の出力である制御電圧をレベルシフ
トし、バイアス電圧VBIASを生成する。この構成の利点
として、位相遅れ成分を余分に含むことになるが、基準
電流源２０、カレントミラートランジスタ３０とからな
る増幅段をもつため、サーボアンプの出力である制御電
圧をバイアス電圧VBIASより低く抑えることが可能とな
る。そのため例えば電源電圧が低い場合でもサーボアン
プ１０の入出力ダイナミックレンジを広くとることがで
きる。

【００１５】４０はレプリカ回路で、バイアス電圧BIAS
が供給される後述のD/A変換器６０の内部回路と相似な
回路で構成され、D/A変換器６０の内部状態を反映して
いる。本実施例では、図２のようにバイアス電圧BIASに
より制御される電流源２００と負荷抵抗２１０により構
成している。負荷抵抗２１０により電流源の電流を内部
電圧VCOMPとしてとりだす。このレプリカ回路を含んだ
バイアス回路のフィードバック動作によりD/A変換器６
０が精度よく動作するようバイアス電圧が供給される。
D/A変換器との相関関係については後でのべる。

【００１６】５０は位相補償素子で、本実施例では抵
抗、容量で位相進み要素として構成し、バイアス回路の
フィードバック系の位相補償を行なう。

【００１７】６０はD/A変換器であり、基準電流源２０
から供給されるバイアス電圧VBIASによりD/A変換器内部
の定電流源の電流値が制御される。D/A変換器の精度を
補償するためには、極めて安定なバイアス電圧が必要で
あり、フィードバック構成によるバイアス回路２００ａ
により精度が補償される。本実施例ではD/A変換器６０
の内部構成を図２のような構成とした。すなわちバイア
ス電圧BIASにより電流値が制御される電流源２２０とD/
A変換器の出力DAOUTを電圧として取り出すための負荷抵
抗２３０より構成される。また先にも述べたようにレ
プリカ回路４０も同じ構成としており、これによりD/A
変換器６０の出力が常に所望の出力となるようフィード
バック制御がかかることで、D/A変換器６０の精度が補
償される。

【００１８】次にD/A変換器６０とレプリカ回路４０の
相関関係について説明する。いま例えば、D/A変換器６
０内でm個(mは正の整数)の電流源がオンしており、負荷
抵抗２３０によりこの電流値に比例した電圧DAOUTが出
力されていると仮定する。一方、レプリカ回路４０では
D/A変換器６０内の電流源２２０と同じ構成の電流源がn
個(nは正の整数)オンしており、負荷抵抗２１０により
この電流値に比例した内部電圧VCOMPを出力していると
仮定する。

【００１９】いま、１個の電流源の電流値をIとし、負
荷抵抗２１０、２３０の抵抗値を各々RL、Routとすれ
ば、先の関係からD/A変換器出力DAOUT及び内部信号VCOM
Pは各々（数１）と表せる。

【００２０】

【数１】

【００２１】

【数２】

【００２２】

【数３】

【００２３】ところで定常状態では基準電圧VREFと内部
電圧VCOMPとの間で（数２）であるから、（数１）からI
を消去すると、（数３）で表せる。したがって、（数
３）からわかるようにD/A変換器６０の出力DAOUTはレプ
リカ回路４０との比率(Rout:RL, m:n)と基準電圧VREF
により決められる。このことは第一にD/A変換器６０の
出力が負荷抵抗Rout、RLの絶対精度ではなく比精度で決
まるということを意味し、バイアス回路とD/A変換器を
オンチップで構成した場合などプロセスばらつきの影響
を受けにくく所望の特性を容易に得ることが可能とな
る。また第二に基準電圧VREFによってもD/A変換器６０
の出力が決まり、基準電圧VREFを設定することで、D/A
変換器６０のフルスケール電圧を所望の電圧値に精度よ
く設定できるということを意味している。

【００２４】次に本実施例における効果について説明す
る。本バイアス回路では、フィードバック系の応答は、
サーボアンプ１０、基準電流源２０、レプリカ回路４０
を経て、フィードバックされる。しかし以上の要素は位
相遅れの原因ともなる。

【００２５】また構成上の位相遅れ要素に加えて、供給
先の負荷による影響も生じる。すなわち通常バイアス電
圧VBIASの供給先であるD/A変換器６０内の電流源２２０
は定電流性の補償のためにトランジスタのチャネル長L
が大きくとられる。そのため必然的にD/A変換器６０の
電流源２２０の入力容量は大きくなり、これが負荷とし
てバイアス回路に影響を与える。このため供給先の負荷
が更なる位相遅れの要因となるとともにこの負荷の影響
が支配的となる。

【００２６】これら位相遅れ要素の影響により、例えば
電源電圧が供給されてからバイアス電圧が確定するまで
の初期動作時やまた通常動作時でもなんらかのノイズが
バイアス回路に混入した場合においてバイアス回路のフ
ィードバック系が正帰還となり易く、そのため発振現象
を起こし易くなる。

【００２７】通常この対策として、サーボアンプ１０の
回路内部の位相補償容量を大きくとりサーボアンプ１０
の位相余裕を大きくし、更に外付け容量をつけることで
発振を抑制する方法及び基準電流源２０、カレントミラ
ートランジスタ３０の並列数を増やし、バイアス電圧VB
IASの供給先の負荷による位相遅れの影響を小さくする
方法で対応する。しかし前者の方法では、供給先の負荷
が大きくなった場合サーボアンプ内部の位相補償容量だ
けでは補償しきれなくなり、単体の位相特性の改善だけ
では限界が生じてしまう。つまり系全体での位相特性の
改善が必要となる。そして外付け容量を設ける場合につ
いても外付け用の端子が余分に必要となり、コスト的に
不利になる。また後者の方法では応答速度を速くし、負
荷による位相遅れを緩和する効果をもたらすが、半面消
費電流の増加を意味し、省電力を目的とした回路には不
向きである。

【００２８】そこで本発明では以上の問題を解決する手
段として図１のようにバイアス回路のフィードバック系
に位相進みを生じさせる位相補償素子を加える。これに
よりフィードバック系全体の位相補償を行ない、バイア
ス回路の発振現象を抑制する。本発明の効果を示したの
が図３である。

【００２９】図３(a)のように従来の回路構成の場合、
位相反転による発振現象によりバイアス電圧が揺らいで
いるのに対して、同じ条件でも本発明の実施例では図３
(b)に示すように速やかに安定する。このことは従来の
回路方式でバイアス回路が発振している条件下でも、第
一にオペアンプの特性の改善を必要とせず発振現象が抑
制できたこと、第二に基準電流源２０、カレントミラー
トランジスタ３０の並列数をそのままで抑えられたこ
と、すなわち従来の改善方法に比べて消費電流が抑えら
れたことを意味している。更にオペアンプの特性の改善
を必要とせず発振現象が抑制でき、そのため例えばD/A
変換器とバイアス回路をオンチップで実現する場合でも
外付けの位相補償素子が不要になる。これにより従来の
回路構成に比べてコストの低減を図ることができる。

【００３０】以上のことから本実施例は、バイアス回路
のフィードバック系に位相補償素子５０を設ける。そし
てこれにより、フィードバック系全体の位相遅れを補償
することができるため、発振現象の抑制を図ることがで
きる。また増幅段の並列数を増やすことなく発振が抑制
できるため、従来構成に比べて省電力化を図ることがで
きる。更にD/A変換器とバイアス回路をオンチップで実
現する場合、外付けの位相補償素子が不要になるためコ
ストの低減を図ることができる。

【００３１】尚、第一の発明について実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その主旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば本実施例におい
て基準電流源トランジスタをn-MOSトランジスタ、カレ
ントミラートランジスタをp-MOSトランジスタで構成し
たが、基準電流源トランジスタをp-MOSトランジスタ
で、カレントミラートランジスタをn-MOSトランジスタ
というように逆構成にしてもよく、この場合バイアス回
路の電源、グランドも逆に設定し、バイアス電圧の供給
先の回路、本実施例ではD/A変換器もn-MOSトランジス
タ、p-MOSトランジスタともに逆構成となる。

【００３２】またサーボアンプ出力を基準電流源トラン
ジスタ、カレントミラートランジスタを介して増幅し、
バイアス電圧として供給したが、バイアス回路をカレン
トミラートランジスタ、定電流源トランジスタを含まな
い構成にして直接サーボアンプよりバイアス電圧を供給
してもよい。

【００３３】（実施例２）図４は本発明の一実施例にお
けるバイアス回路のブロック図である。以下図４を用い
て各素子の構成と働きについて説明する。本発明の特徴
は、第一の発明での特徴に加えて、動作不要時には回路
動作を止める構成を持たせるという点である。これによ
り省電力化を図ることができる。

【００３４】図４において、２０、３０、４０、５０、
６０はそれぞれ基準電流源トランジスタ、カレントミラ
ートランジスタ、レプリカ回路、位相補償素子、D/A変
換器で、実施例１と同じ構成である。バイアス電圧生成
部１１０ｂはサーボアンプ７０、基準電流源２０、カレ
ントミラートランジスタ３０から構成される。動作停止
制御回路部１２０はプルアップトランジスタ８０、プル
ダウントランジスタ９０、インバータ１００から構成さ
れる。

【００３５】サーボアンプ７０は、基準電圧VREFと後述
する内部電圧VCOMPの電圧レベルを比較し、基準電流源
トランジスタ２０の電流が所定の電流値になるようバイ
アスをかける。また動作停止の回路を内蔵し、外部制御
信号STBYにより動作・停止状態が制御される。

【００３６】プルアップトランジスタ８０は、外部制御
信号STBYに従ってバイアス電圧 VBIASを電源電圧まで
引き上げる。例えば、外部制御電圧STBYが"L"レベルの
時は、プルアップトランジスタ８０はオンし、バイアス
電圧VBIASを電源電圧まで引き上げ、バイアス電圧VBIAS
の供給先であるD/A変換器６０の動作を停止させる。ま
た外部制御電圧STBYが"H"レベルの時、プルアップトラ
ンジスタ８０はオフし、バイアス電圧VBIASは所定の電
圧が供給される。

【００３７】プルダウントランジスタ９０は、後述のイ
ンバータ１００により反転された外部制御信号STBYに従
って定電流源トランジスタ２０のゲート電圧をグランド
電位まで引き下げ、定電流源トランジスタ２０をオフに
する。例えば、外部制御電圧STBYが"L"レベルの時は、
プルダウントランジスタ９０はオンし、定電流源トラン
ジスタ２０のゲート電圧をグランド電位まで引き下げ、
定電流源トランジスタ２０をオフにする。また外部制御
電圧STBYが"H"レベルの時、プルダウントランジスタ９
０はオフし、定電流源トランジスタ２０へはサーボアン
プ７０から所定の電圧が供給される。

【００３８】インバータ１００は外部制御信号STBYの反
転信号を生成する。この反転信号に従ってプルダウント
ランジスタ９０は制御される。

【００３９】以上のように構成されたバイアス回路２０
０ｂにおいて、動作不要時には外部制御信号 STBYを"
L"にすることでサーボアンプ７０、プルアップトランジ
スタ８０、プルダウントランジスタ９０はそれぞれバイ
アス回路を停止させるよう働き、すみやかに動作停止の
スタンバイ状態となる。このようにバイアス回路の動作
不要時には、外部制御信号STBYにより回路動作を停止さ
せることで省電力化を図ることができる。

【００４０】また通常動作時は外部制御信号STBYを"H"
に設定することで動作制御を行なうが、この場合停止状
態から動作状態への遷移が重要となる。発振現象の抑制
とともに速やかにバイアス電圧VBIASが安定することが
望まれるためである。

【００４１】停止状態から動作状態への遷移は初期動作
と同じであるため本実施例においても、実施例１での初
期動作と同じく図３のように停止状態から動作状態への
遷移は速やかに行なわれ、位相補償素子５０により発振
現象が抑制されかつ極めて高速にバイアス電圧が安定す
る。このように速やかに停止状態から通常動作状態に復
帰できるため、通常動作状態から停止状態、停止状態か
ら通常動作状態への遷移が頻繁となる間欠動作でも十分
対応できる。

【００４２】また更に実施例１と同様に例えばD/A変換
器と本実施例のバイアス回路をオンチップで実現する場
合、外付けの位相補償素子が不要になるためコストの低
減を図ることができる。

【００４３】以上のことから本実施例は、実施例１の構
成に加えて、回路に動作を停止させる機能を持たせるこ
とにより、動作不要時には回路を停止させて省電力化を
図ることができる。また速やかに停止状態から通常動作
状態に復帰できるため、通常動作状態から停止状態、停
止状態から通常動作状態への遷移が頻繁となる間欠動作
に十分対応できる。更に実施例１の長所（発振現象の抑
制、コストの低減）を備えていることはいうまでもな
い。

【００４４】尚、第二の発明について実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その主旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。

【００４５】例えば本実施例において基準電流源トラン
ジスタをn-MOSトランジスタ、カレントミラートランジ
スタをp-MOSトランジスタで構成したが、基準電流源ト
ランジスタをp-MOSトランジスタで、カレントミラート
ランジスタをn-MOSトランジスタというように逆構成に
してもよく、この場合バイアス回路の電源、グランドも
逆に設定し、バイアス電圧の供給先の回路、本実施例で
はD/A変換器もn-MOSトランジスタ、p-MOSトランジスタ
ともに逆構成となる。

【００４６】またカレントミラートランジスタを介して
バイアス電圧を供給したが、バイアス回路をカレントミ
ラートランジスタ、定電流源トランジスタを含まない構
成にして直接サーボアンプよりバイアス電圧を供給して
もよい。

【００４７】バイアス回路の動作停止の制御信号として
外部制御信号STBYのみを用いたが、更に外部制御信号ST
BYの反転信号を加えた２相の制御信号を与えて制御を行
なってもよい。この場合、外部制御信号STBYの反転信号
を生成するためのインバータは不要となる。

【００４８】

【発明の効果】以上のように第一の発明においては、位
相補償素子を用い、バイアス回路のフィードバック系の
位相遅れを補償することにより、バイアス回路の発振現
象を抑制でき、安定なバイアス電圧を供給することが可
能となる。またバイアス回路の出力先の負荷が大きい場
合でもバイアス回路の駆動能力を増やすことなく、位相
遅れを補償することが可能となるため、省電力化を図る
ことができる。更にD/A変換器とオンチップで実現した
場合、バイアス回路の位相補償用の外付け素子が不要と
なり、チップコストの低減を図ることができる。

【００４９】第二の発明においては、バイアス回路の動
作を必要に応じて停止させることにより省電力化を図る
ことができる。また速やかに停止状態から通常動作状態
に復帰できるため、通常動作状態から停止状態、停止状
態から通常動作状態への遷移が頻繁となる間欠動作に対
応できる。他の効果については、第一の発明の効果と同
様の効果を得ることができる。

【図面の簡単な説明】

【図１】本発明の第一の実施例におけるバイアス回路の
ブロック図

【図２】同実施例におけるレプリカ回路とD/A変換器の
内部構成図

【図３】(a)は従来のバイアス回路の過渡特性のシミュ
レーション結果を示した図(b)は本発明の第一の実施例
のバイアス回路の過渡特性のシミュレーション結果を示
した図

【図４】本発明の第二の実施例におけるバイアス回路の
ブロック図

【図５】従来のバイアス回路のブロック図

【符号の説明】

１０サーボアンプ２０基準電流源トランジスタ３０カレントミラートランジスタ４０レプリカ回路５０位相補償素子６０ D/A変換器７０サーボアンプ２８０プルアップトランジスタ９０プルダウントランジスタ１００インバータ１１０バイアス電圧生成部１２０動作停止制御回路部２００バイアス回路

Claims

【特許請求の範囲】

【請求項１】第一の信号と第二の信号の電圧を比較しバ
イアス電圧を生成する第一の生成手段と、前記バイアス電圧から第二の信号を生成する第二の生成
手段と、前記第一の生成手段の出力と前記第二の生成手段の出力
との間に接続されかつ位相補償をするための位相補償手
段とを具備すること特徴とするバイアス回路。
【請求項２】外部からの制御信号に基づき前記第一の生
成手段と第二の生成手段の動作状態を停止または可動状
態に制御するための制御手段を有したことを特徴とする
請求項１記載のバイアス回路。
【請求項３】第二の生成手段は、バイアス電圧が供給さ
れる側の回路と相似な構成であることを特徴とする請求
項１叉は２記載のバイアス回路。