JPH07283364A - 電子装置及びその製造方法 - Google Patents
電子装置及びその製造方法Info
- Publication number
- JPH07283364A JPH07283364A JP6074593A JP7459394A JPH07283364A JP H07283364 A JPH07283364 A JP H07283364A JP 6074593 A JP6074593 A JP 6074593A JP 7459394 A JP7459394 A JP 7459394A JP H07283364 A JPH07283364 A JP H07283364A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- image sensor
- semiconductor
- semiconductor image
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 複数チップ実装型半導体イメージセンサ装置
においてチップ間の電気的及び機械的接続を同時に行え
る構造を実現する。 【構成】 複数の半導体イメージセンサチップ1と半導
体駆動チップ2が実装されている駆動基板3と前記半導
体イメージセンサチップ1同士、ならびに前記半導体イ
メージセンサチップ1と前記駆動基板3とを接続する接
続チップ4を有する半導体イメージセンサ装置。
においてチップ間の電気的及び機械的接続を同時に行え
る構造を実現する。 【構成】 複数の半導体イメージセンサチップ1と半導
体駆動チップ2が実装されている駆動基板3と前記半導
体イメージセンサチップ1同士、ならびに前記半導体イ
メージセンサチップ1と前記駆動基板3とを接続する接
続チップ4を有する半導体イメージセンサ装置。
Description
【0001】
【産業上の利用分野】本発明は、コンピュータ、半導体
イメージセンサ装置等の複数の半導体チップで構成され
る電子装置に関する。その一例として取り上げる半導体
イメージセンサ装置は、可視領域や赤外また紫外の光は
もとより、特にはX線や放射線および荷電粒子の測定に
用いられるものに適用され、フォトダイオード、フォト
ダイオードアレイ、フォトセンサ、マイクロストリップ
センサ、両面マイクロストリップセンサ、放射線セン
サ、半導体フォトセンサ、半導体撮像装置等と称される
半導体集積回路装置をさす。ここで、このような光や放
射線を受けて信号を出すことを、検出すると称し、検出
する部位を受光面領域もしくはフォトセンサと称する。
さらにその配列されたもので検出した信号を2次元的な
情報(イメージ)として取り出す装置をイメージセンサ
装置と称する。これらの装置は、1個のセンサチップだ
けでその機能を果たす場合もあるが、本発明でとりあげ
るのは、複数個のセンサチップを機械的・電気的に一体
のものにして、この一体になったもの全体で半導体イメ
ージセンサ装置として機能させるような構造のものにつ
いてである。(以降、上述のような装置を複数チップ実
装型半導体イメージセンサ装置と略記する。)
イメージセンサ装置等の複数の半導体チップで構成され
る電子装置に関する。その一例として取り上げる半導体
イメージセンサ装置は、可視領域や赤外また紫外の光は
もとより、特にはX線や放射線および荷電粒子の測定に
用いられるものに適用され、フォトダイオード、フォト
ダイオードアレイ、フォトセンサ、マイクロストリップ
センサ、両面マイクロストリップセンサ、放射線セン
サ、半導体フォトセンサ、半導体撮像装置等と称される
半導体集積回路装置をさす。ここで、このような光や放
射線を受けて信号を出すことを、検出すると称し、検出
する部位を受光面領域もしくはフォトセンサと称する。
さらにその配列されたもので検出した信号を2次元的な
情報(イメージ)として取り出す装置をイメージセンサ
装置と称する。これらの装置は、1個のセンサチップだ
けでその機能を果たす場合もあるが、本発明でとりあげ
るのは、複数個のセンサチップを機械的・電気的に一体
のものにして、この一体になったもの全体で半導体イメ
ージセンサ装置として機能させるような構造のものにつ
いてである。(以降、上述のような装置を複数チップ実
装型半導体イメージセンサ装置と略記する。)
【0002】
【従来の技術】従来、このような分野の技術としては、
図13から図14に示したような構造が知られている。
ここで、図14は図13に示した従来例を裏側からみた
斜視図である。ここに示した例では、半導体イメージセ
ンサチップ1を4個と、これらの半導体イメージセンサ
チップ1を制御して信号を取り出すための駆動基板3を
2個、補強材28によって一体のものとし、電気的に
は、半導体イメージセンサチップ1間及び半導体イメー
ジセンサチップ1と駆動基板3の間及び図示していない
が、半導体駆動チップ2と駆動基板3上の対応する電極
間はワイヤ25でつないで接続を取るような構造が知ら
れている。
図13から図14に示したような構造が知られている。
ここで、図14は図13に示した従来例を裏側からみた
斜視図である。ここに示した例では、半導体イメージセ
ンサチップ1を4個と、これらの半導体イメージセンサ
チップ1を制御して信号を取り出すための駆動基板3を
2個、補強材28によって一体のものとし、電気的に
は、半導体イメージセンサチップ1間及び半導体イメー
ジセンサチップ1と駆動基板3の間及び図示していない
が、半導体駆動チップ2と駆動基板3上の対応する電極
間はワイヤ25でつないで接続を取るような構造が知ら
れている。
【0003】なお、図13に示した絵は理解を容易にす
るために簡略化して描いてある。実際には、半導体イメ
ージセンサチップ1はセンスライン方向が5cmから7
cm位、その直角方向は3cm位のサイズの一般的な半
導体よりはかなり大きな半導体であり、その中に600
本位の本数のセンスライン5が(図13ではセンスライ
ン5は6本しか描いてないが)、50ミクロン位のピッ
チで整然と並んでいるような構造のものである。したが
って、図13に描いた装置全体では、長さ30cm、幅
3cm位のサイズのものである。
るために簡略化して描いてある。実際には、半導体イメ
ージセンサチップ1はセンスライン方向が5cmから7
cm位、その直角方向は3cm位のサイズの一般的な半
導体よりはかなり大きな半導体であり、その中に600
本位の本数のセンスライン5が(図13ではセンスライ
ン5は6本しか描いてないが)、50ミクロン位のピッ
チで整然と並んでいるような構造のものである。したが
って、図13に描いた装置全体では、長さ30cm、幅
3cm位のサイズのものである。
【0004】
【発明が解決しようとする課題】このように、従来の複
数チップ実装型半導体イメージセンサ装置では、複数個
のチップあるいは回路基板を機械的に固定して一体の物
にする事と、電気的につないで1つのシステムにする事
が、別々の手段により行われていたので、次に掲げるよ
うな問題点があった。
数チップ実装型半導体イメージセンサ装置では、複数個
のチップあるいは回路基板を機械的に固定して一体の物
にする事と、電気的につないで1つのシステムにする事
が、別々の手段により行われていたので、次に掲げるよ
うな問題点があった。
【0005】機械的な支持機構の存在を前提とした構
造である。 機械的な支持構造部分が、受光面領域に影響を与え検
出能力に悪い影響を及ぼす。 機械的な固定と電気的な接続の両方の作業が必要で加
工時間が長くなる。
造である。 機械的な支持構造部分が、受光面領域に影響を与え検
出能力に悪い影響を及ぼす。 機械的な固定と電気的な接続の両方の作業が必要で加
工時間が長くなる。
【0006】ワイヤによる電気的接続は、ワイヤボン
ドする電極間のピッチがあまり狭いとうまく作業が出来
ない。(ワイヤボンド作業時に、既に接続の終わった隣
の配線にさわってワイヤを切ってしまう心配がある。) ワイヤボンド作業が無事終了しても、そのワイヤにさ
わってしまうなどの外力が加わると、ワイヤが切れた
り、隣同士のワイヤが接触してショートしてしまう心配
がある。
ドする電極間のピッチがあまり狭いとうまく作業が出来
ない。(ワイヤボンド作業時に、既に接続の終わった隣
の配線にさわってワイヤを切ってしまう心配がある。) ワイヤボンド作業が無事終了しても、そのワイヤにさ
わってしまうなどの外力が加わると、ワイヤが切れた
り、隣同士のワイヤが接触してショートしてしまう心配
がある。
【0007】機械的な剛性を機械的な支持機構のみに
おわせるため支持部材の形状や配置に制約が多い。そこ
で、この発明の目的は、従来のこのような課題を解決す
るために、受光面領域に影響を及ぼさないようにしつ
つ、機械的な固定構造が電気的な接続の機能も合わせ持
つため構造が単純で、機械的な剛性も十分備わり、なお
かつ狭ピッチのセンスラインでも安定した電気的接続が
とれ、かつ電気的な特性も優れ、一旦電気的な接続がと
れた後は、その接続品質が安定しているような複数チッ
プ実装型半導体イメージセンサ装置を得ようとする事で
ある。
おわせるため支持部材の形状や配置に制約が多い。そこ
で、この発明の目的は、従来のこのような課題を解決す
るために、受光面領域に影響を及ぼさないようにしつ
つ、機械的な固定構造が電気的な接続の機能も合わせ持
つため構造が単純で、機械的な剛性も十分備わり、なお
かつ狭ピッチのセンスラインでも安定した電気的接続が
とれ、かつ電気的な特性も優れ、一旦電気的な接続がと
れた後は、その接続品質が安定しているような複数チッ
プ実装型半導体イメージセンサ装置を得ようとする事で
ある。
【0008】
【課題を解決するための手段】図13に記載した従来例
の課題を解決するために、図1に示した改善例では、複
数チップ実装型半導体イメージセンサ装置において、隣
接する半導体イメージセンサチップ間および隣接する半
導体イメージセンサチップと駆動基板との接続を、シリ
コンチップやガラスチップ等の固体表面に電気的接続用
の配線パターンと電気的接続用の電極端子を有する部品
(接続チップ)を、その配線及び電極端子を有する面を
半導体イメージセンサチップの電極端子と対向させる向
きに実装する(以降、フェイスダウン実装と略記する)
ような構成とした。
の課題を解決するために、図1に示した改善例では、複
数チップ実装型半導体イメージセンサ装置において、隣
接する半導体イメージセンサチップ間および隣接する半
導体イメージセンサチップと駆動基板との接続を、シリ
コンチップやガラスチップ等の固体表面に電気的接続用
の配線パターンと電気的接続用の電極端子を有する部品
(接続チップ)を、その配線及び電極端子を有する面を
半導体イメージセンサチップの電極端子と対向させる向
きに実装する(以降、フェイスダウン実装と略記する)
ような構成とした。
【0009】
【作用】上記のように構成された複数チップ実装型半導
体イメージセンサ装置においては、以下のような作用が
得られる。 機械的な支持機構が不要になるので機械的な支持構造
部分が、受光面領域に影響を与え検出に悪い影響を及ぼ
すことがない。
体イメージセンサ装置においては、以下のような作用が
得られる。 機械的な支持機構が不要になるので機械的な支持構造
部分が、受光面領域に影響を与え検出に悪い影響を及ぼ
すことがない。
【0010】機械的な固定と電気的接続の作業が同時
に行え、しかも接続は隣接する半導体イメージセンサチ
ップ間もしくは半導体イメージセンサチップと駆動基板
の間について一括して行うので加工時間が短くできる。 接続チップに形成された配線は半導体プロセス等によ
り表面に形成された物なので、接続時及びに接続後に配
線が断線したり接触したりすることはなくなる。また配
線密度も高くできるのでより狭ピッチの接続が可能とな
り、ひいては半導体イメージセンサチップの受光面領域
のセンスラインをより高密度にでき、検出能力(検出す
る位置座標の分解能)を向上することができる。
に行え、しかも接続は隣接する半導体イメージセンサチ
ップ間もしくは半導体イメージセンサチップと駆動基板
の間について一括して行うので加工時間が短くできる。 接続チップに形成された配線は半導体プロセス等によ
り表面に形成された物なので、接続時及びに接続後に配
線が断線したり接触したりすることはなくなる。また配
線密度も高くできるのでより狭ピッチの接続が可能とな
り、ひいては半導体イメージセンサチップの受光面領域
のセンスラインをより高密度にでき、検出能力(検出す
る位置座標の分解能)を向上することができる。
【0011】接続後は接続チップの配線及び電極端子
と、相手側の電極端子は、チップ間に挟まれる状態にな
るので接続部位が直接外部にさらされることがなく接続
品質を高く保てる、すなわち信頼性を向上できる。
と、相手側の電極端子は、チップ間に挟まれる状態にな
るので接続部位が直接外部にさらされることがなく接続
品質を高く保てる、すなわち信頼性を向上できる。
【0012】
【実施例】以下に、この発明の実施例を図面に基づいて
説明する。図1は本発明にかかる半導体イメージセンサ
装置の実施例の基本的な構成を示す上面図である。半導
体イメージセンサチップ1が4個正確な位置関係で並ん
で、お互いの間を接続チップ4を用いて機械的に固定す
るとともに電気的に接続し、さらに、これら4個の半導
体イメージセンサチップ1の両脇に、これらの4個のセ
ンサチップの制御や情報の取り出しを行うための半導体
駆動チップ2がフェイスダウン実装された駆動基板3が
2枚レイアウトさており、これも接続チップ4で半導体
イメージセンサチップ1と機械的に固定するとともに電
気的に接続されている。
説明する。図1は本発明にかかる半導体イメージセンサ
装置の実施例の基本的な構成を示す上面図である。半導
体イメージセンサチップ1が4個正確な位置関係で並ん
で、お互いの間を接続チップ4を用いて機械的に固定す
るとともに電気的に接続し、さらに、これら4個の半導
体イメージセンサチップ1の両脇に、これらの4個のセ
ンサチップの制御や情報の取り出しを行うための半導体
駆動チップ2がフェイスダウン実装された駆動基板3が
2枚レイアウトさており、これも接続チップ4で半導体
イメージセンサチップ1と機械的に固定するとともに電
気的に接続されている。
【0013】この半導体イメージセンサ装置の主要構成
要素である半導体イメージセンサチップ1は、図1の左
右方向の両端接続部の表裏両面に接続用電極端子(図示
されていない)を持ち、接続部以外は両面ともイメージ
センサとなっている。さらに、図12は図1に示した実
施例の中の駆動基板3の一例として単結晶シリコン製駆
動基板3aを詳細に示した平面図である。単結晶シリコ
ン製駆動基板3aは、シリコン基板でできた両面基板で
あり、金バンプ等でできた半導体駆動チップ用電極端子
18と電気的な接合をとれるように、半導体駆動チップ
2の電極端子が向き合うような向きで(フェイスダウン
で)表裏面各2個づつ実装されている。この半導体駆動
チップ2は、半導体イメージセンサチップ1の駆動や前
記半導体イメージセンサチップ1から得られた信号を処
理して半導体イメージセンサ装置外部のシステム(図示
されていない)にセンサチップからの情報を伝達すると
いう機能を担っている。この外部のシステムと信号のや
りとりをするために単結晶シリコン製駆動基板3aに
は、外部接続用電極端子19が設けられている。また、
単結晶シリコン製駆動基板3aは、半導体イメージセン
サチップ1と隣接する方の辺の表裏両面に半導体イメー
ジセンサチップ1との電気的な接続をとるためのセンス
ライン用電極端子16がある。さらに、単結晶シリコン
製駆動基板3aは、半導体イメージセンサチップ1、接
続チップ4、半導体駆動チップ2などと同じ材質のシリ
コン基板でできているため、実装時の温度上昇があって
も、どの部品も同じ熱膨張率であり、熱膨張率の違いに
よる機械的位置精度の低下という問題点の発生もない。
要素である半導体イメージセンサチップ1は、図1の左
右方向の両端接続部の表裏両面に接続用電極端子(図示
されていない)を持ち、接続部以外は両面ともイメージ
センサとなっている。さらに、図12は図1に示した実
施例の中の駆動基板3の一例として単結晶シリコン製駆
動基板3aを詳細に示した平面図である。単結晶シリコ
ン製駆動基板3aは、シリコン基板でできた両面基板で
あり、金バンプ等でできた半導体駆動チップ用電極端子
18と電気的な接合をとれるように、半導体駆動チップ
2の電極端子が向き合うような向きで(フェイスダウン
で)表裏面各2個づつ実装されている。この半導体駆動
チップ2は、半導体イメージセンサチップ1の駆動や前
記半導体イメージセンサチップ1から得られた信号を処
理して半導体イメージセンサ装置外部のシステム(図示
されていない)にセンサチップからの情報を伝達すると
いう機能を担っている。この外部のシステムと信号のや
りとりをするために単結晶シリコン製駆動基板3aに
は、外部接続用電極端子19が設けられている。また、
単結晶シリコン製駆動基板3aは、半導体イメージセン
サチップ1と隣接する方の辺の表裏両面に半導体イメー
ジセンサチップ1との電気的な接続をとるためのセンス
ライン用電極端子16がある。さらに、単結晶シリコン
製駆動基板3aは、半導体イメージセンサチップ1、接
続チップ4、半導体駆動チップ2などと同じ材質のシリ
コン基板でできているため、実装時の温度上昇があって
も、どの部品も同じ熱膨張率であり、熱膨張率の違いに
よる機械的位置精度の低下という問題点の発生もない。
【0014】次に、半導体イメージセンサチップ1相互
間や半導体イメージセンサチップ1と駆動基板3間の機
械的・電気的接続について説明する。図2は本発明にか
かる図1に示した実施例における隣接する半導体イメー
ジセンサチップ1間の接続部分を拡大して示した上面図
であり、図3はその側面の拡大図である。また、図4
は、これらの図中に示された接続チップ4の一例として
単結晶シリコン製接続チップ7を示した斜視図である。
間や半導体イメージセンサチップ1と駆動基板3間の機
械的・電気的接続について説明する。図2は本発明にか
かる図1に示した実施例における隣接する半導体イメー
ジセンサチップ1間の接続部分を拡大して示した上面図
であり、図3はその側面の拡大図である。また、図4
は、これらの図中に示された接続チップ4の一例として
単結晶シリコン製接続チップ7を示した斜視図である。
【0015】図2及び図3に示した状態は、半導体イメ
ージセンサチップ1と接続チップ4を両者の電極端子部
が重なりあうようにして、電気的な接続をとった状態を
示している。半導体イメージセンサチップ1の表裏両面
には、図2に示したようなセンスライン5が、一定間隔
で形成されている。各センスライン5のチップ両端部に
は外部との電気的接続をとるための金バンプ等でできた
電極端子6が設けられている。(図2には、図示されて
いない。なお、図2ではセンスライン5は11本しか描
いていないが、これは図を見易くするためで、50μm
ピッチで約600本のセンスライン5がある事は従来例
で述べたのと同じである。)さらに、接続チップ4の一
例である単結晶シリコン製接続チップ7には図4に示し
たように半導体イメージセンサチップ1と向き合う方の
面に半導体イメージセンサチップ1と同じピッチで配線
9と電極端子8がある。電極端子8は対向する半導体イ
メージセンサチップ1の電極端子6との電気的接続をと
るために金バンプ等で構成されている。
ージセンサチップ1と接続チップ4を両者の電極端子部
が重なりあうようにして、電気的な接続をとった状態を
示している。半導体イメージセンサチップ1の表裏両面
には、図2に示したようなセンスライン5が、一定間隔
で形成されている。各センスライン5のチップ両端部に
は外部との電気的接続をとるための金バンプ等でできた
電極端子6が設けられている。(図2には、図示されて
いない。なお、図2ではセンスライン5は11本しか描
いていないが、これは図を見易くするためで、50μm
ピッチで約600本のセンスライン5がある事は従来例
で述べたのと同じである。)さらに、接続チップ4の一
例である単結晶シリコン製接続チップ7には図4に示し
たように半導体イメージセンサチップ1と向き合う方の
面に半導体イメージセンサチップ1と同じピッチで配線
9と電極端子8がある。電極端子8は対向する半導体イ
メージセンサチップ1の電極端子6との電気的接続をと
るために金バンプ等で構成されている。
【0016】図5は、単結晶シリコン製接続チップ7
を、どのような方法で半導体イメージセンサチップ1の
電極端子6と正確に位置合わせして実装するかについて
説明した図である。すなわち、単結晶シリコン製接続チ
ップ7を半導体イメージセンサチップ1の電極端子6の
上に載せてしまうと両者の接続すべき電極同士は隠れて
しまって見えなくなる。そこで本実施例では、単結晶シ
リコン製接続チップ7の裏面(接続に寄与しない方の
面、つまり図5では上方の面)にX方向位置合わせライ
ン10aとY方向位置合わせライン10bを設け、X方
向についてはX方向位置合わせライン10aと半導体イ
メージセンサチップ1上のX方向合わせマーク11が一
直線になるように合わせ、またY方向についてはY方向
位置合わせライン10bと半導体イメージセンサチップ
1上の対応するセンスライン5が一直線になる様に合わ
せる事で、隠れて見えない電極端子同士の位置合わせを
行う事ができるような構成になっている。位置合わせ後
は、この後詳述する方法により、機械的・電気的結合を
行い、2つの半導体イメージセンサチップ1を機械的・
電気的に一体なものにする。
を、どのような方法で半導体イメージセンサチップ1の
電極端子6と正確に位置合わせして実装するかについて
説明した図である。すなわち、単結晶シリコン製接続チ
ップ7を半導体イメージセンサチップ1の電極端子6の
上に載せてしまうと両者の接続すべき電極同士は隠れて
しまって見えなくなる。そこで本実施例では、単結晶シ
リコン製接続チップ7の裏面(接続に寄与しない方の
面、つまり図5では上方の面)にX方向位置合わせライ
ン10aとY方向位置合わせライン10bを設け、X方
向についてはX方向位置合わせライン10aと半導体イ
メージセンサチップ1上のX方向合わせマーク11が一
直線になるように合わせ、またY方向についてはY方向
位置合わせライン10bと半導体イメージセンサチップ
1上の対応するセンスライン5が一直線になる様に合わ
せる事で、隠れて見えない電極端子同士の位置合わせを
行う事ができるような構成になっている。位置合わせ後
は、この後詳述する方法により、機械的・電気的結合を
行い、2つの半導体イメージセンサチップ1を機械的・
電気的に一体なものにする。
【0017】次に、電気的な接続をとりかつ両者を機械
的に固定する方法について述べる。図6は本発明の実施
例を示す半導体イメージセンサチップ1、2個の間を絶
縁性接着剤12による接着力により接続チップ4を介し
て電気的に接続かつ機械的に固定した状態を接合部近傍
だけを拡大して示す断面図である。この絶縁性接着剤1
2の硬化時の収縮力により両者の電極端子(電極端子6
と電極端子8)間に押しつけ力がかかり電気的導通がと
れる。硬化方法としては接着剤の種類により光硬化型接
着剤なら紫外線照射等、加熱硬化型なら加熱硬化等それ
ぞれの接着剤に適した方法で硬化させれば良い事は言う
までもない。
的に固定する方法について述べる。図6は本発明の実施
例を示す半導体イメージセンサチップ1、2個の間を絶
縁性接着剤12による接着力により接続チップ4を介し
て電気的に接続かつ機械的に固定した状態を接合部近傍
だけを拡大して示す断面図である。この絶縁性接着剤1
2の硬化時の収縮力により両者の電極端子(電極端子6
と電極端子8)間に押しつけ力がかかり電気的導通がと
れる。硬化方法としては接着剤の種類により光硬化型接
着剤なら紫外線照射等、加熱硬化型なら加熱硬化等それ
ぞれの接着剤に適した方法で硬化させれば良い事は言う
までもない。
【0018】なお、本実施例では電極端子6、電極端子
8とも金バンプ製を想定して描いてあるが、少なくとも
一方が金バンプ製であれば、もう一つの電極端子はアル
ミニウムパッドでもかまわない。図7と図8は、図6で
説明した実施例についてその切断部を90度回転させ、
即ち接続チップ4と半導体イメージセンサチップ1の幅
方向に切断した電極端子2個分だけを拡大して示した部
分拡大した断面図である。図7、図8はともに上側の電
極端子8a、8b、8c、8dが金バンプでできている
接続チップ4、下側の電極端子6aがアルミニウムパッ
ドのままの半導体イメージセンサチップ1である。とこ
ろで、金バンプのバンプ高さは、製造プロセス等をきび
しく管理しても、高さの狙い値の±10%位のバラツキ
が有る事は避けられない。例えば、バンプ高さの狙い値
10μmの時には、±1μm位のバンプ高さバラツキを
許容する必要がある(一つ一つのバンプ高さを見ると、
9μmから11μm位の幅の間でバラツキがある事は許
容する必要がある。)。
8とも金バンプ製を想定して描いてあるが、少なくとも
一方が金バンプ製であれば、もう一つの電極端子はアル
ミニウムパッドでもかまわない。図7と図8は、図6で
説明した実施例についてその切断部を90度回転させ、
即ち接続チップ4と半導体イメージセンサチップ1の幅
方向に切断した電極端子2個分だけを拡大して示した部
分拡大した断面図である。図7、図8はともに上側の電
極端子8a、8b、8c、8dが金バンプでできている
接続チップ4、下側の電極端子6aがアルミニウムパッ
ドのままの半導体イメージセンサチップ1である。とこ
ろで、金バンプのバンプ高さは、製造プロセス等をきび
しく管理しても、高さの狙い値の±10%位のバラツキ
が有る事は避けられない。例えば、バンプ高さの狙い値
10μmの時には、±1μm位のバンプ高さバラツキを
許容する必要がある(一つ一つのバンプ高さを見ると、
9μmから11μm位の幅の間でバラツキがある事は許
容する必要がある。)。
【0019】図7、図8に示した例はいずれも左側の金
バンプ製電極端子8a及び表面凹凸付金バンプ製電極端
子8cの方が右側の金バンプ製電極端子8b及び表面凹
凸付金バンプ製電極端子8dより少し元々実装前から高
さが高い場合を示している。このため、図7では右側の
電極端子間の接続がとれていないのに対し、図8では左
右とも正常に電極端子間の電気的接合がとれている。こ
の差の理由は、図8のように金バンプ表面に細かい凹凸
があると、小さな力でも表面部分の細かい凹凸の凸部が
変形して接続が取れるのに対し、図7に示したように金
バンプ表面があまり滑らかだと絶縁性接着剤12の硬化
時の収縮力等の実装により得られる圧縮力だけではバン
プ全体を必要量だけ圧縮できないため結果的に右側の電
極端子間に隙間が残ってしまうという状態を示してい
る。
バンプ製電極端子8a及び表面凹凸付金バンプ製電極端
子8cの方が右側の金バンプ製電極端子8b及び表面凹
凸付金バンプ製電極端子8dより少し元々実装前から高
さが高い場合を示している。このため、図7では右側の
電極端子間の接続がとれていないのに対し、図8では左
右とも正常に電極端子間の電気的接合がとれている。こ
の差の理由は、図8のように金バンプ表面に細かい凹凸
があると、小さな力でも表面部分の細かい凹凸の凸部が
変形して接続が取れるのに対し、図7に示したように金
バンプ表面があまり滑らかだと絶縁性接着剤12の硬化
時の収縮力等の実装により得られる圧縮力だけではバン
プ全体を必要量だけ圧縮できないため結果的に右側の電
極端子間に隙間が残ってしまうという状態を示してい
る。
【0020】なお、ここで本実施例で仮に接続チップ4
側の電極端子8a、8b、8c、8dが金バンプ製でな
くアルミニウムパッドだったとすると、図7、図8に示
した絶縁性保護膜13(半導体素子表面のパッシベーシ
ョン膜や窒化シリコン膜などの表面を湿度等の環境から
保護するための物)が、アルミニウムパッドよりわずか
に高さが高いため、接続チップ4と半導体イメージセン
サチップ1の電極端子部の絶縁性保護膜同士がぶつかり
あってしまって、両者のアルミニウムパッド間の接触が
得られない。このためいずれか一方の電極端子は金バン
プ等の絶縁性保護膜より導体部分が高くなる構造である
必要がある。
側の電極端子8a、8b、8c、8dが金バンプ製でな
くアルミニウムパッドだったとすると、図7、図8に示
した絶縁性保護膜13(半導体素子表面のパッシベーシ
ョン膜や窒化シリコン膜などの表面を湿度等の環境から
保護するための物)が、アルミニウムパッドよりわずか
に高さが高いため、接続チップ4と半導体イメージセン
サチップ1の電極端子部の絶縁性保護膜同士がぶつかり
あってしまって、両者のアルミニウムパッド間の接触が
得られない。このためいずれか一方の電極端子は金バン
プ等の絶縁性保護膜より導体部分が高くなる構造である
必要がある。
【0021】このようにして、半導体イメージセンサ装
置の電気的導通と機械的結合が同時に行われる。また、
電気的導通についてだけ考えれば、ワイヤボンド法とは
違って、全部の電極端子間の接続が一括して行われるの
で、大幅な工数低減が図られるだけでなく、さらに、接
続後は接続部の電極端子および配線は接続チップ4の下
に隠れ外界から保護されるので電気的な接続品質の信頼
性が高くなる。
置の電気的導通と機械的結合が同時に行われる。また、
電気的導通についてだけ考えれば、ワイヤボンド法とは
違って、全部の電極端子間の接続が一括して行われるの
で、大幅な工数低減が図られるだけでなく、さらに、接
続後は接続部の電極端子および配線は接続チップ4の下
に隠れ外界から保護されるので電気的な接続品質の信頼
性が高くなる。
【0022】なお、本実施例では、両面がセンシング素
子で構成された両面集積回路について述べたが、片面の
みが集積回路になっているような一般的な素子の場合、
集積回路になっていない方の面を電気的な機能を持たな
い接続チップで位置決め連結後、集積回路側の面の電気
的導通をとるというようなやり方も可能である。
子で構成された両面集積回路について述べたが、片面の
みが集積回路になっているような一般的な素子の場合、
集積回路になっていない方の面を電気的な機能を持たな
い接続チップで位置決め連結後、集積回路側の面の電気
的導通をとるというようなやり方も可能である。
【0023】次に、絶縁性接着剤12を用いた場合の接
続チップ4の接続方法について、その一例を図を用いて
説明する。図9は本発明にかかる半導体イメージセンサ
装置の実施例の単結晶シリコン製接続チップ7の電極上
に絶縁性接着剤の一種であるフィルム状の絶縁性接着剤
シート15を仮圧着した状態を示す斜視図である。(図
9では、単結晶シリコン製接続チップ7を例にとって説
明したが、接続チップ4としてガラス製接続チップ等を
用いる場合でも同様である事は言うまでもない。)あら
かじめ配線9のある側の電極8上に絶縁性接着剤シート
15を適当な形状にして若干の加圧と加熱を行い仮圧着
する。図10は、図9の時と同様な要領で半導体イメー
ジセンサチップ1の接続部に絶縁性接着剤シート15を
仮圧着した状態を示す斜視図である。この様に、接続の
準備作業としての絶縁性接着剤シート15の供給は、単
結晶製接続チップ7側と半導体イメージセンサチップ
1、駆動基板3側のどちらか一方、もしくは両方に行
う。
続チップ4の接続方法について、その一例を図を用いて
説明する。図9は本発明にかかる半導体イメージセンサ
装置の実施例の単結晶シリコン製接続チップ7の電極上
に絶縁性接着剤の一種であるフィルム状の絶縁性接着剤
シート15を仮圧着した状態を示す斜視図である。(図
9では、単結晶シリコン製接続チップ7を例にとって説
明したが、接続チップ4としてガラス製接続チップ等を
用いる場合でも同様である事は言うまでもない。)あら
かじめ配線9のある側の電極8上に絶縁性接着剤シート
15を適当な形状にして若干の加圧と加熱を行い仮圧着
する。図10は、図9の時と同様な要領で半導体イメー
ジセンサチップ1の接続部に絶縁性接着剤シート15を
仮圧着した状態を示す斜視図である。この様に、接続の
準備作業としての絶縁性接着剤シート15の供給は、単
結晶製接続チップ7側と半導体イメージセンサチップ
1、駆動基板3側のどちらか一方、もしくは両方に行
う。
【0024】図11は本発明にかかる半導体イメージセ
ンサ装置の実施例の2枚の半導体イメージセンサチップ
1を単結晶シリコン製接続チップ7で絶縁性接着剤シー
ト15を用い熱圧着するときの斜視図である。2枚の半
導体イメージセンサチップ1と単結晶シリコン製接続チ
ップ7は、電極端子の位置が合うような位置関係になっ
ている。対向している電極端子の間には絶縁性接着剤シ
ート15が介在している。ここで、加熱された熱圧着ヘ
ッド20が接続部に下降し圧力を加えることにより半導
体イメージセンサチップ1同士2枚の電気的導通と機械
的接続が図られる。これは、半導体イメージセンサチッ
プ1と駆動基板3との接続や、裏面の接続でも同様であ
る。なお、接続に絶縁性接着剤シート15を用いること
により、接続時の温度が金・金共晶結合法を用いるとき
に比べ非常に低くできる。(金・金共晶結合時400〜
500゜C、絶縁性接着剤シート圧着時200゜C以
下)このために接続工程での作業性、安全性が向上し、
さらに半導体イメージセンサ装置の各構成部品の品質の
劣化も防げる。
ンサ装置の実施例の2枚の半導体イメージセンサチップ
1を単結晶シリコン製接続チップ7で絶縁性接着剤シー
ト15を用い熱圧着するときの斜視図である。2枚の半
導体イメージセンサチップ1と単結晶シリコン製接続チ
ップ7は、電極端子の位置が合うような位置関係になっ
ている。対向している電極端子の間には絶縁性接着剤シ
ート15が介在している。ここで、加熱された熱圧着ヘ
ッド20が接続部に下降し圧力を加えることにより半導
体イメージセンサチップ1同士2枚の電気的導通と機械
的接続が図られる。これは、半導体イメージセンサチッ
プ1と駆動基板3との接続や、裏面の接続でも同様であ
る。なお、接続に絶縁性接着剤シート15を用いること
により、接続時の温度が金・金共晶結合法を用いるとき
に比べ非常に低くできる。(金・金共晶結合時400〜
500゜C、絶縁性接着剤シート圧着時200゜C以
下)このために接続工程での作業性、安全性が向上し、
さらに半導体イメージセンサ装置の各構成部品の品質の
劣化も防げる。
【0025】本発明は、複数の半導体チップを組み合わ
せて機能を発揮するような電子装置の構造について、半
導体イメージセンサ装置を例にとって内容を詳述した
が、この構造は高密度実装を必要とする各種電子装置に
も使える事は言うまでもない。
せて機能を発揮するような電子装置の構造について、半
導体イメージセンサ装置を例にとって内容を詳述した
が、この構造は高密度実装を必要とする各種電子装置に
も使える事は言うまでもない。
【0026】
【発明の効果】この発明は以上説明したように、今回一
例として取りあげた半導体イメージセンサ装置の場合、
半導体イメージセンサチップと駆動基板の接続に接続チ
ップを用いることにより電気的導通と機械的強度が同時
に得られ、簡単な構造で強度と信頼性を両立した高性能
の複数チップ実装型半導体イメージセンサ装置が得られ
るという効果がある。
例として取りあげた半導体イメージセンサ装置の場合、
半導体イメージセンサチップと駆動基板の接続に接続チ
ップを用いることにより電気的導通と機械的強度が同時
に得られ、簡単な構造で強度と信頼性を両立した高性能
の複数チップ実装型半導体イメージセンサ装置が得られ
るという効果がある。
【図1】本発明にかかる半導体イメージセンサ装置の実
施例の上面図である。
施例の上面図である。
【図2】本発明にかかる半導体イメージセンサ装置の実
施例の接続部拡大上面図である。
施例の接続部拡大上面図である。
【図3】本発明にかかる半導体イメージセンサ装置の実
施例の接続部拡大側面図である。
施例の接続部拡大側面図である。
【図4】本発明にかかる半導体イメージセンサ装置の実
施例の単結晶シリコン板製接続チップの下方斜視図であ
る。
施例の単結晶シリコン板製接続チップの下方斜視図であ
る。
【図5】本発明にかかる半導体イメージセンサ装置の実
施例の単結晶シリコン板製接続チップを位置合わせする
状態を示す斜視図である。
施例の単結晶シリコン板製接続チップを位置合わせする
状態を示す斜視図である。
【図6】本発明にかかる半導体イメージセンサ装置の実
施例の接続チップを介して半導体イメージセンサチップ
間を絶縁性接着剤で両面を接続した状態を示す接続部部
分拡大図である。
施例の接続チップを介して半導体イメージセンサチップ
間を絶縁性接着剤で両面を接続した状態を示す接続部部
分拡大図である。
【図7】本発明にかかる半導体イメージセンサ装置の実
施例の電極端子高さ不揃いの場合の接続チップと半導体
イメージセンサチップ間を絶縁性接着剤で接続した状態
を示す接続部部分拡大図である。
施例の電極端子高さ不揃いの場合の接続チップと半導体
イメージセンサチップ間を絶縁性接着剤で接続した状態
を示す接続部部分拡大図である。
【図8】図7に示した実施例に対して、電極端子の表面
状態に細かい凹凸がある事だけが異なる実施例を示す図
である。
状態に細かい凹凸がある事だけが異なる実施例を示す図
である。
【図9】本発明にかかる半導体イメージセンサ装置の実
施例の接続チップと電極端子表面に絶縁性接着剤シート
と仮圧着した状態を示す斜視図である。
施例の接続チップと電極端子表面に絶縁性接着剤シート
と仮圧着した状態を示す斜視図である。
【図10】本発明にかかる半導体イメージセンサ装置の
実施例の隣接する2つの半導体イメージセンサチップの
電極端子部表面に絶縁性接着剤シートを仮圧着した状態
を示す斜視図である。
実施例の隣接する2つの半導体イメージセンサチップの
電極端子部表面に絶縁性接着剤シートを仮圧着した状態
を示す斜視図である。
【図11】本発明にかかる半導体イメージセンサ装置の
実施例の隣接する2つの半導体イメージセンサチップ間
を接続チップで絶縁性接着剤シートを用いて熱圧着する
状態を示す斜視図である。
実施例の隣接する2つの半導体イメージセンサチップ間
を接続チップで絶縁性接着剤シートを用いて熱圧着する
状態を示す斜視図である。
【図12】本発明にかかる半導体イメージセンサ装置の
実施例の単結晶シリコン板製駆動基板の平面図である。
実施例の単結晶シリコン板製駆動基板の平面図である。
【図13】従来の半導体イメージセンサ装置の例を示す
斜視図である。
斜視図である。
【図14】図13に示した従来例を下方より見た斜視図
である。
である。
1 半導体イメージセンサチップ 2 半導体駆動チップ 3 駆動基板 3a 単結晶シリコン製駆動基板 4 接続チップ 5 センスライン 6 電極 6a アルミニウムパッド 7 単結晶シリコン製接続チップ 8 電極端子 8a 金バンプ製電極端子 8b 金バンプ製電極端子 8c 表面凹凸付金バンプ製電極端子 8d 表面凹凸付金バンプ製電極端子 9 配線 10a X方向位置合わせライン 10b Y方向位置合わせライン 11 X方向合わせマーク 12 絶縁性接着剤 13 絶縁性保護膜 15 絶縁性接着剤シート 16 センスライン用電極端子 17a 配線 17b 配線 18 半導体駆動チップ用電極端子 19 外部接続用電極端子 20 熱圧着ヘッド 25 ワイヤ 26 基板側ワイヤ電極 27 センサ側ワイヤ電極 28 補強材
Claims (4)
- 【請求項1】 複数の半導体チップと、前記半導体チッ
プを駆動するための半導体駆動チップと、前記半導体駆
動チップを載置し前記半導体駆動チップを電気的・機械
的に接続する駆動基板と、前記半導体チップ相互間、ま
たは前記半導体チップと前記半導体駆動チップが実装さ
れた前記駆動基板との間を機械的・電気的に接続する接
続チップからなる電子装置において、前記半導体駆動チ
ップと前記駆動基板または前記半導体チップと前記接続
チップ間、あるいは前記駆動基板と前記接続チップ間に
電気絶縁性接着剤を有する事を特徴とする電子装置。 - 【請求項2】 前記電気絶縁性接着剤が両面テープのエ
ポキシ樹脂系接着剤であることを特徴とする請求項1記
載の電子装置。 - 【請求項3】 前記半導体チップと前記接続チップの電
極端子と前記半導体駆動チップと駆動基板の電極端子と
前記駆動基板と接続チップの電極端子から選ばれる少な
くとも1つの電極端子が金バンプであることを特徴とす
る請求項1記載の電子装置。 - 【請求項4】 前記金バンプは表面に高低差2μm以下
の凹凸がある事を特徴とする請求項3記載の電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6074593A JPH07283364A (ja) | 1994-04-13 | 1994-04-13 | 電子装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6074593A JPH07283364A (ja) | 1994-04-13 | 1994-04-13 | 電子装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07283364A true JPH07283364A (ja) | 1995-10-27 |
Family
ID=13551615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6074593A Pending JPH07283364A (ja) | 1994-04-13 | 1994-04-13 | 電子装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07283364A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011527113A (ja) * | 2008-06-30 | 2011-10-20 | クゥアルコム・インコーポレイテッド | シリコン貫通ビアのブリッジする相互接続 |
WO2016117123A1 (ja) * | 2015-01-23 | 2016-07-28 | オリンパス株式会社 | 撮像装置、および内視鏡 |
-
1994
- 1994-04-13 JP JP6074593A patent/JPH07283364A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011527113A (ja) * | 2008-06-30 | 2011-10-20 | クゥアルコム・インコーポレイテッド | シリコン貫通ビアのブリッジする相互接続 |
WO2016117123A1 (ja) * | 2015-01-23 | 2016-07-28 | オリンパス株式会社 | 撮像装置、および内視鏡 |
JPWO2016117123A1 (ja) * | 2015-01-23 | 2017-11-02 | オリンパス株式会社 | 撮像装置、および内視鏡 |
US10085627B2 (en) | 2015-01-23 | 2018-10-02 | Olympus Corporation | Image pickup apparatus and endoscope |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5418566A (en) | Compact imaging apparatus for electronic endoscope with improved optical characteristics | |
US8927332B2 (en) | Methods of manufacturing semiconductor device assemblies including face-to-face semiconductor dice | |
KR100546411B1 (ko) | 플립 칩 패키지, 그 패키지를 포함하는 이미지 센서 모듈및 그 제조방법 | |
US6232655B1 (en) | Semiconductor element having external connection terminals, method of manufacturing the semiconductor element, and semiconductor device equipped with the semiconductor element | |
JP3516608B2 (ja) | 半導体装置 | |
KR100508682B1 (ko) | 더미 와이어를 이용한 열방출형 적층 칩 패키지 | |
JP2003133518A (ja) | 半導体モジュール | |
KR20010023575A (ko) | 고밀도 i/o 카운트를 가진 집적 장치에 대한 전기인터페이스 | |
WO2008072551A1 (ja) | Icチップ実装パッケージ、及びこれを備えた画像表示装置 | |
JP4664312B2 (ja) | 半導体チップの実装構造体およびその製造方法 | |
US5744379A (en) | Semiconductor device composed of plural semiconductor chips and coupling means which couple the semiconductor chips together | |
KR100278479B1 (ko) | 엑스레이 디텍터 및 그 제조방법_ | |
JP2893522B2 (ja) | Bga半導体パッケージ及びその製造方法 | |
JPH07283364A (ja) | 電子装置及びその製造方法 | |
JPH0997870A (ja) | 電子装置及びその製造方法 | |
JP4799746B2 (ja) | 放射線検出器モジュール | |
JP2003100999A (ja) | 固体撮像装置 | |
JPH07297348A (ja) | 半導体装置およびその製造に用いるリードフレームならびに半導体装置の製造方法 | |
JP2574559B2 (ja) | イメージセンサの製造方法 | |
JP4175343B2 (ja) | 半導体ペレット及び半導体装置 | |
JP2001156249A (ja) | 集積回路アセンブリ | |
JP2889800B2 (ja) | 画像装置 | |
JPH06302792A (ja) | 電子装置及びその製造方法 | |
EP0475370B1 (en) | Compact imaging apparatus for electronic endoscope with improved optical characteristics | |
JPS63181439A (ja) | 密着型イメ−ジセンサ |