JPH07281916A - 2重系装置 - Google Patents

2重系装置

Info

Publication number
JPH07281916A
JPH07281916A JP6093670A JP9367094A JPH07281916A JP H07281916 A JPH07281916 A JP H07281916A JP 6093670 A JP6093670 A JP 6093670A JP 9367094 A JP9367094 A JP 9367094A JP H07281916 A JPH07281916 A JP H07281916A
Authority
JP
Japan
Prior art keywords
output
input
circuits
circuit
failure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6093670A
Other languages
English (en)
Other versions
JP3392938B2 (ja
Inventor
Masatoshi Umeyama
正利 梅山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Signal Co Ltd
Original Assignee
Nippon Signal Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Signal Co Ltd filed Critical Nippon Signal Co Ltd
Priority to JP09367094A priority Critical patent/JP3392938B2/ja
Publication of JPH07281916A publication Critical patent/JPH07281916A/ja
Application granted granted Critical
Publication of JP3392938B2 publication Critical patent/JP3392938B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【目的】 2重系装置において、簡単な構成で入力回路
の安全側故障,危険側故障の双方が診断できるようにす
る。 【構成】 各系装置のマイクロプロセッサユニット(M
PU)の動作の同期化を行う同期化手段と、前記各系装
置のシステムバス間に設けられ、その各系装置間のデー
タの授受を行う系間インターフェース手段と、前記各系
装置のシステムバスにそれぞれ接続され、それぞれの入
力回路を介して同一のデータを入力する入力手段と、そ
の各入力回路に対して論理値“0”,“1”の照査信号
を交互に出力する照査信号出力手段と、各照査信号出力
時の自系入力回路の論理値と他系入力回路の論理値から
誤っている入力回路を判定する入力回路故障判定手段と
からなる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、装置の信頼性を高める
ために設けられる、例えば電子連動装置等の2重系装置
に係り、特に、入力回路及び出力回路の故障検出ができ
るようにしたものに関する。
【0002】
【従来の技術】従来から列車制御の分野では、装置の信
頼性を高めるために、装置を2重系にすることが一般的
に行われている。
【0003】従来の2重系の信号保安装置について説明
すると、主系装置(以下、主系という)と従系装置(以
下、従系という)は、完全独立状態に設けられていて、
各系ともデータ入力及び論理判断は独自に平行して行う
が、他装置、例えば信号機に対しては、主系のみの出力
によって制御するように構成されている。
【0004】主系の論理判断結果は、系間インターフェ
ースを介して従系に送られて従系の論理判断結果との一
致が図られ、従系は待機状態に保たれる。そして、主系
側に故障が発生したときは、従系が主系に代って他装置
を制御するように構成されている。
【0005】ところで、各系のマイクロプロセッサ(以
下、MPU)が所定のプログラムに従って演算処理して
論理判断を行うためには、入力ボードを介して入力した
データが正しくなければ正確な論理判断を行うことがで
きない。また、正確な論理判断が行われても出力ボード
の出力回路が故障していると、正確な出力信号が出力さ
れない事態となる。
【0006】もし、誤ったデータに基づいて論理判断を
行った場合、又は、誤った出力がなされた場合には、危
険な状態が起こる可能性がある。このため、信号保安装
置のように安全性の要求される装置は、その装置構成が
1重系又は2重系のいずれの場合も、入,出力回路の自
己診断が行われている。
【0007】上述の自己診断としては、例えば図10に
示されるように、軌道リレーTRが付勢されているとき
に、そのリレー接点がN側に投入され、付勢されていな
いときにR側に戻る場合、N側の出力線及びR側の出力
線の信号の有無をチェックして行われる。
【0008】すなわち、図10において、リレー接点が
N側に投入されていればN=論理値“1”(以下、論理
値を省略する),R=“0”、リレー接点がR側に戻っ
ていればN=“0”,R=“1”、リレー接点がN側と
R側の中間にある過渡状態ではN=“0”,R=“0”
なる信号になる。したがって、N側,R側の出力線にN
=“1”,R=“1”なる信号が同時に生じていたとす
れば、N側又はR側の入力回路が故障していると判定す
ることができる。
【0009】図11は、さらに他の自己診断を示すもの
であって、照査パルス方式の自己診断回路が示されてい
る。
【0010】この照査パルス方式の自己診断回路は、照
査信号供給用のホトカプラPC0 に“0”の照査信号を
与えたときにホトカプラPC1 からは“0”の検出信号
が得られ、PC0 に“1”の照査信号を与えたときは接
点TRの状態に応じて、つまりN接点が構成時(列車な
しを意味する)はホトカプラPC1 からは“1”の信号
を、N接点が構成されていないとき(列車ありを意味す
る)は“0”が得られるように構成されている。
【0011】ホトカプラPC1 からの検出信号“1”は
列車なしを意味することから、検出信号が“1”となる
故障は検出されなければならない。そのため、この照査
パルス方式の入力では、照査信号“0”を出力して、そ
の検出信号が“0”であることを確認(検出信号を
“1”とする故障が発生していないことを確認)した
後、照査信号“1”を出力して軌道リレーTRの状態を
得ることになる。
【0012】
【発明が解決しようとする課題】しかしながら、上記図
10に示されるようなリレー接点の入力情報を用いた自
己診断の場合、1つの情報につきN接点とR接点と相反
する条件を入力する必要があるため、入力点数が多くな
り、ハード構成が大掛かりになる欠点がある。
【0013】また、上記図11に示されるような照査パ
ルス方式の自己診断の場合は、安全側の故障(例えば、
列車が存在していないにもかかわらず、列車が存在して
いると判断し、他の列車を進入させないような故障。な
お、危険側の故障とは、列車が存在しているにもかかわ
らず、列車がいないと判断して、他の列車の進入を許す
ような故障をいう。)が診断できないという欠点があ
る。
【0014】上記図11を用いて、さらに説明すると、
ホトカプラPC0 に照査信号“0”を与えたときにホト
カプラPC1 の検出信号“1”が得られた場合、故障発
生と判断できるが、照査信号“0”のときにホトカプラ
PC1 の検出信号“0”が得られた場合は正常と判断し
てしまう。例えばPC1 のホトトランジスタ側がオープ
ン故障した場合を考えると、照査信号“0”で検出信号
は“0”を、また照査信号“1”で検出信号は“0”と
なることから、回路正常時の“列車あり”と同じ結果と
なる。なお、この故障が発生している状態では“列車あ
り”となることから、危険側に作用することはないが、
装置を2重系に構成する場合、安全側故障であっても故
障を確実に検出し、故障箇所を装置から切離しできなけ
れば、その故障が装置に影響を与えるため、2重系に構
成する意味がなくなってしまう。
【0015】このように、上記照査信号方式の自己診断
においては、安全側故障を検出できない欠点があった。
装置を1重系に構成する場合、この安全側故障は放置さ
れても問題とはならないが、2重系に構成する場合、上
記理由から、安全側故障をも検出する必要がある。その
ためには、図10と同様、N接点とR接点を入力しなけ
ればならず、2重系構成では1重系構成に比べて4倍の
入力回路となってしまう。
【0016】そこで、本発明は、上記欠点を解決するた
めになされたものであって、その目的は、2重系の入,
出力回路を簡単な構成(上記図10のようなN接点とR
接点ともに入力するのでなくN接点のみを入力する)
で、しかも安全側の故障をも適確に検出することのでき
る2重系装置を提供することにある。
【0017】
【課題を解決するための手段】本発明に係る2重系装置
は、上記目的を達成するために、主系及び従系にそれぞ
れ共通の所定のプログラムで動作するMPUを備えた2
重系装置において、前記各系のMPUの動作の同期化を
行う同期化手段と、前記各系のシステムバス間に設けら
れ、その各系間のデータの授受を行う系間インターフェ
ース手段と、前記各系のシステムバスにそれぞれ接続さ
れ、それぞれの入力回路を介して同一のデータを入力す
る入力手段と、前記各入力回路に対して“0”,“1”
の照査信号を交互に出力する照査信号出力手段と、各照
査信号出力時の自系入力回路の論理値と他系入力回路の
論理値から誤っている入力回路を判定する入力回路故障
判定手段とを有することを特徴としている。
【0018】また、主系及び従系にそれぞれ共通の所定
のプログラムで動作するMPUを備えた2重系装置にお
いて、前記各系のMPUの動作の同期化を行う同期化手
段と、前記各系のシステムバス間に設けられ、その各系
間のデータの授受を行う系間インターフェース手段と、
前記各系のシステムバスにそれぞれ接続され、かつそれ
ぞれの出力回路の出力側が他装置とワイヤードオアに接
続された出力手段と、前記各出力回路のそれぞれの出力
状態を検知するセンサと、他装置への駆動出力が行われ
ているときに、前記いずれか一方の出力回路の出力をソ
フトウェアカウンタ(ソフトカウンタ)を用いて交互に
所定時間停止させる停止手段と、その停止手段が停止し
ている出力回路に係る前記センサの出力データが“1”
のときに、又はその停止手段の停止していない出力回路
に係るそのセンサの出力データが“0”のときに、その
出力回路に故障が発生したと診断する出力回路診断手段
とを有することを特徴としている。
【0019】そして、前記出力回路診断手段は、前記他
装置への駆動出力が行われていないときに、所定時間毎
に検出したセンサの出力データが“1”のとき、又はソ
フトカウンタを用いていずれか一方の出力回路のみに駆
動出力を与えそのセンサの出力データが“0”のとき、
そのセンサに係る出力回路に故障が発生したと診断する
ことを特徴としている。
【0020】
【作用】上記構成において、入力回路故障判定手段は、
各入力回路に対して“0”,“1”の照査信号を交互に
出力するときの自系入力回路の論理値と他系入力回路の
論理値から誤っている入力回路を判定する。
【0021】また、上記構成において、出力回路診断手
段は、停止手段が停止している出力回路に係るセンサの
出力データが“1”のときに、又はその停止手段の停止
していない出力回路に係るそのセンサの出力データが
“0”のときに、その出力回路に故障が発生したと診断
する。そして、その出力回路診断手段は、他装置への駆
動出力が行われていないときに、所定時間毎に検出した
センサの出力データが“1”のとき、又はソフトカウン
タを用いていずれか一方の出力回路のみに駆動出力を与
えそのセンサの出力データが“0”のとき、そのセンサ
に係る出力回路に故障が発生したと診断する。
【0022】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図1は、鉄道用の信号機を駆動制御する負荷リレ
ーRを他装置とするときの一実施例装置の概略構成を示
すブロック図であって、入力信号として軌道回路(図示
せず)の軌道リレーTRの接点信号が用いられている。
また、負荷リレーRを駆動するための出力ラインには、
各系の出力を切離すための切離リレーCTa,CTbの
接点がそれぞれ設けられている。
【0023】主系a及び従系bは、それぞれシステムバ
スBa,Bbに複数のCPUを含んで構成されているM
PUボードMa,Mb、入力ボードEa,Eb及び出力
ボードOa,Obを接続して構成されている。そして、
両システムバスBa,Bbは系間インターフェースi
a,ibで接続されていて、互いにデータ授受が行われ
るように構成されている。なお、主系a又は従系bは説
明の都合上、a系又はb系のように説明するときもあ
る。
【0024】各入力ボードEa,Ebには、軌道リレー
TRの接点信号を入力する入力回路TR'a,TR'bがそ
れぞれ含まれているとともに、各出力ボードOa,Ob
には、スイッチ素子Sa,Sb及び電流計からなるセン
サAa,Abを含んで形成される出力回路Oa′,O
b′がそれぞれ設けられている。なお、他装置としての
負荷リレーRは、ワイヤードオアで各出力ボードOa,
Obと接続されているので、従来の2重系のように系切
替時に瞬間遮断を起こすおそれがない特長がある。
【0025】図1中、a′,b′は、両MPUボードM
a,Mbを接続する信号線であって、両MPUの同期化
を図るための後述するステータス信号を送受信する際に
用いられる。
【0026】なお、本発明では、主系,従系の表現を用
いているが、本発明の各系は従来の2重系のように主従
の関係はなく、後述するように、他装置(信号機)を各
系が同列で制御するようにしている。したがって、本発
明における主系,従系は、説明の便宜のために用いられ
ている。
【0027】また、図1中には、入,出力ボードEa,
Eb、Oa,Obは各システムバスB1 ,B2 にそれぞ
れ1個しか接続されていないが、これは図面を簡略化す
るためであって、各ボードは複数個接続されていてもよ
いことはもちろんであり、さらに入出力ボードが接続さ
れていてもよい。
【0028】図2は、各MPUボードMa,Mbの詳細
ブロック図であって、両ボードMa,Mbは、それぞれ
水晶発振子から構成される基本クロック1a,1bで駆
動されるMPU2a,2bを有している。なお、各MP
U2a,2bは、図示しないインターフェースを介して
各システムバスBa,Bbにそれぞれ接続されている。
【0029】各MPUボードMa,Mbは、それぞれ所
定の一定時間毎に所定時間のステータス信号を発生させ
る定周期タイマ3a,3bと、そのステータス信号を他
系へ出力するための出力バッファ6a,6b及び他系か
らステータス信号を入力するための入力バッファ7a,
7bと、定周期タイマ3a,3bを監視するための基本
クロック4a′,4b′をそれぞれ有する監視タイマ4
a,4bとを有している。なお、上記ステータス信号は
デュティ50%の信号で、その立ち上がり変化時、MP
UボードMa,Mbに定周期タイマ割込を発生させるよ
うに構成されている。
【0030】各MPUボードMa,Mbにそれぞれ設け
られたカウンタ5a,5bは、自系(ここでは主系aを
自系としている。なお、以後の()は従系bを自系とし
たときを示している。)の定周期タイマ3a(3b)の
出力信号(ステータス信号(図2の()参照))
と、他系の定周期タイマ3b(3a)の出力信号(ステ
ータス信号(図2の()参照))を出力バッファ6
b(6a)を介して入力とするアンド回路8a(8b)
の出力信号とで駆動されるように構成されている。ま
た、各カウンタ5a,5bは、自系のMPU2a(2
b)からカウント値の書込み又は読出しができるように
構成されている。
【0031】次に、図3のフローチャート及び図4のタ
イムチャートを用いて同期化制御動作について説明す
る。
【0032】今、図示しない2重系装置の電源がONさ
れ、入,出力・内部補助リレー等がクリアされ、また全
タイマがプリセットされるなどの所定のイニシャル処理
がなされて、2重系が立ち上げられて稼動しているもの
とする(図3のステップ100。以下、ステップをSと
する。)。この稼動に際して、従系bは、主系aのステ
ータス信号のL(ロー)からH(ハイ)に変化したこと
を以て、主系aは、自系が主系に選択されたことを以
て、定周期タイマ3a,3b、監視タイマ4a,4b、
カウンタ5a,5bが設定される(図3のS102、S
104、S106。図4の(イ)参照。)。したがっ
て、この時点においては、両系a,bは完全周期が図ら
れている。
【0033】運転を継続していると、両系a,bの基本
クロック1a,1bの誤差から、各系a,bの定周期タ
イマ3a,3bからのステータス信号の同期状態にズレ
が生じてくる。例えば、基本クロック1a,1bが10
MHzの場合、通常、100Hz程度の誤差があるの
で、上述のズレが発生する。なお、このズレは数100
μs程度であれば装置運転上問題がないので許容される
(図4のt0 参照)。
【0034】このズレが大きくなると、系a,bの同期
状態が失われるので、このズレが例えば100μs以上
になったときに、従系bの定周期タイマ3b及び監視タ
イマ4bを主系aの定周期タイマ3a及び監視タイマ4
aに一致させる同期化処理が行われる。
【0035】以下、この同期化処理について説明する。
【0036】2重系a,bが運転を継続しているとき、
従系bのカウンタ5bは、自系(従系b)の定周期タイ
マ3bからのステータス信号(図2の参照)と他系
(主系a)からのステータス信号(図2の参照)が共
にHのときカウントを行う。したがって、2つの系のス
テータス信号が完全に一致しているとき、カウント値N
は、N=1/2×T(T:1周期の時間)となる。ま
た、2つのステータス信号にズレが生じた場合、カウン
ト値Nは、N=1/2×(T−t1 )(t1 :ズレの時
間)となる。ここで2つのステータス信号のズレの許容
時間をt0 とすれば、今、カウント値Nが、N=1/2
×(T−t1 )≧(1/2)×T−t0 なら、ズレが許
容時間内であるため、従系は自系の定周期タイマ3b及
び監視タイマ4bの再設定は行わず、そのまま運転が継
続される(図3のS110、S112肯定、S114肯
定、S120。図4の(ロ)参照。)。
【0037】ところが、カウンタ5bのカウント値がN
=1/2×(T−t1 )<1/2×(T−t0 )となっ
たとき(S114否定。図4の(ハ)参照。)は、許容
時間を越えたズレが生じたことを意味するので、主系a
の定周期タイマ3aのステータス信号(図2の参照)
がHからLに変化したことを以て、従系は自系の定周期
タイマ3b及び監視タイマ4bの再設定を行う。その結
果、両系a,bの定周期タイマ割込の同期化が行われる
(図3のS116、S118。図4の(ニ)参照。)。
【0038】以上にように、本実施例装置は、両系a,
bのステータス信号に所定以上のズレが生じたときに、
従系bの定周期タイマ3b及び監視タイマ4bを主系a
の定周期タイマ3a及び監視タイマ4aに合わせるよう
にしたので、両系a,bは、常時、同期状態を維持する
ことが可能となる。
【0039】次に、図5のタイムチャート及び図6のフ
ローチャートを用いて本実施例装置の入力回路TR'a,
TR'bの制御動作を説明する。外部条件の入力処理は定
周期割込で起動される。この定周期割込は、上記同期化
手段によって同期化されるため、2つの系a,bは同時
に入力処理が起動される。したがって、照査信号、読取
タイミング信号は両系同時に出力される(図5(c),
(d))。また、各系が照査出力“0”と“1”で読取
られたデータ(S200、S300)は、系間インター
フェースia,ibを介して相互に交換される(S20
2〜S206、S302〜S306)。入力回路の制御
動作は、1周期内に照査信号が“0”のときの入力回路
の危険側故障診断(診断モード)と、照査信号が“1”
のときの外部条件入力(入力モード)とを一対として定
周期に行われる(図5(c),(d)参照)。
【0040】入力制御動作は、入力回路TR'a,TR'b
に対して、図5(c)に示されるような、“0”,
“1”と交互に変化する照査信号が両MPUボードM
a,Mbから送出される。照査信号は、軌道リレーTR
のON(動作)又はOFF(復旧)時に少なくとも1回
以上“0”,“1”が実施できるよう入力処理周期が決
定される(図4(a),(b)参照)。なお、軌道リレ
ーTRのONは、その軌道リレーTRに係るレール上に
“列車なし”を意味し、軌道リレーTRのOFFは、そ
のレール上に“列車あり”を意味している。
【0041】各入力回路TR'a,TR'bに照査信号が送
出されたときの入力回路TR'a,TR'bからの出力信号
は、再び両MPUボードMa,Mbに読取られる。MP
UボードMa,Mbは、その出力信号を読取った後、図
5(d)に示されるように、反転した照査信号を出力し
て次の読取りに備える。各MPUボードMa,Mbは、
自系の入力回路(MaならTR'a、MbならTR'b)か
ら読取ったデータから列車の有無及び入力回路の故障判
定が行われる(S206、S306)。
【0042】次に、列車の有無及び入力の故障判定につ
いて、ここでは主系aに故障が発生した場合について説
明する。
【0043】図5のは、“列車なし”のとき、両系
a,bの入力回路TR'a,TR'bがともに正常なケース
であり、図5のは、“列車あり”のとき、両系a,b
の入力回路TR'a,TR'bがともに正常なケースであ
る。このときは、両系a,bの入力回路TR'a,TR'b
からの読取データは、照査モード及び入力モードでとも
に一致しているので、図5のでは、“列車なしで自系
入力回路TR'a,TR'b正常”と判定する。図5ので
は、“列車ありで入力回路TR'a,TR'b正常”と判定
する。
【0044】図5のは、“列車なし”のとき、主系a
に安全側の故障が発生したケースである。この場合、主
系aでは入力モードでデータ“0”となり、2つの系の
入力回路TR'a,TR'bからの読取データに不一致が生
じる。このときは、自系の読取データが(照査モード、
入力モード)=(0、0)で、他系の読取データが(照
査モード、入力モード)=(0、1)なら、“列車なし
で自系入力回路TR'a安全側故障”と判定する。また、
自系の読取データが(照査モード、入力モード)=
(0、1)で、他系の読取データが(照査モード、入力
モード)=(0、0)なら、“列車なしで他系入力回路
TR'b安全側故障”と判定する。その判定理由は、とも
に照査モードでデータが“0”であることから、入力回
路に危険側故障がないことが保障されるからである。
【0045】図5のは、“列車なし”のとき、主系a
に危険側の故障が発生したケースであり、図5のは、
“列車あり”のとき、主系aに危険側の故障が発生した
ケースである。照査モードでは、回路構成上、データ
“0”でなければならないにもかかわらず、“1”であ
ることから、入力回路に危険側故障が発生していること
を意味する。したがって、図5のでは、主系aは従系
bの入力データを採用し、“列車なしで自系入力回路T
R'a危険側故障”と判定する。また、従系bは、“列車
なしで自系入力回路TR'b正常”と判定する。図5の
では、主系aは従系bの入力データを採用し、“列車あ
りで自系入力回路TR'b危険側故障”と判定する。ま
た、従系bは、“列車ありで自系入力回路TR'b正常”
と判定する。
【0046】このように、故障が発見された入力ボード
Ea(又はEb)は、系から外され、正常な入力ボード
Eb(又はEa)によって運転が継続される。そして、
この故障発生の旨が係員に通知される。上述の説明は、
主系aに故障が発生した場合であるが、従系bに故障が
発生した場合も同様に判定される。すなわち、図5の
(e)と(f)を置換えた場合がこれに相当する。
【0047】以上のように、入力回路TR'a,TR'bの
故障検出は、両MPUボードMa,Mbが同期して運転
され、さらに両系a,bが結合されているので、それぞ
れが、例えば軌道リレーTR入力の場合、動作接点を入
力するだけで、危険側の故障だけでなく、安全側の故障
をも検出することができる。このことは、従来、安全側
の故障を検出するため、動作接点と復旧接点を入力して
いたのに比べ、入力回路を半分にすることができる。
【0048】次に、図7のタイムチャートを用いて出力
回路Oa′,Ob′の自己診断動作について説明する。
【0049】出力回路Oa′,Ob′の自己診断につい
て説明する前に、出力回路Oa′,Ob′の負荷リレー
Rの駆動制御について説明すると、両出力回路Oa′,
Ob′は、同期化処理されている両MPUボードMa,
Mbによって負荷リレーRを同時にON又はOFFする
ように制御される。
【0050】ところで、負荷リレーRをON制御する場
合について考察してみると、いずれか一方の系a(又は
系b)の出力回路Oa′(又はOb′)がオープン故障
していても、他方の系b(又は系a)の出力回路Ob′
によって負荷リレーRがONされるため、負荷リレーR
のON,OFFを検出するだけでは、両出力回路O
a′,Ob′の故障を検出することができない。また、
スイッチ素子Sa,Sbの特性のバラツキや、わずかな
ON制御タイミングのズレによって、両出力回路O
a′,Ob′を流れる電流が1:1になることは必ずし
も期待できず、一方の入力回路Oa′(又はOb′)が
多くの負荷電流を背負ってしまい、他方の出力回路O
b′(又はOa′)には、わずかな電流しか流れないこ
とが発生する。したがって、わずかな電流しか流れない
出力回路の方は、オープン故障と誤検知されてしまう可
能性がある。
【0051】そこで、本実施例装置においては、図7に
示されるように、負荷リレーRがON制御時は、一方の
出力回路Ob′(又はOa′)を強制的にOFF状態に
保ち、この状態で各出力回路Oa′,Ob′の状態を監
視することにより診断するようにしている。負荷リレー
RのON制御時に強制的にOFFするタイミングは、両
MPUボードMa,Mbに設けられた図示しないソフト
カウンタ値によって決められる。ソフトカウンタは、両
系a,bの同期した定周期タイマ割込にて更新され、例
えば0から7のサイクリックカウンタで構成される。
【0052】すなわち、両系の出力回路Oa′,Ob′
がともにOFFとならないタイミングで、例えば主系a
はソフトカウンタが1のときに、従系bはソフトカウン
タが5のときに強制的にOFFとなるように制御される
(図7(d),(e)参照)。そして、いずれか一方の
出力回路Oa′(又はOb′)がOFFの時に、各出力
回路Oa′,Ob′のセンサAa,Abの状態を読取っ
て、つまり、負荷リレーRの駆動電流が流れているとき
は“1”、その電流が流れていないときは“0”を検出
して出力回路Oa′,Ob′の自己診断が行われる。ま
た、強制的にOFFした状態は、センサAa,Abの出
力を読出した後、直ちに正規な状態に戻す制御が行われ
る。
【0053】負荷リレーRのON制御時、出力回路O
a′,Ob′及びセンサAa,Abがすべて正常である
ときは、強制的にOFFした出力回路Oa′(又はO
b′)のセンサAa(又はAb)の出力データは“0”
に、また、一方のセンサAb(又はAa)の出力は
“1”となるはずである(図8の参照)。
【0054】これに対し、出力回路Oa′のスイッチ素
子Saがオープン故障しているときは、ソフトカウンタ
値が5のときセンサ出力が“0”となり(図8の参
照)、また、センサAaの出力が“0”側に故障してい
るときもセンサ出力が“0”となり(図8の参照)、
故障を検出することができる。そして、センサAaの出
力が“1”に故障した場合、ソフトカウンタ値が1でセ
ンサAaの出力が“1”となることから検出することが
できる(図8の参照)。また、出力回路Oa′のスイ
ッチ素子Saがショート故障の場合、出力回路Oa′と
Ob′がともにONとなることから、2つのセンサA
a,Abの出力は(1、0)、(0、1)、(1、1)
の3つの組合わせのいずれかが現れる。このうち組合わ
せ(1、0)と(1、1)は、直ちに故障と判定できる
が、(0、1)は正常時と同じ結果のため故障と判定で
きず、後述する負荷リレーRのOFF時の診断で検出す
ることになる。
【0055】次に、負荷リレーRのOFF制御時の出力
回路Oa′とOb′の自己診断について説明する。
【0056】図7(a)に示されるように、負荷リレー
RがOFF制御時は、所定時間毎にセンサAa,Abの
出力データを読出し、いずれかのセンサAa(又はA
b)が“1”を示すときは、そのセンサAa(又はA
b)に係わる出力回路Oa′のスイッチ素子Sa(又は
Ob′のスイッチ素子Sb)にショート故障、又はセン
サAa(又はAb)に出力を“1”とする故障が発生し
たと判定する。なお、前記のON制御時にスイッチ素子
Saがショート故障を起こしているにもかかわらず、セ
ンサAa,Abの出力が(0、1)となるときでも、負
荷リレーRの制御をONからOFFに切替えたとき検出
することができる(図9の参照)。
【0057】また、負荷リレーRのOFF制御時、a系
ではソフトカウンタが3のとき、b系ではソフトカウン
タが7のとき、診断のためのON制御を行い、そのとき
のセンサAa(又はAb)の出力から、センサ出力が
“1”とならなければセンサ又は出力回路故障と診断す
る。なお、このときのON制御時間は、負荷リレーRが
ONしない短い時間であり、センサ出力を読出した後、
診断のためのON制御は直ちにOFF制御に戻される。
【0058】いずれかの出力回路Oa′(又はOb′)
が故障を起こしたときは、その出力回路Oa′(又はO
b′)は切離リレーCTa(又はCTb)を復旧させ、
系から外され、残りの正常な出力回路Ob′(又はO
a′)を用いて運転が継続されるとともに、その故障の
旨が係員に報知される。
【0059】
【発明の効果】本発明に係る2重系装置は、各系のMP
Uの動作の同期化を行う同期化手段と、前記各系のシス
テムバス間に設けられ、その各系間のデータの授受を行
う系間インターフェース手段と、前記各系のシステムバ
スにそれぞれ接続され、それぞれの入力回路を介して同
一のデータを入力する入力手段と、前記各入力回路に対
して“0”,“1”の照査信号を交互に出力する照査信
号出力手段と、各照査信号出力時の自系入力回路の論理
値と他系入力回路の論理値から誤っている入力回路を判
定する入力回路故障判定手段とからなるので、従来のよ
うにN接点とR接点を入力しなくとも入力回路の故障を
確実に検出することができる。
【0060】また、本発明に係る2重系装置は、各系の
MPUの動作の同期化を行う同期化手段と、前記各系の
システムバス間に設けられ、その各系間のデータの授受
を行う系間インターフェース手段と、前記各系のシステ
ムバスにそれぞれ接続され、かつそれぞれの出力回路の
出力側が他装置とワイヤードオアに接続された出力手段
と、前記各出力回路のそれぞれの出力状態を検知するセ
ンサと、他装置への駆動出力が行われているときに、前
記いずれか一方の出力回路の出力を交互に所定時間停止
させる停止手段と、その停止手段が停止している出力回
路に係る前記センサの出力データが“1”のときに、又
はその停止手段の停止していない出力回路に係るそのセ
ンサの出力データが“0”のときに、その出力回路に故
障が発生したと診断する出力回路診断手段とからなるの
で、出力回路側がワイヤードオア結合されていて出力中
であっても、各出力回路の故障を確実に検出することが
できる。
【0061】また、前記出力回路診断手段は、前記他装
置への駆動出力が行われていないとき、所定時間毎に検
出したセンサの出力データが“1”のときに、そのセン
サに係る出力回路に故障が発生したと診断するようにし
たときは、出力回路が出力していないときでも、各出力
回路の故障を確実に検出することができる。
【図面の簡単な説明】
【図1】本発明の一実施例装置の概略構成を示すブロッ
ク図である。
【図2】MPUボードの詳細を示すブロック図である。
【図3】同期化制御動作を示すフローチャートである。
【図4】同期化制御動作を示すタイムチャートである。
【図5】入力回路の故障診断動作を説明するためのタイ
ムチャートである。
【図6】入力回路の入力処理手段を示すフローチャート
である。
【図7】出力回路の故障診断動作を説明するためのタイ
ムチャートである。
【図8】出力回路の故障診断動作を説明するためのタイ
ムチャートである。
【図9】出力回路の故障診断動作を説明するためのタイ
ムチャートである。
【図10】従来の診断回路の説明図である。
【図11】従来の他の診断回路の説明図である。
【符号の説明】
a 主系装置(主系) b 従系装置(従系) Ma,Mb MPUボード Ba,Bb システムバス Ea,Eb 入力ボード Oa,Ob 出力ボード Oa′,Ob′ 出力回路 TR 軌道回路リレー CTa,CTb 切離リレー TR'a,TR'b 入力回路 Sa,Sb スイッチ素子 Aa,Ab センサ 1a,1b 基本クロック 2a,2b MPU(マイクロプロセッサユニッ
ト) 3a,3b 定周期タイマ 4a,4b 監視タイマ 5a,5b カウンタ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 主系装置及び従系装置にそれぞれ共通の
    所定のプログラムで動作するマイクロプロセッサユニッ
    トを備えた2重系装置において、 前記各系装置のマイクロプロセッサユニットの動作の同
    期化を行う同期化手段と、 前記各系装置のシステムバス間に設けられ、その各系装
    置間のデータの授受を行う系間インターフェース手段
    と、 前記各系装置のシステムバスにそれぞれ接続され、それ
    ぞれの入力回路を介して同一のデータを入力する入力手
    段と、 前記各入力回路に対して論理値“0”,“1”の照査信
    号を交互に出力する照査信号出力手段と、 各照査信号出力時の自系入力回路の論理値と他系入力回
    路の論理値から誤っている入力回路を判定する入力回路
    故障判定手段と、を有することを特徴とする2重系装
    置。
  2. 【請求項2】 主系装置及び従系装置にそれぞれ共通の
    所定のプログラムで動作するマイクロプロセッサユニッ
    トを備えた2重系装置において、 前記各系装置のマイクロプロセッサユニットの動作の同
    期化を行う同期化手段と、 前記各系装置のシステムバス間に設けられ、その各系装
    置間のデータの授受を行う系間インターフェース手段
    と、 前記各系装置のシステムバスにそれぞれ接続され、かつ
    それぞれの出力回路の出力側が他装置とワイヤードオア
    に接続された出力手段と、 前記各出力回路のそれぞれの出力状態を検知するセンサ
    と、 前記他装置への駆動出力が行われているときに、前記い
    ずれか一方の出力回路の出力をソフトウェアカウンタを
    用いて交互に所定時間停止させる停止手段と、 前記停止手段が停止している出力回路に係る前記センサ
    の出力データが論理値“1”のときに、又はその停止手
    段の停止していない出力回路に係るそのセンサの出力デ
    ータが論理値“0”のときに、その出力回路に故障が発
    生したと診断する出力回路診断手段と、 を有することを特徴とする2重系装置。
  3. 【請求項3】 出力回路診断手段は、他装置への駆動出
    力が行われていないときに、所定時間毎に検出したセン
    サの出力データが論理値“1”のとき、又はソフトウェ
    アカウンタを用いていずれか一方の出力回路のみに駆動
    出力を与えそのセンサの出力データが論理値“0”のと
    き、そのセンサに係る出力回路に故障が発生したと診断
    することを特徴とする請求項2記載の2重系装置。
JP09367094A 1994-04-07 1994-04-07 2重系装置 Expired - Fee Related JP3392938B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09367094A JP3392938B2 (ja) 1994-04-07 1994-04-07 2重系装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09367094A JP3392938B2 (ja) 1994-04-07 1994-04-07 2重系装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002345132A Division JP3497855B2 (ja) 2002-11-28 2002-11-28 2重系装置

Publications (2)

Publication Number Publication Date
JPH07281916A true JPH07281916A (ja) 1995-10-27
JP3392938B2 JP3392938B2 (ja) 2003-03-31

Family

ID=14088846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09367094A Expired - Fee Related JP3392938B2 (ja) 1994-04-07 1994-04-07 2重系装置

Country Status (1)

Country Link
JP (1) JP3392938B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088879A (ja) * 2007-09-28 2009-04-23 Hitachi Ltd 多重系構成における異常発振検出回路
JP2010033245A (ja) * 2008-07-28 2010-02-12 Nippon Signal Co Ltd:The 二重化データ処理回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088879A (ja) * 2007-09-28 2009-04-23 Hitachi Ltd 多重系構成における異常発振検出回路
JP2010033245A (ja) * 2008-07-28 2010-02-12 Nippon Signal Co Ltd:The 二重化データ処理回路

Also Published As

Publication number Publication date
JP3392938B2 (ja) 2003-03-31

Similar Documents

Publication Publication Date Title
ES2400369T3 (es) Dispositivo de entrada de una unidad de seguridad
US4270715A (en) Railway control signal interlocking systems
JP3497855B2 (ja) 2重系装置
JPH07281916A (ja) 2重系装置
JP2682251B2 (ja) 多重化制御装置
JPH07277191A (ja) 2重系装置
JP2505386B2 (ja) 信号灯制御システム
JPH10232727A (ja) 電源システム
CN111755763B (zh) Bms功能安全控制***及控制方法
JPH05207637A (ja) ディジタルリレー
JP3261014B2 (ja) データ処理システムにおけるモジュール交換方法および自己診断方法
JP2557990B2 (ja) 二重系切換装置
KR100232869B1 (ko) 이중화 구조를 가지는 통신 시스템에서 선 탈장 감지 장치 및 방법
JP2004058793A (ja) 電子連動装置
JPS59224938A (ja) ネツトワ−クシステム
JP2006344023A (ja) 制御装置
JPH03292257A (ja) 並列多重電子連動装置
JPH09325811A (ja) 2重化冗長システムおよび診断方法
JPH0617407Y2 (ja) 遠隔制御装置
JPH0454747A (ja) データ転送システム
JPS61208137A (ja) 自動障害復旧バス制御方式
JP2019040822A (ja) リレー制御装置
JPH063919B2 (ja) 負荷制御システム
JP2001142732A (ja) 制御系切替装置
JPS59112349A (ja) 二重化演算システム

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080124

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100124

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110124

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110124

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120124

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees