JPH07273974A - 画像形成装置 - Google Patents

Abstract

(57)【要約】 【目的】スキャナおよびページプリンタを備えたファク
シミリ、ワードプロセッサ、各種コンピュータ等におけ
る画像形成装置に関し、画素単位で画像位置や間隔の設
定ができるようにする。 【構成】スキャナから読み込ませた画像データを合成処
理部８２０に入力させるスキャナインタフェイス８０１
と、ページメモリから画像バスを介して入力した画像デ
ータの１画素のビット数に対応して入力データの最下位
ビットから順番に１画素のビット数単位に選択して前記
合成処理部８２０に出力するＰｉｘｅｌ変換部８０５
と、前記スキャナインタフェイス８０１から入力した画
像データと前記Ｐｉｘｅｌ変換部から入力した画像デー
タとを合成変換する合成処理部８２０と、該合成処理部
８２０の出力をプリンタへ出力するプリンタインターフ
ェース８０７とを備えるように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、スキャナおよびページ
プリンタを備えたファクシミリ、ワードプロセッサ、各
種コンピュータ等における画像形成装置に関する。

【０００２】

【従来の技術】スキャナから読み込んだ画像データと、
画像データを１ページ単位に纏めて格納するページメモ
リから読み出した画像データとを合成して印刷する画像
形成装置がある。

【０００３】この画像形成装置においては、図３８に示
すように、プリンタ（図示せず）と画像データインタフ
ェース（以下画像データＩ／Ｆと略称する）２１０との
間、スキャナ（図示せず）と画像データＩ／Ｆ２１０と
の間では、転送するデータを連続した１ライン分のシリ
アル画像データとして転送する。

【０００４】この転送スピードは、システムが使用する
基本クロック１周期をｓｃで示すと、画素ビット（ｂｉ
ｔ）数が１ビット／画素時は３２ビット／４０ｓｃ、２
ビット／画素時は３２ビット／２０ｓｃ、４ビット／画
素時は３２ビット／１０ｓｃを有する。

【０００５】画像データＩ／Ｆ２１０とデータ制御回路
２７との間は３２ビットの画像バス２９を使用して画像
データを３２ビット単位で転送する。画像バス２９の転
送スピードは３２ビット／３ｓｃを有する。

【０００６】データ制御回路２７はページメモリ２８に
対して６４ビット単位に画像データを読みだし／書き込
みをする。この読みだしスピードは６４ビット／１０ｓ
ｃ、書き込みスピードは６４ビット／６ｓｃを有する。

【０００７】リアルタイムに画像データの合成を行う場
合、先にページメモリ２８へ格納していた画像データ
と、自動給紙装置（ＡＤＦ：図示せず）を使用してスキ
ャナで読み込む画像データとの画像データ領域の位置合
わせは、ページメモリ２８上の画像データをシフトさせ
ることにより行う。

【０００８】ページメモリ２８の画像データをシフトす
るには、読出し開始アドレスを変えることによって行っ
ていた。

【０００９】ページメモリ２８の画像データ領域の読み
だし開始位置を図３９のＡからＢへ左にシフトすること
により画像を右へ実質的にシフトさせたることができ
る。。

【００１０】また、２ページ分のスキャナ画像データを
ページメモリ２８へ書き込み、２ページ分の画像を１ペ
ージとして読出してプリンタへ出力する場合には、１ペ
ージと２ページの間のページ間隔は、図４０に示すよう
に、２ページ目の書き込み開始アドレス位置をＡからＢ
に変えることにより調整する。

【００１１】これらの図は６４ビット分の間隔を開けた
場合を例示したものである。

【００１２】

【発明が解決しようとする課題】図３８に示したよう
に、ページメモリ２８には６４ビット単位でデータを読
みだし／書き込みするため、画像先端（Ａ）は常に６４
ビット境界上に格納されることになる。つまり画像先端
（Ａ）はページメモリ２８上の任意点に格納することが
できない。

【００１３】したがって、図３９に示すような画像のデ
ータシフトを行った場合には、画像データは６４ビット
単位にしかシフトできないため、スキャナおよびプリン
タの解像度が、例えば４００ｄｐｉである場合には取り
扱う画像データが４ビット／画素時では１．０１６ｍｍ
単位、１ビット／画素時では４．０６４ｍｍ単位の間隔
となり、画素単位（０．０６３５ｍｍ）で位置設定がで
きず、また、図４０に示すような２ページ分のスキャナ
画像データをページメモリ２８へ書き込む場合において
も、２ページ目の書き込みを行うときにページ間隔は６
４ビット単位になり、画素単位（０．０６３５mm）で間
隔設定ができないという問題があった。

【００１４】そこで本発明は、画素単位で画像位置やペ
ージ間隔の設定ができるようにした画像形成装置を提供
しようとするものである。

【００１５】

【課題を解決するための手段】この発明の一態様に係る
画像形成装置は、画像データをパラレル／シリアル変換
するパラレル／シリアル変換手段と、この変換されたシ
リアル画像データを所定ビット単位で読み出し／書き込
むメモリと、前記パラレル／シリアル変換手段とメモリ
との間に接続され前記所定ビット幅内で前記画像データ
を構成する画素単位で画像データのビットシフトを行う
データシフト手段と、前記メモリに記憶されたシリアル
画像データを読み出して対応する画像を形成する手段と
を具備することを特徴とする。

【００１６】この発明の他の態様に係る画像形成装置
は、画像データを所定ビット単位で読み出し／書き込む
メモリと、このメモリから画像データをシリアル画像デ
ータとして読み出す手段と、前記所定ビット幅内で前記
画像データを構成する画素単位で読み出されたシリアル
画像データのビットシフトを行うデータシフト手段と、
このデータシフト手段の出力のシリアル画像データに対
応する画像を形成する手段とを具備することを特徴とす
る。

【００１７】

【作用】このような構成の本発明においては、例えばス
キャナから読み込まれた画像データをページメモリに格
納する際に、このページメモリの読み出し／書き込み単
位である所定ビット幅内で、前記画像データを構成する
画素単位で画像データのビットシフトを行い、あるいは
ページメモリから読み出された画像データを構成する画
素単位で前記画像データのビットシフトを行い、画素単
位で必要なシフトが行われた画像データをプリンタへ出
力することにより、ページメモリに格納された画像デー
タに対して画素単位で位置決めされた画像合成を行うこ
とができる。

【００１８】

【実施例】以下、本発明の一実施例を図面を参照して説
明する。

【００１９】図１はこの発明に係る画像形成装置の一実
施例の全体構成を示すブロック図である。この装置は、
基本的な複写機能を実行する基本ユニット１、本装置を
他のシステムと接続する時に画像データを一時的に記憶
したり、画像データを編集・加工して複写するときに画
像データを記憶するページメモリ等を有するシステム基
本ユニット２、前記基本ユニット１から入力した画像デ
ータを電子的かつ半永久的に保存するための光デイスク
装置等を有し、かつ他のシステムとの間で画像データあ
るいは制御データをやりとりする時に、画像データ及び
制御データを他のシステムの制御体系、画像フォーマッ
トに変換する制御手段を有するシステム拡張ユニット３
の３つのシステムで構成されている。

【００２０】前記基本ユニット１とシステム基本ユニッ
ト２は制御データをやりとりする基本部システムインタ
フェース４と画像データをやりとりする基本部画像イン
タフェース５とにより接続されている。

【００２１】前記システム基本ユニット２とシステム拡
張ユニット３は制御データをやりとりする拡張部システ
ムインタフェース６と画像データをやりとりする拡張部
画像インタフェース７とにより接続されている。

【００２２】すなわち前記基本ユニット１とシステム拡
張ユニット３とは直接接続されておらず、制御データ及
び画像データのやりとりは必ずシステム基本ユニット２
を介して行われるようになっている。

【００２３】この画像形成装置は、システム基本ユニッ
ト２及びシステム拡張ユニット３の接続の有無により３
つの形態をとりうる。

【００２４】すなわち第１の形態は基本ユニット１のみ
の構成で、この構成での基本的な機能は複写機能であ
り、拡大縮小処理やマスキング／トリミング処理等の簡
易的な編集処理を伴う複写処理が可能である。

【００２５】第２の形態は基本ユニット１にシステム基
本ユニット２を接続した形態で、この形態では基本ユニ
ット１での複写機能のほかに、画像データを一時的に記
憶するページメモリを用いて、画像の回転処理、複数の
画像の合成処理等の編集処理が可能となる。また、この
システム基本ユニット２には、システム拡張ユニット３
の他にファクシミリ等の通信回線制御手段を構成するＦ
ＡＸ（ファクシミリ）ユニット８及び基本ユニット１の
プリンタを外部のパソコン等の制御機器のリモートプリ
ンタとして使用するためのプリンタコントローラ９を接
続することが可能となっており、このＦＡＸユニット８
から通信回線を介して他のシステムや機器に画像データ
を送信したり、逆に通信回線を介して他のシステムや機
器から画像データを受信することが可能であり、受信し
た画像データは基本ユニット１に送られ後述するプリン
タにより印字出力される。

【００２６】第３の形態は基本ユニット１、システム基
本ユニット２及びシステム拡張ユニット３を接続した形
態で図１に示す形態となる。

【００２７】この形態においては第１及び第２の形態で
の機能の他に画像データを電子的かつ半永久的に保存
し、保存した画像データを管理するデータ保存／管理機
能、後述するローカルエリアネットワーク（ＬＡＮ）回
線制御手段からＬＡＮ回線を介して他のシステムや機器
に画像データを送信したり、逆にＬＡＮ回線を介して他
のシステムや機器から画像データを受信するＬＡＮによ
る画像データの送受信機能、汎用インタフェースを介し
てパーソナルコンピュータから送られてくる印字制御コ
ードをイメージデータに変換し、システム基本ユニット
２のページメモリを介して基本ユニット１のプリンタか
ら上記イメージデータを印字出力するプリンタ機能等が
可能となる。

【００２８】前記基本ユニット１は、図２に示すよう
に、制御部本体を構成するシステムＣＰＵ１１、操作部
及び表示部を備えたコントロールパネル１２、原稿から
画像を読み取る入力手段としてのイメージスキャナ１
３、画像処理回路１４及び出力手段としてのプリンタ１
５で構成されている。前記システムＣＰＵ１１は基本部
システムバス１６を介してコントロールパネル１２、ス
キャナ１３、画像処理回路１４及び画像形成出力を行う
出力手段としてのプリンタ１５と接続され、これらを制
御するようになっている。この基本部システムバス１６
は前記基本部システムインタフェース４に接続されてい
る。

【００２９】前記スキャナ１３は列状に配置された複数
（１ライン）の受光素子からなるＣＣＤラインセンサ
（図示せず）を有し、原稿台（図示せず）に載置された
原稿の画像をシステムＣＰＵ１１からの指示に従い１ラ
イン毎に読みとり、画像の濃淡を８ビットのデジタル・
データに変換した後、スキャナインタフェースを介し
て、同期信号と共に時系列デジタル・データとして画像
処理回路１４へ出力する。

【００３０】前記プリンタ１５は、レーザ光学系（図示
せず）と転写紙に画像形成が可能な電子写真方式を組み
合わせた画像形成部（図示せず）から構成され、システ
ムＣＰＵ１１からの指示に従い画像処理回路１４から４
ビットのデジタル画像データをプリンタインタフェース
を介して、同期信号に同期して入力し、画像データの大
きさに応じたパルス幅のレーザ光により感光体ドラム
（図示せず）上に静電潜像を形成した後、現像手段（図
示せず）により上記静電潜像を可視化し、転写手段（図
示せず）により可視化された画像を転写紙に転写し、定
着手段（図示せず）により転写紙上の画像を定着して該
転写紙を出力するものである。

【００３１】前記コントロールパネル１２は、本装置の
動作モードやパラメータを設定する操作部とシステムの
状態、またはシステム基本ユニット２のページメモリに
格納された画像イメージを表示する表示部から構成され
る。

【００３２】前記システムＣＰＵ１１は、後述するシス
テム基本ユニット２の各部も制御するようになってい
る。

【００３３】前記画像処理回路１４は、図３に示すよう
に、平滑化エッジ強調回路１４１、編集／移動回路１４
２、拡大／縮小回路１４３及び階調変換回路１４４から
なる。

【００３４】前記平滑化エッジ強調回路１４１は、画像
読み取り時に混入したノイズを平滑化回路により除去
し、平滑化によってボケが生じたエッジをエッジ強調回
路により先鋭化する。

【００３５】前記編集／移動回路１４２は、ライン単位
の簡易的な編集処理を行うブロックで、例えばライン方
向の移動処理、マスキング／トリミング処理を行う。

【００３６】前記拡大／縮小回路１４３は、指定した変
倍率に応じた画素の繰り返し処理あるいは間引き処理と
補間処理の組み合わせにより画像拡大縮小処理を行う。

【００３７】前記階調変換回路１４４は、面積階調手法
を用いて前記スキャナ１３で読み取った１画素８ビット
の画像データを指定した階調数に階調変換する。そして
階調変換した画像データはプリンタのビット数である１
画素４ビットの画像データでプリンタ１５、あるいはス
キャナデータバス１７および前記基本部画像インタフェ
ース５を介して前記システム基本ユニット２へ送られ
る。

【００３８】前記プリンタ１５の入出力特性の非線形性
の補正は面積階調手法を用いて階調処理を行うときに同
時に行われる。

【００３９】前記システム基本ユニット２は、図４に示
すように、画像データを一時的に記憶しておくページメ
モリ２８、基本ユニット１内のシステムＣＰＵ１１とシ
ステム拡張ユニット３内のＣＰＵとの制御情報の通信を
制御したり、基本ユニット１およびシステム拡張ユニッ
ト３からのページメモリ２８へのアクセスを制御するシ
ステム制御回路２１、ページメモリ２８のアドレスを生
成するページメモリアドレス制御回路２６、システム基
本ユニット２内の各デバイス間のデータ転送を行う画像
バス２９、この画像バス２９を介してページメモリ２８
と他のデバイスとのデータ転送を行うときのデータ転送
を制御するページメモリデータ制御回路２７を設けてい
る。

【００４０】また、基本部画像インタフェース５を介し
て基本ユニット１との間で画像データを転送するときに
画像データを取り扱う画像データＩ／Ｆ２１０、解像度
の異なる機器に画像データを送信するときに画像データ
を他の機器の解像度に変換したり、解像度の異なる機器
から受信した画像データを基本ユニット１のプリンタ１
５の解像度に変換したり、２値画像データの９０度回転
処理を実行する解像度変換２値回転回路２１２、ファク
シミリ送信や光ディスク記憶のように画像データを圧縮
して送信したり、記憶したりするデバイスのために入力
した画像データを圧縮したり、圧縮された形態の画像デ
ータがプリンタ１５を介して可視化するために伸長する
圧縮／伸長回路２１１を設けている。

【００４１】また、文字フォントが記憶されているＦＯ
ＮＴメモリ、システムＣＰＵ１１が使用する制御情報を
一時的に記憶するワークメモリ、システム基本ユニット
２を使用して処理を行う時の処理プログラムが記憶され
ているプログラムメモリ等で構成されるシステムメモリ
（ＲＯＭ／ＲＡＭ）２４、基本部システムバス１６のデ
バイス間でのデータ転送を高速に行うためのシステムＤ
ＭＡコントローラ（ＤＭＡＣ）２３、プリンタコントロ
ーラ９とシステムＣＰＵ１１との間で制御情報のやり取
りをしたり、プリンタコントローラ９と画像バス２９と
の間で画像データ転送を行うときに上記制御情報および
画像データをインタフェースするプリンタコントローラ
インタフェース２１３を設けている。

【００４２】さらに、システム制御回路２１に接続さ
れ、システムＣＰＵ１１とシステム拡張ユニット３のＣ
ＰＵとの間で制御情報の通信を行うときに制御情報を記
憶させるための通信メモリ２５、画像データＩ／Ｆ２１
０に接続され、プリンタ１５から画像データを出力する
ときに画像データを９０度あるいは１８０度回転して出
力するときに使用する多値回転メモリ２１４を設けてい
る。

【００４３】なお、前記ＦＡＸユニット８及びプリンタ
コントローラ９はオプションにより接続されようになっ
ている。

【００４４】前記システム拡張ユニット３は、図５に示
すように、内部の各デバイスを拡張部システムバス４３
を介して制御する拡張ＣＰＵ３１、拡張部システムバス
４３上でのデータ転送を制御する拡張ＤＭＡコントロー
ラ（ＤＭＡＣ）３２、汎用ＩＳＡバス４４、拡張部シス
テムバス４３とＩＳＡバス４４を接続するＩＳＡバスコ
ントローラ３３、拡張部システムバス４３に接続され画
像データを電子的に保存するための保存手段、例えばハ
ードディスク装置３５、そのインタフェースであるハー
ドディスクインターフェース３４、前記ＩＳＡバス４４
に接続され画像データを電子的に保存するための保存手
段、例えば光ディスク装置３８、そのインタフェースで
ある光ディスクインタフェース３７、ＬＡＮ機能を実現
するためのローカルエリアネットワーク回線制御装置
（ＬＡＮ）４１、プリンタ機能を実現するためのプリン
タコントローラ制御装置４０、Ｇ４・ＦＡＸ制御機能を
有するＧ４・ＦＡＸ制御回路３９、ＳＣＳＩ仕様のデバ
イスを接続するときに使用する拡張ＳＣＳＩインタフェ
ース４２、前記プリンタコントローラ制御装置４０から
の画像データを前記拡張画像インタフェース７を介して
システム基本ユニット２へ出力するための拡張部画像バ
ス４５、前記拡張部システムバス４３と拡張部画像バス
４５との間でデータをやりとりするバッファメモリ３６
で構成される。

【００４５】なお、前記光ディスクインターフェース３
７、光ディスク装置３８、Ｇ４・ＦＡＸ制御回路３９、
プリンタコントローラ制御装置４０、ローカルエリアネ
ットワーク回線制御装置４１、拡張ＳＣＳＩインターフ
ェース４２はオプションでありシステム拡張ユニット３
から着脱可能な構成となっている。

【００４６】前記光ディスク装置３８は、インタフェー
ス３７を介してＩＳＡバス４４と接続され、前記拡張Ｃ
ＰＵ３１は、ＳＣＳＩコマンドを用いて拡張部システム
バス４３、ＩＳＡバスコントローラ３３、ＩＳＡバス４
４を介して前記光ディスク装置３８を制御する。

【００４７】前記ローカルエリアネットワーク回線制御
装置４１は、接続されるネットワークシステムのプロト
コルに基づいてネットワーク上の他の機器と制御データ
や画像データの通信を制御する回線制御部、ＬＡＮから
の通信制御データや画像データ、あるいはシステム拡張
バスからの制御データや画像データを一時的に格納して
おく共有メモリ、システム拡張バスインタフェースから
構成される。

【００４８】前記プリンタコントローラ制御装置４０
は、パーソナルコンピュータとの間で制御コードや画像
データのやりとりを行うセントロニクス準拠のパラレル
インタフェース、ビットイメージデータをシステム基本
ユニットのページメモリ２８へ転送するためのシステム
拡張部画像バス４５とのインタフェースとなるシステム
拡張画像バスインタフェース、装置内のイメージデータ
の転送を制御するイメージデータ転送制御部、パーソナ
ルコンピュータからの制御コードを解釈し、拡張部シス
テムバス４３及びＩＳＡバス４４を介して拡張ＣＰＵ３
１に制御情報を知らせたり、パーソナルコンピュータか
らの印字制御コードを解釈し、ビット情報に変換した
後、ビット情報を装置内のメモリに記憶する制御手段、
ＩＳＡバス４４とのインタフェースとなるシステム拡張
バスインタフェースとから構成される。

【００４９】次に前記システム基本ユニット２内の要部
の構成と機能について詳細に説明する。

【００５０】前記システム制御回路２１は、図６に示す
ように、前記システムＣＰＵ１１と拡張ＣＰＵ３１との
制御情報の通信を制御する通信メモリアクセス制御回路
４０１、前記通信メモリ２５とのインタフェースをとる
通信メモリインターフェース４０２、基本ユニット１お
よびシステム拡張ユニット３からのページメモリ２８へ
のアクセスを制御するページメモリアクセス制御回路４
０３、基本部システムバス１６を介して基本ユニット１
のシステムＣＰＵ１１から送られてくる制御情報やイメ
ージ情報を同時に送られてくるアドレスをデコードして
該当するシステム基本ユニット２内のブロックに上記制
御情報あるいはイメージ情報を振り分ける基本部システ
ムバスインタフェース４０５、システム拡張ユニット３
からの制御情報やイメージ情報を同時に送られてくるア
ドレスをデコードして回路内の該当するブロックに振り
分けるシステム拡張バスインタフェース４０６、基本部
システムバス１６上のページメモリアクセスが可能な手
段（基本ユニット内のＣＰＵ１１およびＤＭＡコントロ
ーラ２２）やシステム拡張バス４３上のページメモリア
クセスが可能な手段（システム拡張ユニット３のＣＰＵ
３１およびＤＭＡコントローラ３２）が各々のシステム
バスを介してページメモリ２８内の画像データをアクセ
スするときに、前記ページメモリアクセス制御回路４０
３とページメモリ２８の間で画像データのやりとりを行
うインタフェースとして動作するページメモリインタフ
ェース４０４から構成される。

【００５１】前記通信メモリアクセス制御回路４０１は
基本ユニット１のＣＰＵ１１とシステム拡張ユニット３
のＣＰＵ３１がシステム制御回路２１内の通信メモリイ
ンタフェース４０２を介して通信メモリ２５と制御コー
ドの受け渡しを行うとき、その通信メモリ２５のアクセ
スを制御する。

【００５２】前記通信メモリ２５は基本ユニット１のＣ
ＰＵ１１及びシステム拡張ユニットのＣＰＵ３１のメモ
リ空間にマッピングされており、それぞれからは特定の
領域をアクセスすることにより前記通信メモリ２５との
データの読みだし、書き込みが可能となる。

【００５３】前記通信メモリアクセス制御回路４０１
は、図７に示すように、調停回路４１０、通信メモリア
クセスシーケンサ４１２、双方向セレクタ４１３及び割
込制御回路４１４により構成される。

【００５４】前記調停回路４１０は基本ユニット１のＣ
ＰＵ１１とシステム拡張ユニット３のＣＰＵ３１の通信
メモリアクセスの優先度制御を行う。前記基本ユニット
１のＣＰＵ１１とシステム拡張ユニット３のＣＰＵ３１
が通信メモリ２５を同時にアクセスした時には、設定さ
れた優先度に基づきどちらか一方のアクセスを許可し、
他方のアクセスを待たせる。

【００５５】前記通信メモリアクセスシーケンサ４１２
は、許可されたＣＰＵの要求に基づき通信メモリ２５に
対して読みだしあるいは書き込みの制御信号を出力す
る。

【００５６】前記双方向セレクタ４１３は、調停回路４
１０の調停結果に基づき、許可された制御手段が出力し
た通信メモリ２５に対するアドレスを通信メモリアクセ
スシーケンサ４１２が出力するタイミング信号に同期し
て通信メモリ２５へ出力する。そして書き込み動作にお
いては許可されたＣＰＵがアドレスと一緒に出力する通
信情報（データ）をアドレス情報と共に通信メモリ２５
へ出力する。また、読みだし動作においては許可された
ＣＰＵからの通信メモリ２５に対するアドレスと通信メ
モリアクセスシーケンスサ４１２が出力するタイミング
信号により通信メモリ２５から読み出された通信情報を
入力し、許可されたＣＰＵへ出力する。

【００５７】前記ページメモリアクセス制御回路４０３
は、図８に示すように、調停回路４３０、データレジス
タ４３１，４３２，４３６，４３７、アドレスレジスタ
４３３、双方向セレク４３４及びページメモリアクセス
シーケンサ４３５により構成さている。

【００５８】前記調停回路４３０は、基本ユニット１の
ＣＰＵ１１とシステム拡張ユニット３のＣＰＵ３１のペ
ージメモリアクセスの優先度制御を行う。ＣＰＵ１１と
ＣＰＵ３１がページメモリ２８を同時にアクセスした時
には、設定された優先度に基づきどちらか一方のＣＰＵ
のアクセスを許可し、他方のＣＰＵのアクセスを待たせ
る。

【００５９】前記ページメモリアクセスシーケンサ４３
５は、許可されたＣＰＵの要求に基づきページメモリ２
８に対して読みだしあるいは書き込みの制御信号をアド
レス制御回路２６に出力する。

【００６０】前記双方向セレクタ４３４は、調停回路４
３０の調停結果に基づき、許可されたＣＰＵが出力した
ページメモリ２８に対するアドレスをページメモリアク
セスシーケンサ４３５が出力するタイミング信号に同期
してアドレス制御回路２６へ出力する。そして書き込み
動作においては許可されたＣＰＵがアドレスと一緒に出
力する情報（データ）をアドレス情報と共にデータ制御
回路２７へ出力する。また、読みだし動作においては許
可されたＣＰＵからのページメモリ２８に対するアドレ
スとページメモリアクセスシーケンサ４３５が出力する
タイミング信号によりページメモリ２８から読み出され
た情報（データ）をデータ制御回路２７を介して入力
し、上記許可されたＣＰＵへ出力する。

【００６１】前記データレジスタ４３１及びデータレジ
スタ４３２は、基本ユニット１がページメモリ２８をア
クセスするときにデータを一時的に蓄えるレジスタであ
り、前記アドレスレジスタ４３３は基本ユニット１が出
力するページメモリ２８のアドレスを一時的に記憶して
おくレジスタである。

【００６２】ここで、基本ユニット１がデータレジスタ
４３１を使用してページメモリ２８をアクセスする場合
は、基本ユニット１が出力したアドレスがアドレスレジ
スタ４３３に一時的に蓄えられ、アドレス制御回路２６
を介してページメモリ２８へ出力される。これに対して
基本ユニット１がデータレジスタ４３２を使用してペー
ジメモリをアクセスする場合、基本ユニット１が出力す
るアドレスは無視され、アドレス制御回路２６のアドレ
ス発生部が設定情報に基づいてアドレスをページメモリ
２８に出力する。

【００６３】また前記データレジスタ４３６及びデータ
レジスタ４３７は、システム拡張ユニット３がページメ
モリ２８をアクセスするときにデータを一時的に蓄える
レジスタであり、システム拡張ユニット３がページメモ
リ２８をアクセスする場合は２つのレジスタ共アドレス
制御回路２６のアドレス発生部が設定情報に基づいてア
ドレスをページメモリ２８に出力する。

【００６４】基本ユニット１のシステムＤＭＡコントロ
ーラ２３は基本部システムバス２２上のデバイス間のデ
ータ転送を基本ユニット１のＣＰＵ１１を介在せずにハ
ード的に高速に転送するためのコントローラである。

【００６５】前記システムＤＭＡコントローラ２３を使
用してデータ転送を行う処理としては、ＦＡＸ送受信処
理におけるページメモリ２８とＦＡＸユニット８間の圧
縮データ（コードデータ）の転送、ページメモリ２８上
の画像データをコントロールパネル１２に表示するため
のページメモリ２８とコントロールパネル１２間の画像
データの転送、操作画面をコントロールパネル１２に表
示するためのシステムメモリ２４とコントロールパネル
１２間のデータ転送等がある。

【００６６】前記ページメモリ２８のアドレスを生成す
るアドレス制御回路２６は、図９に示すように、画像バ
スからのリクエストによって各種の転送シーケンスを実
行する転送制御シーケンサ６１０、画像バスのリクエス
トとシステムバスのリクエストの調停を行う調停部６１
１、画像バスからの転送において複数チャンネルの各種
メモリアドレスを発生するアドレス発生部６１２、この
アドレス発生部６１２から出力されるアドレスとシステ
ムアドレスとを切り換えるセレクタ６１３、ＤＲＡＭの
アドレス及び制御信号を発生するＤＲＡＭ制御部６１４
から構成されている。

【００６７】前記アドレス制御回路２６は、画像バス及
びシステムバスの２系統からメモリ・アクセス・リクエ
ストを受け付ける。このリクエストは調停部６１１によ
り調停が行われ、調停に勝った側のデータ転送処理が行
われる。

【００６８】システムバス側のリクエストが調停に勝っ
た場合、セレクタ６１３によって選択されたシステムア
ドレスはＤＲＡＭ制御部６１４に入力される。ＤＲＡＭ
制御部６１４は入力されたアドレスをＤＲＡＭのアドレ
スに変換すると共に、読みだし、書き込みに必要な制御
信号を発生する。

【００６９】また、転送制御シーケンサ６１０には画像
バスからリクエストと共にアドレスチャンネル信号が入
力され、アドレス発生部６１２内の複数のアドレス発生
器から１つを選択する。画像バス側のリクエストが調停
に勝つと、選択されたチャンネルのメモリアドレスがア
ドレス発生部６１２から出力され、ＤＲＡＭ制御部６１
４に入力される。

【００７０】前記アドレス発生部６１２は、各種のアド
レスが発生可能で、例えば図１０の(a) に示すように、
転送制御シーケンサからのクロックに同期してＸ方向に
アドレスを順次発生することも、また、パラメータを変
更することによって図１０の(b) に示すように、Ｙ方向
の逆にアドレスを順次発生することも可能な２次元アド
レスを発生可能である。

【００７１】さらに、スタートアドレスや１ラインの主
走査幅（ＸＷ）も原稿の紙サイズに応じて任意の設定が
可能である。

【００７２】このような各種のアドレスの発生可能な２
次元アドレス発生器を使用することによって、ページメ
モリ２８の任意の矩形領域に対する転送、回転読み出し
や繰り返し読み出し、また、２次元アドレス発生器を２
チャンネル使用することによって、ページメモリ２８の
任意の領域間で画像の移動、回転、縦横変換、繰り返
し、鏡像等の画像編集が可能である。

【００７３】アドレス発生部６１２は、ページメモリ２
８をＦＩＦＯメモリとして使用するためのＦＩＦＯアド
レス、ＦＩＦＯ制御に必要なステータスを発生する。

【００７４】ステータスとしては、ＦＩＦＯフル（ＦＩ
ＦＯ領域が未読出しのデータで満杯の状態）、ＦＩＦＯ
エンプティー（ＦＩＦＯ領域に未読出しのデータがない
状態）、ＦＩＦＯハーフ（ＦＩＦＯ領域に半分以上の未
読出しデータがある状態）がある。また、システムＣＰ
Ｕ１１からＦＩＦＯのレジスタを読み出すことによっ
て、ＦＩＦＯに入っているデータ量及び空き容量を知る
ことが出来る。

【００７５】これらのステータスを用いてＦＩＦＯ制御
を行うことで、画像バス２９のデバイスからデバイス、
または、画像バス２９のデバイスからシステムバス２２
へ転送する際に、それぞれの転送速度や、転送タイミン
グの差をＦＩＦＯメモリで吸収することができ、高速な
データ転送が可能である。

【００７６】アドレス発生部６１２には、これらの機能
を持たせるため、少なくとも４チャンネルの２次元アド
レス発生器を複数個、２チャンネルのＦＩＦＯアドレス
発生器を複数個、および転送シーケンサからのチャンネ
ルセレクト信号によって、それらの発生するメモリアド
レスの内の１つを選択するセレクタ等を有する。

【００７７】ページメモリ２８を２次元アクセスする場
合には、ページメモリ２８の１回のアクセス幅（図の場
合は６４ビット）を１カラムとすると、１ラインは１カ
ラムの整数倍によって構成され、また、同じラインに於
いてＸ方向に連続なカラムはページメモリ２８のリニア
・アドレスが連続で、ラインの最終カラムと、次のライ
ンの先頭カラムのリニア・アドレスは連続しているもの
とする。

【００７８】前記データ制御回路２７は、図１１に示す
ように、システム基本ユニット２内の画像バス２９上の
デバイス間のデータ転送、および画像バス２９上のデバ
イスとページメモリ２８間のデータ転送を制御する画像
データ転送制御部７０１、ビットブロック転送及び種々
のラスタオペレーション（論理演算）を実行するイメー
ジ処理部７０２、基本ユニット１のＣＰＵ１１あるいは
システム拡張ユニット３のＣＰＵ３１が前記システム制
御回路２１を介してページメモリ２８をアクセス（読み
だし／書き込み）するときのデータをインタフェースと
して処理するシステムインターフェース７０３、ページ
メモリ２８への書き込み処理において前記アドレス制御
回路２６のページメモリアクセス調停結果に基づいて前
記画像データ転送制御部７０１を介して送られてくる画
像バス２９上のデバイスからのデータか、あるいはシス
テムインターフェース７０３を介して送られてくるＣＰ
Ｕ（基本ユニット１のＣＰＵ１１あるいはシステム拡張
ユニット３のＣＰＵ３１）からのデータかを選択するセ
レクタ７０４、ページメモリ２８からのデータの読出し
処理において前記アドレス制御回路２６のページメモリ
アクセス調停結果に基づいて前記画像データ転送制御部
７０１を介した画像バス２９上のデバイスへデータを送
るか、あるいはシステムインターフェース７０３を介し
たＣＰＵ（基本ユニット１のＣＰＵ１１あるいはシステ
ム拡張ユニット３のＣＰＵ３１）へデータを送るかを選
択するセレクタ７０５で構成されている。

【００７９】前記イメージ処理部７０２は、図１２に示
すように、データ経路部７１０，７１１、セレクタ７１
２、パラメータレジスタ７１３、イメージインターフェ
ース７１４、メモリインターフェース７１５、制御バス
インターフェース７１６及びアドレス制御回路インター
フェース７１７により構成されている。

【００８０】前記イメージ処理部７０２は、ページメモ
リ２８からデータを読み出す経路（データ経路部７１
０）と書き込む経路（データ経路部７１１）が独立して
おり、それぞれがパイプライン処理を行っているため読
みだし／書き込みの最大転送サイクルは同じであり、最
大４ｃｈの並行処理が可能となっている。

【００８１】前記セレクタ回路７１２は、画像バス２９
上のデバイスからのページメモリアクセスが読みだしア
クセスか、読みだし・モディファイ・書き込みアクセス
かによりデータの出力方向を切り換える。

【００８２】読みだしアクセスにおいてはページメモリ
２８からのデータはデータ経路部７１０へ出力され、前
記画像データ転送制御部７０１を介して画像バス２９上
のデバイスへ送られる。

【００８３】読みだし・モディファイ・書き込みアクセ
スにおいては、ページメモリ２８からのデータはデータ
経路７１１へ出力され、前記画像データ転送制御部７０
１およびセレクタ７０４を介して画像バス２９上のデバ
イスから送られてきたデータとデータ経路部７１１上で
論理演算処理が行われページメモリ２８へ書き込まれ
る。

【００８４】前記パラメータレジスタ７１３は、データ
経路部７１０，７１１の動作モードをチャンネル毎に格
納しておくレジスタで、これらのパラメータは前記アド
レス制御回路２６が出力するページメモリアクセスシー
ケンス信号及びチャンネル選択信号によりデータ経路部
７１０あるいは７１１に出力される。前記各データ経路
部Ｌ７１０，７１１はこのパラメータに基づいて種々の
論理演算処理を実行する。

【００８５】図１３は、データ経路部７１０の内部構成
を示すブロック図で、７２０はラッチ、７２１はデータ
の１／０を反転させる１項演算部である。前記演算部７
２１は、パラメータレジスタへの設定により反転オンの
場合、入力したデータで“１”のビットは“０”に、
“０”のビットは“１”に変換する。

【００８６】７２２はビット左右反転部で、設定により
ページメモリ２８から読み出したデータの最上位ビット
（ＭＳＢ）から最下位ビット（ＬＳＢ）までのビット列
を反転させる。すなわち反転部７２２は左９０度回転お
よび１８０度回転処理に使用する。

【００８７】７２３はパイプラインレジスタで、ページ
メモリ２８の矩形読みだしアクセスにおいて先頭がペー
ジメモリ２８のデータ幅の境界にない場合に、データを
一時的に記憶しておくレジスタである。

【００８８】７２４はデータのビット列を最上位ビット
側あるいは最下位ビット側にシフトするバレルシフタ
で、前記パイプラインレジスタ７２３と共にページメモ
リ２８のデータ幅の境界にない場合に、前記パイプライ
ンレジスタ７２３に蓄えられた１つ前のデータの残りの
ビットと現アクセスのデータのビット列が連続するよう
に現アクセスのビットをシフトし３２ビットのデータ列
として出力する。

【００８９】符号７２５はビット拡張部で、２値（１ビ
ット／画素）のデータを多値に変換する。

【００９０】図１４は、データ経路部７１１の内部構成
を示すブロック図で、７２６，７２７，７２８はラッ
チ、７２９はビット左右反転部、７３０はパイプライン
レジスタ、７３１はバレルシフタ、７３２はビット拡張
部で、これらは前記データ経路部７１０のラッチ、ビッ
ト左右反転部、パイプラインレジスタ、バレルシフタ及
びビット拡張部と同様の機能を有する。

【００９１】７３３は２項演算部で、前記データ経路部
７１０と同様の設定によりデータの１／０を反転させた
り、読みだし・モディファイ・書き込みモードにおいて
はページメモリ２８から読み出したデータと画像データ
転送制御部７０１を介して入力したデータとを設定によ
り論理和、論理積、排他的論理和等の論理演算による合
成処理を実行してページメモリ２８へ出力する。

【００９２】次に前記画像データ転送制御部７０１の制
御について述べると、画像データ転送制御部７０１が制
御する画像データの転送形態には次の２つの形態があ
る。

【００９３】１つの形態はシステム基本ユニット２の画
像バス２９上のＩ／Ｏデバイス間のデータ転送で、ソー
ス（転送元）／ディスティネーション（転送先）とも画
像バス２９上にあり、ソースから画像データ転送制御部
７０１内のデータバッファにデータを取り込む読み込み
サイクルとデータバッファ上のデータをディスティネー
ションに書き込む書き込みサイクルの２サイクルで構成
される。

【００９４】もう１つの形態はシステム基本ユニット２
の画像バス２９上のＩ／Ｏデバイスとページメモリ２８
間のデータ転送で、Ｉ／Ｏデバイスと画像データ転送制
御部７０１内のデータバッファ間のデータ転送サイクル
と、データバッファとページメモリ２８間のデータ転送
の２つのサイクルで構成される。

【００９５】ページメモリ２８とデータバッファ間は画
像バス２９と独立なため、２つのサイクルは並行して動
作することが可能となっている。

【００９６】また画像データ転送制御部７０１は上記し
た２つの形態のデータ転送を８チャンネル指定すること
が可能で、同時に８チャンネルのデータ転送が可能とな
っている。

【００９７】前記画像データ転送制御部７０１は、図１
５に示すように、データバッファ７４０、画像バス優先
度制御部７４１、画像バスタイミング制御部７４２、ペ
ージメモリ優先度制御部７４３、ページメモリタイミン
グ制御部７４４、ターミナルカウンタ７４５、割込制御
部７４６、制御バスインターフェース７４７、パラメー
タレジスタ７４８及びＩ／Ｏバッファ７４９により構成
されている。

【００９８】前記データバッファ７４０はデータ転送に
おいてソースからのデータを一時的に格納しておくデー
タレジスタをチャンネル数分有する。

【００９９】前記画像バス優先度制御部７４１は、画像
バス２９上のデバイスからのデータ転送リクエスト（Ｂ
ＤＲＱ）を入力し、所定の優先度制御によりデータ転送
を許可するデバイスを決定し、許可されたデバイスにデ
ータ転送を開始を通知（ＢＤＡＫ）する。

【０１００】前記画像バスタイミング制御部７４２は、
前記画像バス優先度制御部７４１の優先度制御結果に基
づいて決定したソースデバイスとディスティネーション
デバイス間のデータ転送のタイミング信号を生成し画像
バス２９に出力する。

【０１０１】前記ページメモリ優先度制御部７４３は、
データバッファ７４０が出力するリクエスト信号を入力
し、ページメモリ２８とデータバッファ７４０との間の
データ転送チャンネルを所定の優先度に基づいて決定す
る。

【０１０２】前記ページメモリタイミング制御部７４４
は、ページメモリ優先度制御部７４３の優先度制御結果
に基づいて決定した転送チャンネルのページメモリ２８
とデータバッファ７４０間のデータ転送のタイミング信
号を生成しアドレス制御回路２６に出力する。データバ
ッファ７４０からの転送リクエスト信号は、ページメモ
リ２８への書き込み処理においては画像バス２９上のデ
バイスからのデータがデータバッファ７４０内に格納さ
れている状態のときに、ページメモリ２８からのデータ
のリード処理においてはデータバッファ７４０内にデー
タが格納されていない状態のときに、ページメモリ優先
度制御部７４３に出力される。

【０１０３】前記ターミナルカウンタ７４５は、各チャ
ンネル毎の転送バイト数をカウントするもので、転送バ
イト数が設定値に達した転送チャンネルに対しては、画
像バスタイミング制御部７４２を介してデータ転送終了
信号（ＢＴＣ）を出力する。また設定により転送バイト
数が設定値に達した場合、前記割り込み制御部７４６か
ら制御バスインターフェース７４７、基本部システムバ
ス１６を介して基本ユニット１のＣＰＵ１１に転送終了
割り込みをかけることが可能となっている。

【０１０４】前記パラメータレジスタ７４８は、転送チ
ャンネル毎の転送元、転送先、転送バイト数、転送終了
時の割り込み処理の有無等を設定しておくレジスタであ
る。

【０１０５】前記画像バス２９は，３２ビットのデータ
幅を有し、１画素のビット幅によらず常に３２ビットの
データ転送が行われる。例えばスキャナ１３から２値
（１ビット／画素）のデータをページメモリ２８へ書き
込む場合は、画像バス２９上は３２画素データが一度に
画像データＩ／Ｆ２１０から画像データ転送制御部７０
１を介してページメモリ２８へ転送され、また多値（４
ビット／画素）のデータをページメモリ２８へ書き込む
場合は、８画素のデータが画像バス２９上を一度に転送
される。データの３２ビット化は画像バス２９上の各デ
バイスで１画素のビット数に応じてそれぞれ行われる。

【０１０６】前記画像バス２９上のデータ転送優先度制
御はプリンタ１５への出力、スキャナ１３からの入力処
理のように、データ転送を途中で停止したり、待たせた
りできないデバイスからの転送リクエストを優先的に許
可し、圧縮／伸長処理や解像度変換処理のようにデータ
転送を待たせることが可能なデバイスの転送リクエスト
は優先度の高いデバイスからの転送リクエストがないと
きのみ許可するというようにデバイスの性質により優先
度を決定するように決められている。

【０１０７】画像バス２９上のデータ転送タイミングと
して、ページメモリ２８からＩ／Ｏデバイスに対して画
像データを転送するときのタイミングを図１６に示し、
また、Ｉ／Ｏデバイスからページメモリ２８に対して画
像データを転送するときのタイミングを図１７に示す。

【０１０８】ここに、ＢＤＲＱはデバイスごとのデータ
転送リクエスト信号で、ＢＤＲＱ信号により画像バス優
先度制御部７４１は調停動作を開始する。ＢＤＡＫ信号
は画像バス優先度制御部７４１が出力する調停結果で、
ＢＤＡＫ信号がアクティブになったデバイスのデータ転
送を許可する。ＢＡＤＳは転送開始を示す信号、ＢＷ／
Ｒはデバイスへのアクセスが読みだしか書き込みかを示
す信号、ＢＲＤＹはデバイスからのデータ転送終了信号
である。

【０１０９】次に、画像バス２９上のデバイスで、ペー
ジメモリ２８とスキャナ１３あるいはプリンタ１５との
画像データ転送を画像処理回路１４を介してインタフェ
ース処理し、スキャナ１３から画素単位に入力される画
像データを１画素のビット数に応じてとりまとめる画素
を決定し、常に画像バス２９のデータ幅である３２ビッ
トのデータに変換して画像バス２９上に出力し、また、
画像バス２９から入力した３２ビットの画像データは１
画素単位に分割してプリンタ１５に出力する画像データ
Ｉ／Ｆ２１０について説明する。

【０１１０】この画像データＩ／Ｆ２１０の概要として
は、、画像処理回路１４との画像データのやり取り、プ
リンタコントローラ９との画像データのやりとりを行う
部分である。画像処理回路１４から受け取った画像デー
タ、画像処理回路１４へ出す画像データ、さらにプリン
タコントローラ９との間でやり取りされるデータはペー
ジメモリ２８と３２ビット幅の画像バス２９を通してや
り取りを行うものである。

【０１１１】前記画像データＩ／Ｆ２１０は、図１８に
示すように、画像処理部１４より転送されるスキャナ画
像データを入力する為のスキャナＩ／Ｆ８０１、入力さ
れたスキャナ画像データを画素ビット数単位に選択し画
像バス２９へ出力する為の３２ビット画像データに変換
するた為の３２ビット変換８０２、３２ビット変換部８
０２により作られた３２ビット画像データを画像バス２
９を通じてページメモリ２８へ転送するためのスキャナ
用の画像バスＩ／Ｆ８０３、ページメモリ２８のプリン
タ画像データを画像バス２９を通じて３２ビット単位に
転送入力する為のプリンタ用の画像バスＩ／Ｆ８０４、
画像バスＩ／Ｆ８０４に転送されたプリンタ画像データ
３２ビットを１画素のビット数単位に変換する為のＰｉ
ｘｅｌ変換８０５、入力されたページメモリ２８からの
プリンタ画像データを９０度右回転させ１画素のビット
数単位にして出力する為の回転処理部８０６、Ｐｉｘｅ
ｌ変換８０５又は回転処理部８０６からのプリンタ画像
データを画像処理回路１４へ出力する為のプリンタＩ／
Ｆ８０７、ページメモリ２８に対して拡張Ｉ／Ｆ用の画
像データを画像バス２９を通じて３２ビット単位に転送
入出力する為の画像バスＩ／Ｆ８０８、画像バスＩ／Ｆ
８０８へ入力された３２ビット画像データを８ビット単
位に変更する為のＬＷ→ｂｙｔｅ変換８０９、拡張Ｉ／
Ｆ８１１からの８ビット画像データを３２ビット単位の
画像データに変更する為のｂｙｔｅ→ＬＷ変換部８１
０、８ビット単位にページメモリ２８に対して入出力用
画像データを転送入出力する為の拡張Ｉ／Ｆ８１１、画
像データＩ／Ｆ２１０の内部画像データ全体の動きを制
御するシーケンス制御部８１２、各ブロックへの動作設
定及び動作状態を書き込み／読み出しする為のＳＹＳ−
Ｉ／Ｆ８１３、回転処理部８０６から１画素のビット数
単位で出力されたデータを一時的に格納しておくライン
バッファ８１４および８１５、Ｐｉｘｅｌ変換８０５と
回転処理部８０６とから入力された画像データを選択し
出力するセレクタ８１６、スキャナ画像データとページ
メモリ２８とから転送入力した画像データを合成してプ
リンタ画像データとして出力する合成処理８２０、およ
びセレクタ８１６と合成処理部８２０とから転送入力し
た画像データを選択しプリンタＩ／Ｆ８０７へ出力する
セレクタ８２４により構成されている。

【０１１２】次に、前記画像データＩ／Ｆ２１０の機能
について詳述する。 (a) スキャナ１３からの画像データをページメモリ２８
に転送する場合 画像処理回路１４から転送されたスキャナ画像データを
３２ビット変換部８０２により３２ビット単位のデータ
に変換し、画像バス２９を通じてページメモリ２８へ転
送する。

【０１１３】このとき、取り扱うスキャナ画像データは
１画素のビット数が８、４、２、１ビットの４種類で、
８ビット／画素では４画素分、４ビット／画素では８画
素分、２ビット／画素では１６画素分、１ビット／画素
では３２画素分を１度に画像バス２９へ出力する。但
し、１ページ単位では１画素のビット数は変化しない。 (b) ページメモリ２８から画像データをプリンタ１５に
転送する場合 ページメモリ２８の画像データを画像バス２９を通じて
３２ビット単位で画像データＩ／Ｆ２１０に入力し、画
素変換部８０５で画素単位の画像データに変換し、画像
処理回路１４へプリンタ用画像データとして転送する。

【０１１４】このとき、取り扱うプリンタ画像データは
１画素のビット数が４、２、１ビットの３種類である。
但し、１ページ単位では１画素のビット数は変化しな
い。

【０１１５】画像バス２９上では３２ビットを１度に画
像データＩ／Ｆ２１０へ転送する為、出力するプリンタ
画像データのビット数により画像バス上の１回の転送画
素数が変わる。４ビット／画素では８画素分を１回に画
像バス２９から入力する。２ビット／画素では１６画素
分、１ビット／画素では３２画素分を１回に画像バス２
９から入力する。 (c) ページメモリ２８から画像データを回転処理部８０
６を経由してプリンタ１５に転送する場合 ページメモリ２８上の画像データを画像バス２９を通じ
て２ビット単位で画像データＩ／Ｆ２１０に入力し、回
転処理部８０６で９０度右回転を行いプリンタ用画像デ
ータとして転送する。

【０１１６】このとき、取り扱うプリンタ画像データは
１画素のビット数が４、２、１ビットの３種類である。
但し、１ページ単位では１画素のビット数は変化しな
い。

【０１１７】回転処理部８０６では３種類のビット数を
有する画像データの回転をラインバッファ８１４，８１
５を使用して実行することができる。 (d) 拡張部から画像データをページメモリ２８へ転送す
る場合 拡張部、例えばプリンタコントローラ９の画像データを
拡張Ｉ／Ｆ８１１を通じて画像データＩ／Ｆ２１０に入
力し、ｂｙｔｅ→ＬＷ変換８１０により１回の転送ビッ
ト数である８ビットの４個分から３２ビットの画像デー
タに変換し、画像バス２９を通じてページメモリ２８へ
転送する。

【０１１８】このとき、取扱う画像データは１画素のビ
ット数が８、４、２、１ビットの４種類である。但し、
１ページ単位では１画素のビット数は変化しない。

【０１１９】拡張Ｉ／Ｆ８１１では８ビット単位の画像
転送を行っている為、８ビット／画素では１画素、４ビ
ット／画素では２画素、２ビット／画素では４画素分、
１ビット／画素では８画素を１回に転送することにな
る。 (e) ページメモリ２８から画像データを拡張部へ転送す
る場合 ページメモリ２８の画像データを画像バス２９を通じて
３２ビット単位で画像データＩ／Ｆ２１０へ入力し、Ｌ
Ｗ→ｂｙｔｅ変換８０９で８ビット単位の画像データに
変換し、拡張Ｉ／Ｆ８１１を通じて拡張部へ出力する。

【０１２０】このとき、取り扱われる画像データは１画
素のビット数が８、４、２、１ビットの４種類である。
但し、１ページ単位では１画素のビット数は変化しな
い。

【０１２１】拡張Ｉ／Ｆ８１１では、８ビット単位の画
像転送を行っている為、８ビット／画素では１画素、４
ビット／画素では２画素、２ビット／画素では４画素、
１ビット／画素では８画素を１回に転送することにな
る。 (f) リアルタイム合成コピーをする場合 画像処理１４からの転送されたスキャナ画像データとペ
ージメモリ２８の画像データを画像バス２９を通じて３
２ビット単位で画像データＩ／Ｆ２１０に入力し、Ｐｉ
ｘｅｌ変換８０５で画素単位の画像データに変換した画
像データと合成処理８２０で画像合成してプリンタＩ／
Ｆ８０７を通じてプリンタ用画像データとして画像処理
１４へ転送する。

【０１２２】このとき、取り扱われるスキャナ画像デー
タは１画素４、２、１ビットの３種類を有する。但し、
１ページ単位では１画素のビット数は変化しない。

【０１２３】また、このとき、取り扱われるプリンタ画
像データは１画素のビット数、４、２、１ビットの３種
類を有する。但し、１ページ単位では１画素のビット数
は変化しない。

【０１２４】画像バス２９は、３２ビット単位に画像デ
ータＩ／Ｆ２１０へ転送するため、出力するプリンタ画
像データのビット数により、画像バス２９における１回
分の転送における画素数が変わる。すなわち、画像デー
タＩ／Ｆ２１０が画像バス２９から１回に入力する画素
は、４ビット／画素では８画素分、２ビット／画素では
１６画素分、１ビット／画素では３２画素分である。

【０１２５】合成処理８２０では、スキャナ画像データ
４、２、１ビット／画素に対し、プリンタ画像データ
４、２、１ビット／画素を組み合わせて合成できる。

【０１２６】次に、スキャナ入力時の３２ビット変換処
理について説明する。

【０１２７】画像処理回路１４より画像データＩ／Ｆ２
１０へ転送入力されるスキャナ画像データはＳＤＡＴＸ
−１（Ｘは７〜０）の信号にＭＳＢ基準で使用されて転
送入力される。転送入力されたスキャナ画像データはス
キャナＩ／Ｆ８０１を通じてＴＤＸ−１（Ｘは７〜０）
の信号により３２ビット変換８０２へ転送される。この
時、ＳＤＡＴＸ−１の各信号は１対１でＴＤＸ−１の信
号に対応している。３２ビット変換８０２ではＴＤＸ−
１信号から１画素のビット数に対応して有効な画像デー
タのみを選択する。又、選択された画像データを３２ビ
ット単位の画像データに変換する。変換は８ビット／画
素時は４画素分、４ビット／画素時は８画素分、２ビッ
ト／画素時は１６画素分、１ビット／画素時は３２画素
分を１個の３２ビット画像データに変換する。

【０１２８】次に、各画素ビット時の変換後の出力信号
を示す。

【０１２９】８ビット／画素時は、ＴＤ［７：０］−１
の８ビットの画像データを、１画素目はＢＩＳＤ［０
７：００］−１へ、２画素目はＢＩＳＤ［１５：０８］
−１へ、３画素目はＢＩＳＤ［２３：１６］−１へ、４
画素目はＢＩＳＤ［３１：２４］−１へ出力する。

【０１３０】４ビット／画素時は、ＴＤ［７：４］−１
の４ビットの画像データを、１画素目はＢＩＳＤ［０
３：００］−１へ、２画素目はＢＩＳＤ［０７：０４］
−１へ、３画素目はＢＩＳＤ［１１：０８］−１へ、４
画素目はＢＩＳＤ［１５：１２］−１へ、５画素目はＢ
ＩＳＤ［１９：１６］−１へ、６画素目はＢＩＳＤ［２
３：２０］−１へ、７画素目はＢＩＳＤ［２７：２４］
−１へ、８画素目はＢＩＳＤ［３１：２８］−１へ出力
する。

【０１３１】２ビット／画素時は、ＴＤ［７：６］−１
の２ビットの画像データを、１画素目はＢＩＳＤ［０
１：００］−１へ、２画素目はＢＩＳＤ［０３：０２］
−１へ、３画素目はＢＩＳＤ［０５：０４］−１へ、４
画素目はＢＩＳＤ［０７：０６］−１へ、５画素目はＢ
ＩＳＤ［０９：０８］−１へ、６画素目はＢＩＳＤ［１
１：１０］−１へ、７画素目はＢＩＳＤ［１３：１２］
−１へ、８画素目はＢＩＳＤ［１５：１４］−１へ、９
画素目はＢＩＳＤ［１７：１６］−１へ、１０画素目は
ＢＩＳＤ［１９：１８］−１へ、１１画素目はＢＩＳＤ
［２１：２０］−１へ、１２画素目はＢＩＳＤ［２３：
２２］−１へ、１３画素目はＢＩＳＤ［２５：２４］−
１へ、１４画素目はＢＩＳＤ［２７：２６］−１へ、１
５画素目はＢＩＳＤ［２９：２８］−１へ、１６画素目
はＢＩＳＤ［３１：３０］−１へ出力する。

【０１３２】１ビット／画素時は、ＴＤ７−１の１ビッ
トの画像データを、１画素目はＢＩＳＤ００−１へ、２
画素目はＢＩＳＤ０１−１へ、３画素目はＢＩＳＤ０２
−１へ、４画素目はＢＩＳＤ０３−１へ、５画素目はＢ
ＩＳＤ０４−１へ、６画素目はＢＩＳＤ０５−１へ、７
画素目はＢＩＳＤ０６−１へ、８画素目はＢＩＳＤ０７
−１へ、９画素目はＢＩＳＤ０８−１へ、１０画素目は
ＢＩＳＤ０９−１へ、１１画素目はＢＩＳＤ１０−１
へ、１２画素目はＢＩＳＤ１１−１へ、１３画素目はＢ
ＩＳＤ１２−１へ、１４画素目はＢＩＳＤ１３−１へ、
１５画素目はＢＩＳＤ１４−１へ、１６画素目はＢＩＳ
Ｄ１５−１へ、１７画素目はＢＩＳＤ１６−１へ、１８
画素目はＢＩＳＤ１７−１へ、１９画素目はＢＩＳＤ１
８−１へ、２０画素目はＢＩＳＤ１９−１へ、２１画素
目はＢＩＳＤ２０−１へ、２２画素目はＢＩＳＤ２１−
１へ、２３画素目はＢＩＳＤ２２−１へ、２４画素目は
ＢＩＳＤ２３−１へ、２５画素目はＢＩＳＤ２４−１
へ、２６画素目はＢＩＳＤ２５−１へ、２７画素目はＢ
ＩＳＤ２６−１へ、２８画素目はＢＩＳＤ２７−１へ、
２９画素目はＢＩＳＤ２８−１へ、３０画素目はＢＩＳ
Ｄ２９−１へ、３１画素目はＢＩＳＤ３０−１へ、３２
画素目はＢＩＳＤ３１−１へ出力する。

【０１３３】但し、画像バスＩ／Ｆ（スキャナ）８０３
への転送は３２ビット分を１転送単位とし３２ビット分
揃った時点で出力が切り変わる。３２ビット変換部８０
２から出力された３２ビット単位の画像データＢＩＳＤ
［３１：００］−１は画像バスＩ／Ｆ（スキャナ）８０
３からＢＤ［３１：００］−１へ１：１にデータ転送さ
れる。

【０１３４】次に、プリンタ出力時のＰｉｘｅｌ変換処
理について説明する。

【０１３５】画像バス２９を通じて転送入力された画像
データＢＤ［３１：００］−１は画像バスＩ／Ｆ（プリ
ンタ）８０４にて１：１にＢＩＰＤ［３１：００］−１
信号としてＰｉｘｅｌ変換８０５へ入力される。

【０１３６】Ｐｉｘｅｌ変換８０５ではプリンタ出力用
画像データの１画素のビット数に対応してＢＩＰＤ［３
１：００］−１信号の最下位ビットから順番に１画素の
ビット数単位に選択出力される。

【０１３７】すなわち、４ビット／画素時には、１画素
目はＢＩＰＤ［０３：００］−１から、２画素目はＢＩ
ＰＤ［０７：０４］−１から、３画素目はＢＩＰＤ［１
１：０８］−１から、４画素目はＢＩＰＤ［１５：１
２］−１から、５画素目はＢＩＰＤ［１９：１６］−１
から、６画素目はＢＩＰＤ［２３：２０］−１から、７
画素目はＢＩＰＤ［２７：２４］−１から、８画素目は
ＢＩＰＤ［３１：２８］−１から選択しＰＸＤ［７：
４］−１信号に出力される。

【０１３８】また２ビット／画素時には、１画素目はＢ
ＩＰＤ［０１：００］−１から、２画素目はＢＩＰＤ
［０３：０２］−１から、３画素目はＢＩＰＤ［０５：
０４］−１から、４画素目はＢＩＰＤ［０７：０６］−
１から、５画素目はＢＩＰＤ［０９：０８］−１から、
６画素目はＢＩＰＤ［１１：１０］−１から、７画素目
はＢＩＰＤ［１３：１２］−１から、８画素目はＢＩＰ
Ｄ［１５：１４］−１から、９画素目はＢＩＰＤ［１
７：１６］−１から、１０画素目はＢＩＰＤ［１９：１
８］−１から、１１画素目はＢＩＰＤ［２１：２０］−
１から、１２画素目はＢＩＰＤ［２３：２２］−１か
ら、１３画素目はＢＩＰＤ［２５：２４］−１から、１
４画素目はＢＩＰＤ［２７：２６］−１から、１５画素
目はＢＩＰＤ［２９：２８］−１から、１６画素目はＢ
ＩＰＤ［３１：３０］−１から選択しＰＸＤ［７：６］
−１信号に出力される。

【０１３９】また１ビット／画素時には、１画素目はＢ
ＩＰＤ００−１から、２画素目はＢＩＰＤ０１−１か
ら、３画素目はＢＩＰＤ０２−１から、４画素目はＢＩ
ＰＤ０３−１から、５画素目はＢＩＰＤ０４−１から、
６画素目はＢＩＰＤ０５−１から、７画素目はＢＩＰＤ
０６−１から、８画素目はＢＩＰＤ０７−１から、９画
素目はＢＩＰＤ０８−１から、１０画素目はＢＩＰＤ０
９−１から、１１画素目はＢＩＰＤ１０−１から、１２
画素目はＢＩＰＤ１１−１から、１３画素目はＢＩＰＤ
１２−１から、１４画素目はＢＩＰＤ１３−１から、１
５画素目はＢＩＰＤ１４−１から、１６画素目はＢＩＰ
Ｄ１５−１から、１７画素目はＢＩＰＤ１６−１から、
１８画素目はＢＩＰＤ１７−１から、１９画素目はＢＩ
ＰＤ１８−１から、２０画素目はＢＩＰＤ１９−１か
ら、２１画素目はＢＩＰＤ２０−１から、２２画素目は
ＢＩＰＤ２１−１から、２３画素目はＢＩＰＤ２２−１
から、２４画素目はＢＩＰＤ２３−１から、２５画素目
はＢＩＰＤ２４−１から、２６画素目はＢＩＰＤ２５−
１から、２７画素目はＢＩＰＤ２６−１から、２８画素
目はＢＩＰＤ２７−１から、２９画素目はＢＩＰＤ２８
−１から、３０画素目はＢＩＰＤ２９−１から、３１画
素目はＢＩＰＤ３０−１から、３２画素目はＢＩＰＤ３
１−１から選択しＰＸＤ７−１信号に出力される。

【０１４０】Ｐｉｘｅｌ変換８０５から出力される画素
データは画像処理回路１４への１画素の画像転送スピー
ドに同期し１画素単位に変換される。その後セレクタ８
１６によりＰＩＤ［７：４］−１信号に１：１に変換さ
れ、画像処理回路１４はＰＤＡＴ［７：４］−１信号と
して転送出力される。

【０１４１】画像処理回路１４ではプリンタ画像データ
はＰＤＡＴ［７：４］−１信号に対して１画素のビット
数によりＭＳＢ基準で使用される。

【０１４２】次に、画像バス２９とのデータのインタフ
ェースについて説明する。

【０１４３】転送する画素の１画素ビット数により１回
の転送画素数は、８ビット／画素時は４画素、４ビット
／画素時は８画素、２ビット／画素時は１６画素、１ビ
ット／画素時は３２画素となる。

【０１４４】画像処理回路１４から画像データＩ／Ｆ２
１０へ転送入力されるスキャナ画像データは３２ビット
単位ではＤ０、Ｄ１、Ｄ２、‥‥Ｄｎ（ｎ：３、７、１
５、３１）の順番で入力され、３２ビットの最下位ビッ
トから１画素のビット単位に配置され、１画素のビット
内でも最下位ビットが３２ビットの最下位ビット側に配
置される。

【０１４５】ページメモリ２８への画像データの転送入
力は１画素のビット数によって配置が決められ、ページ
メモリ２８へ転送出力した配置とページメモリ２８から
転送入力した配置は変わらない。

【０１４６】ページメモリ２８から転送入力された画像
データは転送される画像データ３２ビット単位ではＤ
０、Ｄ１、Ｄ２、‥‥Ｄｎ（ｎ：３、７、１５、３１）
の順番で１画素単位の画素データに変換され、画像処理
回路１４へプリンタ画像データとして出力される。

【０１４７】次に、前記スキャナ１３からページメモリ
２８へのスキャナ入力動作について説明する。

【０１４８】前記スキャナ１３が読み取った８ビット／
画素の画像出力データは、画像処理回路１４を通じて８
ビット／画素または４ビット／画素または２ビット／画
素または１ビット／画素のスキャナ画像データとして画
像データインターフェース２１０へ転送され、その画像
データインターフェース２１０内部でスキャナ画像デー
タの複数画素（４、８、１６、３２画素）を集め、３２
ビット単位の転送データとして画像バス２９を通じてデ
ータ制御回路２７へＤＭＡ転送される。データ制御回路
２７ではアドレス制御回路２６で発生するページメモリ
２８のアドレスに３２ビットのスキャナ画像データの書
き込みを行う。

【０１４９】次に、ページメモリ２８からプリンタ１５
へのプリンタ出力動作について説明する。

【０１５０】ページメモリ２８からプリンタ１５へ画像
データを出力する。前記ページメモリ２８はアドレス制
御回路２６で発生するページメモリのアドレスにより３
２ビット単位に画像データをデータ制御回路２７へ転送
し、画像バス２９を通じて画像データインターフェース
２１０へＤＭＡ転送する。

【０１５１】前記画像データＩ／Ｆ２１０内部では３２
ビットの画像データからプリンタ１５へ出力する為の１
画素のビット数４ビット／画素または２ビット／画素ま
たは１ビット／画素に変換を行い、画像処理内部を通じ
てプリンタ１５へ転送出力する。

【０１５２】次に、本画像形成装置の主な動作モードの
処理フローについて説明する。

【０１５３】まず、ＦＡＸユニット８からページメモリ
２８へのコードデータ（圧縮画像データ）の入力処理に
ついて説明する。

【０１５４】図１９はＦＡＸ入力処理の一例を示すフロ
ーチャートである。

【０１５５】まず、ＦＡＸユニット８に対して、一定量
の受信データが蓄積されたときにページメモリ２８に対
する転送リクエストを発生するように設定する。

【０１５６】次に、転送チャンネルのＦＩＦＯに対し、
ＦＩＦＯ領域のスタートアドレス及びサイズを設定す
る。これによりページメモリ２８がＦＩＦＯメモリとし
て使用可能になる。

【０１５７】次に、データ制御回路２７及びシステム制
御回路２１に設定を行い、ＦＡＸユニット８からページ
メモリ２８に至るデータ及びアドレスの経路を作成す
る。

【０１５８】次に、ＦＩＦＯをイネーブルにし動作可能
状態にする。よって、これ以降、ＦＩＦＯ領域に読み込
み可能なデータがあれば、画像バスデバイス（この場合
圧縮・伸長回路２１１）はＦＩＦＯステータスがエンプ
エィーになるまでデータを読み出すことが出来る。

【０１５９】次に、システムＣＰＵ１１はＦＩＦＯのレ
ジスタを読んで、ＦＩＦＯの空き容量を調べ、ＦＡＸか
らの転送サイズ分の空きが出来るまで待つ。転送サイズ
分の空きが出来ると、システムＤＭＡコントローラ２３
に転送サイズを設定し、ＤＭＡ転送を開始する。

【０１６０】次に、ＦＡＸユニット８からの割り込みの
有無、及び、ＤＭＡ転送終了を調べ、ＦＡＸユニット８
から割り込みがあれば、ＦＡＸユニット８からステータ
スを読みだし、ステ−タスがエラーであればエラー処理
を、ステータスが終了であればＦＩＦＯをディスエーブ
ルにし、ＦＡＸユニット８の終了処理を行い、システム
ＤＭＡコントローラ２３のＦＩＦＯ転送チャンネルをデ
ィスエーブルにして一連の転送を終了する。

【０１６１】また、ＤＭＡ転送が終了した場合、次のデ
ータブロックの転送作業を行う。この動作は、ＦＡＸユ
ニット８からの終了割り込みが発生するまで繰り返され
る。

【０１６２】図２０はＦＡＸ入力処理の他の一例を示す
フローチャートである。

【０１６３】まず、ＦＡＸユニット８に対して、１つで
も受信データがあればページメモリ２８に対する転送リ
クエストを発生するように設定する。

【０１６４】次に、システムＤＭＡコントローラ２３に
ＦＡＸユニット８からのリクエストに対し１ワード単位
で転送するように設定する。

【０１６５】次に転送チャンネルのＦＩＦＯに対し、Ｆ
ＩＦＯ領域のスタートアドレス及びサイズを設定する。
これによりページメモリ２８がＦＩＦＯメモリとして使
用可能になる。

【０１６６】次に、データ制御回路２７及びシステム制
御回路２１に設定を行い、ＦＡＸユニット８からページ
メモリ２８に至るデータ及びアドレス経路を作成する。

【０１６７】次に、ＦＩＦＯをイネーブルにし動作可能
状態にする。よって、これ以降、ＦＡＸユニット８はＦ
ＩＦＯステータスがフルになるまで、すなわちＦＩＦＯ
領域に書き込み可能な空きがなくなるまでデータの書き
込みが可能であり、ＦＩＦＯ領域に読みだし可能なデー
タがあれば、画像バスデバイス（この場合圧縮・伸長回
路２１１）はＦＩＦＯステータスがエンプティーになる
までデータを読み出すことが出来る。

【０１６８】次に、ＦＡＸユニット８からの割り込みの
有無を調べ、ＦＡＸユニット８から割り込みがあれば、
ＦＡＸユニット８からステータスを読みだし、ステータ
スがエラーであればエラー処理を、ステータスが終了で
あればＦＩＦＯをディスエーブルし、ＦＡＸユニット８
の終了処理を行い、システムＤＭＡコントローラ２３の
ＦＩＦＯ転送チャンネルをディスエーブルにして一連の
転送を終了する。

【０１６９】次に、ページメモリ２８からＦＡＸユニッ
ト８へのコードデータ（圧縮画像データ）の出力処理に
ついて説明する。

【０１７０】図２１はＦＡＸ出力処理の一例を示すフロ
ーチャートである。

【０１７１】まず、ＦＡＸユニット８に対して、一定量
の受信データが取り込み可能なときにページメモリ２８
に対する転送リクエストを発生するように設定する。

【０１７２】次に、転送チャンネルのＦＩＦＯに対し、
ＦＩＦＯ領域のスタートアドレス及びサイズを設定す
る。これによりページメモリ２８がＦＩＦＯメモリとし
て使用可能になる。

【０１７３】次に、データ制御回路２７及びシステム制
御回路２１に設定を行い、ページメモリ２８からＦＡＸ
ユニット８に至るデータ及びアドレスの経路を作成す
る。

【０１７４】次に、ＦＩＦＯをイネーブルにし動作可能
状態にする。よって、これ以降、ＦＩＦＯ領域に書き込
み可能な空きがあれば、画像バスデバイス（この場合圧
縮・伸長回路２１１）はＦＩＦＯステータスがフルにな
るまでデータを書き込むことが出来る。

【０１７５】次に、システムＣＰＵ１１はＦＩＦＯのレ
ジスタを読んで、ＦＩＦＯ領域の未読み出しデータ量を
調べ、ＦＡＸユニット８への転送サイズ分のデータ量に
達するまで待つ。転送サイズ分のデータ量に達すると、
システムＤＭＡコントローラ２３に転送サイズを設定
し、ＤＭＡ転送を開始する。

【０１７６】次に、ＦＡＸユニット８からの割り込みの
有無、及び、ＤＭＡ転送終了を調べ、ＦＡＸユニット８
から割り込みがあれば、ＦＡＸユニット８からステータ
スを読んで、ステータスがエラーであればエラー処理
を、ステータスが終了であればＦＩＦＯをディスエーブ
ルにし、ＦＡＸユニット８の終了処理を行い、システム
ＤＭＡコントローラ２３のＦＩＦＯ転送チャンネルをデ
ィスエーブルにして一連の転送を終了する。

【０１７７】また、ＤＭＡ転送が終了した場合、次のデ
ータブロックの転送作業を行う。この動作は、ＦＡＸユ
ニット８からの終了割り込みが発生するまで繰り返され
る。

【０１７８】図２２はＦＡＸ出力処理の他の一例を示す
フローチャートである。

【０１７９】まず、ＦＡＸユニット８に対して、ひとつ
でもデータが取り込み可能なときにページメモリ２８に
対する転送リクエストを発生するように設定する。

【０１８０】次に、システムＤＭＡコントローラ２３に
ＦＡＸユニット８からのリクエストに対し１ワード単位
で転送するように設定する。

【０１８１】次に、転送チャンネルのＦＩＦＯに対し、
ＦＩＦＯの領域のスタートアドレス及びサイズを設定す
る。これによりページメモリ２８がＦＩＦＯメモリとし
て使用可能になる。

【０１８２】次に、データ制御回路２７及びシステム制
御回路２１に設定を行い、ページメモリ２８からＦＡＸ
ユニット８に至るデータ及びアドレス経路を作成する。

【０１８３】次に、ＦＩＦＯをイネーブルにし動作可能
状態にする。よって、これ以降、ＦＡＸユニット８はＦ
ＩＦＯステータスがエンプティーになるまで、すなわち
ＦＩＦＯ領域に未読み出しのデータがなくなるまでデー
タの読みだしが可能であり、ＦＩＦＯ領域に書き込み可
能な空きがあれば、画像バスデバイス（この場合圧縮・
伸長回路２１１）はＦＩＦＯステータスがフルになるま
でデータを書き込むことが出来る。

【０１８４】次に、ＦＡＸユニット８からの割り込みの
有無、及び、ＤＭＡ転送終了を調べ、ＦＡＸユニット８
から割り込みがあれば、ＦＡＸユニット８からステータ
スを読みだし、ステータスがエラーであればエラー処理
を、ステータスが終了であればＦＩＦＯをディスエーブ
ルにし、ＦＡＸユニット８の終了処理を行い、システム
ＤＭＡコントローラ２３のＦＩＦＯ転送チャンネルをデ
ィスエーブルにして一連の転送を終了する。

【０１８５】次にスキャナ１３で読み取った画像データ
をシステム拡張ユニット３内の保存手段である光ディス
ク装置（ＯＤＤ）３８に保存する場合の処理について説
明する。

【０１８６】ファイル登録処理の起動は基本ユニット１
のコントロールパネル１２上でユーザーがファイル登録
処理を選択することにより行われる。

【０１８７】システムＣＰＵ１１はファイル登録処理が
起動するとページメモリ２８の空き領域、圧縮・伸長回
路２１１の使用状況をチェックし使用可能であればシス
テム制御回路２１の通信メモリ２５を介してシステム拡
張ユニット３の拡張ＣＰＵ３１にファイル登録起動を通
知する。

【０１８８】ページメモリ２８上に空き領域がない場合
は“ページメモリＦＵＬＬ”をコントロールパネル１２
に表示し、圧縮・伸長回路２１１が他の処理（例えばＦ
ＡＸ送受信処理）で使用している場合は“デバイスＦＵ
ＬＬ”をコントロールパネル１２に表示しファイル登録
処理を終了させる。

【０１８９】システム拡張ユニット３のＣＰＵ３１はフ
ァイル登録処理が起動すると光ディスク装置３８に登録
処理の諸設定を行い、システム拡張ユニット３のＤＭＡ
コントローラ３２に転送元としてページメモリ２８上の
ＦＩＦＯを、転送先として光ディスク装置３８を設定し
て両者を転送待機状態にしておく。そしてＦＩＦＯ領域
にデータが書き込まれたかどうかをアドレス制御回路２
６がシステム制御回路２１に出力するＦＩＦＯ制御信号
（ＦＩＦＯ−ＦＵＬＬ、ＦＩＦＯ−ＥＭＰ、ＦＩＦＯ−
ＨＡＬＦ）を一定の時間ごとに監視する。

【０１９０】同時に基本ユニット１のＣＰＵ１１はスキ
ャナ１３からページメモリ２８へデータを書き込むため
にアドレス制御回路２６にアドレス発生チャンネルを、
画像データ転送制御部７０１にデータ転送チャンネル、
転送元（画像データＩ／Ｆ２１０）、転送先（ページメ
モリ２８）、転送バイト数等を設定し、またスキャナ１
３及び画像データＩ／Ｆ２１０に所定の設定を行って１
ビット／画素でデータをページメモリ２８へ取り込む。

【０１９１】次に基本ユニット１のＣＰＵ１１は圧縮・
伸長回路２１１に圧縮処理の諸設定を行い、画像データ
転送制御部７０１の転送チャンネルを２チャンネル使用
してページメモリ２８からスキャナ１３で読み取ったデ
ータを圧縮・伸長回路２１１へ送る設定と圧縮・伸長回
路２１１で圧縮したデータをページメモリ２８のＦＩＦ
Ｏ領域に書き込むように設定し、アドレス制御回路２６
に対してはページメモリ２８からデータを読み出す時に
使用するアドレス発生チャンネル、圧縮データをページ
メモリ２８へ書き込むときに使用するＦＩＦＯチャンネ
ルを設定してデータ転送を開始させる。

【０１９２】これによりページメモリ２８からアドレス
発生チャンネルに設定したアドレスの順番にデータが圧
縮・伸長回路２１１に入力され、圧縮・伸長回路２１１
で圧縮されたデータがページメモリ２８のＦＩＦＯ領域
に順次書き込まれていく。

【０１９３】システム拡張ユニット３のＣＰＵ３１はＦ
ＩＦＯ−ＨＡＬＦを監視し、ＦＩＦＯ領域に所定のデー
タ量だけデータが蓄積されると拡張ＤＭＡコントローラ
３２に対してデータ転送を開始させる。これを圧縮デー
タが全て転送されるまで繰り返す。

【０１９４】圧縮・伸長回路２１１は１ページの圧縮が
完了すると基本ユニット１のＣＰＵ１１に対して圧縮終
了割り込みをかける。ＣＰＵ１１は画像データ転送制御
部７０１のターミナルカウンタ７４５の転送カウント値
（圧縮・伸長回路２１１からページメモリ２８のＦＩＦ
Ｏ領域への転送チャンネル）を読み込むことにより１ペ
ージの圧縮データ量を知ることができこれを通信メモリ
２５を介してシステム拡張ユニット３のＣＰＵ３１に通
知する。

【０１９５】システム拡張ユニット３のＣＰＵ３１はＦ
ＩＦＯから光ディスク装置３８へのデータ転送が、この
圧縮データ量に達したところでデータ転送を終了させ
る。複数ページのファイル登録処理においては圧縮処理
のためのページメモリ２８から圧縮・伸長回路２１１へ
のデータの転送以降の処理と次のページのスキャナ１３
からページメモリ２８へのデータ入力処理が並行して動
作する。

【０１９６】次にシステム拡張ユニット３内の光ディス
ク装置３８に保存してある画像情報を基本ユニット１の
プリンタ１５から印字出力する処理を説明する。

【０１９７】起動はファイル登録処理と同様に基本ユニ
ット１のコントロールパネル１２上でユーザの選択によ
り発生し、システム拡張ユニット３のＣＰＵ３１に通信
メモリ２５を介して通知する。また使用するデバイス
（ページメモリ２８、圧縮・伸長回路２１１、光ディス
ク装置３８、拡張ＤＭＡコントローラ３２）が使用不可
の状態の時には基本ユニット１のＣＰＵ１１はコントロ
ールパネル１２に“デバイス−ＦＵＬＬ”を表示してフ
ァイル印刷処理を終了させる。

【０１９８】システム拡張ユニット３のＣＰＵ３１は、
ファイル印刷処理が起動すると光ディスク装置３８に印
刷（読み出し）処理の諸設定を行い、システム拡張ユニ
ット３のＤＭＡコントローラ３２に転送先としてページ
メモリ２８上のＦＩＦＯを、転送元として光ディスク装
置３８を設定して両者を転送待機状態にしておく。

【０１９９】そしてＦＩＦＯ領域に所定の空き領域が有
るかどうかをアドレス制御回路２６がシステム制御回路
２１に出力するＦＩＦＯ制御信号（ＦＩＦＯ−ＨＡＬ
Ｆ）を一定の時間ごとに監視し、空き領域があればＤＭ
Ａコントローラ３２にデータ転送を開始させる。これを
１ページ分繰り返す。

【０２００】同時に基本ユニット１のＣＰＵ１１は圧縮
・伸長回路２１１に伸長処理の諸設定を行い、画像デー
タ転送制御部７０１の転送チャンネルを２チャンネル使
用して、１チャンネルは光ディスク装置３８からページ
メモリ２８のＦＩＦＯ領域に書き込まれたデータを伸長
処理するよう転送元としてページメモリ２８のＦＩＦＯ
領域、転送先として圧縮・伸長回路２１１を設定し、も
う１チャンネルは伸長したデータをページメモリ２８へ
書き込むために転送元として圧縮・伸長回路２１１、転
送先としてページメモリ２８を設定し、アドレス制御回
路２６に対してはＦＩＦＯからのデータリードのための
チャンネル、伸長されたデータを書き込むためのアドレ
スを生成するアドレスチャンネルを設定し、データ転送
を開始する。

【０２０１】こうして光ディスク装置３８から読出され
た圧縮データは、ページメモリ２８のＦＩＦＯ領域を通
って圧縮・伸長回路２１１で伸長処理が施された後、ペ
ージメモリ２８の所定の領域に画像データとして書き込
まれる。

【０２０２】圧縮・伸長回路２１１は、伸長処理におい
て圧縮データの中から１ページの終了を解釈すると、基
本ユニット１のＣＰＵ１１に対して割り込みにより伸長
処理終了を通知する。

【０２０３】基本ユニット１のＣＰＵ１１は次に転送元
として伸長したデータが格納されているページメモリ２
８、転送先としてプリンタ１５を設定し、ページメモリ
２８からデータ読み出すアドレスを出力するアドレス発
生チャンネルをアドレス制御回路２６に設定し、画像デ
ータＩ／Ｆ２１０及びプリンタ１５に印刷処理のための
所定の設定を行ってからデータ転送を開始させる。

【０２０４】これによりページメモリ２８からアドレス
発生チャンネルに設定したアドレスの順番に伸長したイ
メージデータが画像データＩ／Ｆ２１０を介してプリン
タ１５へ出力され、プリンタ１５にて可視化される。

【０２０５】１ページの印刷処理が終了するとプリンタ
１５から印字終了割込みが基本ユニット１のＣＰＵ１１
に対して出力される。複数ページのファイル印刷処理に
おいては伸長したデータの印刷処理と次ページの伸長処
理は並行して動作する。

【０２０６】次に、同時並行動作について説明する。

【０２０７】本画像形成装置では使用デバイス（スキャ
ナ１３、プリンタ１５、圧縮・伸長回路２１１、解像度
変換・２値回転回路２１２）が競合しない複数の処理を
同時に処理することが可能となっている。

【０２０８】例えばスキャナ１３からページメモリ２８
への画像データの入力処理、ページメモリ２８上の画像
データのプリンタ１５への出力処理、光ディスク装置３
８へ画像データを蓄積するためのページメモリ２８上の
画像データを解像度変換した後、圧縮処理する解像度変
換／圧縮処理、これらは使用デバイスが競合しないため
同時並行処理ができる。

【０２０９】例えばスキャナ入力処理（スキャナ１３→
画像処理回路１４→画像データＩ／Ｆ２１０→データ制
御回路２７→ページメモリ２８）、プリンタ出力処理
（ページメモリ２８→データ制御回路２７→画像データ
Ｉ／Ｆ２１０→画像処理回路１４→スキャナ１３）及び
解像度変換／圧縮処理（ページメモリ２８→データ制御
回路２７→解像度変換・２値回転回路２１２→データ制
御回路２７→圧縮・伸長回路２１１→データ制御回路２
７→ページメモリ２８）の３つの処理同時並行処理につ
いて述べる。

【０２１０】画像バス２９は画像バス上のデータ制御回
路２７のみがマスタとなるシングルマスタ構成であり、
各Ｉ／ＯデバイスはＤＭＡ転送リクエスト（ＢＤＲＱ）
信号をアクティブにすることによりマスタに対してＤＭ
Ａ転送を要求する。

【０２１１】マスタは各Ｉ／ＯデバイスからのＤＭＡ要
求を調停し、ただ１つのＩ／Ｏデバイスに対してＤＭＡ
転送を許可するＤＭＡ応答（ＢＤＡＫ）信号を送出し、
データ転送を行う。

【０２１２】ＤＭＡ転送リクエスト信号が１つだけで優
先度制御をする必要がない場合の基本的なデータ転送タ
イミングを図２３及び図２４に示す。またスキャナ入力
処理、プリンタ出力処理及び解像度変換／圧縮処理の３
つの処理の各デバイスとデータ制御回路２７のＤＭＡ転
送リクエスト（ＢＤＲＥＱ）信号とＤＭＡ応答（ＢＤＡ
ＣＫ）信号の接続模式図を図２５に示す。

【０２１３】また各デバイスに対するＤＭＡ転送リクエ
スト信号チャンネルの対応について述べると、ＢＤＲＱ
0 −1 のチャンネルは出力でスキャナ１３、ＢＤＲＱ1
−1のチャンネルは入力でプリンタ１５、ＢＤＲＱ2 −1
のチャンネルは出力で解像度変換・２値回転回路２１
２、ＢＤＲＱ3 −1 のチャンネルは入力で解像度変換・
２値回転回路２１２、ＢＤＲＱ4 −1 のチャンネルは出
力で圧縮・伸長回路２１１、ＢＤＲＱ5 −1 のチャンネ
ルは入力で圧縮・伸長回路２１１、ＢＤＲＱ6−1 のチ
ャンネルは出力で拡張部画像バス４５、ＢＤＲＱ7 −1
のチャンネルは入力で拡張部画像バス４５にそれぞれ対
応している。

【０２１４】これらの３つの処理が同時に起動したと
き、画像データは画像バス上を時分割処理して転送され
る。データ転送の優先度制御は各デバイスからのＤＭＡ
転送リクエスト信号をもとにデータ制御回路２７内の画
像バス優先制御回路７４１で行われ、唯一のデバイスに
対してＤＭＡ応答信号（ＢＤＡＣＫ）を出力する。

【０２１５】図２６は合成処理の構成を示すブロック図
である。

【０２１６】この合成処理８２０内には、スキャナ１３
から取り込まれた画像データＴＤ[７：０] から上記４
ビットＴＤ[ ７：４] −１のみ入力される。この信号は
４ビット変換（スキャナ）８２１で４ビットの画像デー
タＳＭＤ[ ７：０] −１に変換される。Ｐｉｘｅｌ変換
８０５から入力されたページメモリ２８の画像データＰ
ＸＤ[ ７：０] −１は４ビット変換（プリンタ）８２３
で４ビットの画像データＰＭＤ[ ７：４] −１に変換さ
れる。２つの信号は合成ブロック８２２に入力され画像
合成された画像データＭＤ[ ７：４] −１としてセレク
タ８２４に出力される。

【０２１７】４ビット変換部（スキャナ）８２１では図
２７の変換が行われる。

【０２１８】スキャナ画像データＴＤ[ ７：０] −１は
１ビット／画素時上位１ビットＴＤ７−１のみＳＳ７−
１となりＴＤ[ ６：４] −１は“０”がＳＳ[ ６：４]
−１に出力される。ＳＳ[ ７：４] −１は“０”と
“８”（ＨＥＸ）の２種類であるから“０”→“０”
（ＨＥＸ）、“８”→“Ｆ”（ＨＥＸ）に変換されＳＭ
Ｄ[７：４] −１信号として出力される。

【０２１９】スキャナ画像データＴＤ[ ７：０] −１は
２ビット／画素時上位２ビットＴＤ[ ７：６] −１のみ
ＳＳ[ ７：６] −１となりＴＤ[ ５：４] −１は“０”
がＳＳ[ ５：４] −１に出力される。ＳＳ[ ７：４] −
１は“０”と“４”と“８”と“Ｃ”（ＨＥＸ）の４種
類であるから“０”→“０”（ＨＥＸ）、“４”→
“５”（ＨＥＸ）、“８”→“Ａ”（ＨＥＸ）、“Ｃ”
→“Ｆ”（ＨＥＸ）に変換されＳＭＤ[ ７：４] −１信
号として出力される。

【０２２０】スキャナ画像データＴＤ[ ７：０] −１
は、４ビット／画素時上位４ビットＴＤ[ ７：４] −１
のみＳＳ[ ７：４] −１となり、ＳＳ[ ７：４] −１に
出力される。ＳＳ[ ７：４] −１は“０”〜“Ｆ”（Ｈ
ＥＸ）の１６種類そのままＳＭＤ[ ７：４] −１信号と
して出力される。

【０２２１】４ビット変換部（プリンタ）８２３では図
２７の変換が行われる。

【０２２２】プリンタ画像データＰＸＤ[ ７：０] −１
は１ビット／画素時上位１ビットＰＸＤ７−１のみＰＳ
７−１となりＰＸＤ[ ６：４] −１は“０”がＰＳ[
６：４] −１に出力される。ＰＳ[ ７：６] −１は
“０”と“８”（ＨＥＸ）の２種類であるから“０”→
“０”（ＨＥＸ）、“８”→“Ｆ”（ＨＥＸ）に変換さ
れＰＭＤ[ ７：４] −１信号として出力される。

【０２２３】スキャナ画像データＰＸＤ[ ７：０] −１
が２ビット／画素時上位２ビットＰＸＤ[ ７：６] −１
のみＰＳ[ ７：６] −１となりＰＸＤ[ ５：４] −１は
“０”がＰＳ[ ５：４] −１に出力される。ＰＳ[ ７：
４] −１は“０”と“４と“８”と“Ｃ”（ＨＥＸ）の
４種類であるから“０”→“０”（ＨＥＸ）、“４”→
“５”（ＨＥＸ）、“８”→“Ａ”（ＨＥＸ）、“Ｃ”
→“Ｆ”（ＨＥＸ）に変換されＰＭＤ[ ７：４] −１信
号として出力される。

【０２２４】スキャナ画像データＰＸＤ[ ７：０] −１
は、４ビット／画素時ＰＸＤ[ ７：４] −１がそのまま
ＳＳ[ ７：４] −１となり出力される。ＰＳ[ ７：４]
−１は“０”〜“Ｆ”（ＨＥＸ）の１６種類の画像デー
タとしてそのままＰＭＤ[ ７：４] −１信号として出力
される。

【０２２５】合成ブロック部８２２では図２８のような
合成変換がおこなわれてＭＤ[ ７：４] −１信号として
出力される。図２８の合成パターンはＰＭＤ[ ７：４]
−１信号とＳＭＤ[ ７：４] −１信号のより大きい値を
ＳＭ[ ７：４] −１として出力するものである。（ＭＡ
Ｘ値合成）これ以外にもパターンの組み合わせにより合
成を行うことができる。

【０２２６】４ビット変換部（スキャナ）８２１、４ビ
ット変換部（プリンタ）８２３、合成ブロック部８２２
により、スキャナ画像データとプリンタ画像データとの
画素ビットが異なっていても同一の画素ビットに変換さ
れるので合成することができる。

【０２２７】図２９はリアルタイムで合成する時の画像
データＩ／Ｆ２１０における処理を示す説明図である。

【０２２８】画像データＩ／Ｆ２１０ではスキャナ画像
データを１ラインの画像データを示すＳＨＤＥＮ−０信
号と１ページのライン数を示すＳＶＤＥＮ−０信号によ
り取り込み、内部でスキャナ１ライン画像抽出信号によ
り合成処理で必要な１ラインの画像データとして抽出
し、合成画像データ（ＳＣ）として合成処理８２０に入
力する。

【０２２９】ページメモリ２８の画像データは画像バス
２９により３２ビット単位に取り込まれる。１ラインの
画像データの先端と後端で６４ビット以内の無効データ
が付随している為、これらをＢｙｔｅ変換内６４ビット
シフトブロックで削除し、ページメモリ画像データとし
て合成処理部８２０に入力する。合成処理８２０に入力
されたスキャン画像データとプリンタ画像データは１ラ
インで同一画素数であり、１ページで同一ライン数であ
る。合成出力された画像データは１ライン画像データを
示すＰＨＤＥＮ−０信号と１ページのライン数を示すＰ
ＶＤＥＮ−０信号に同期してプリンタ画像データとして
画像処理回路１４に出力される。

【０２３０】図３０はリアルタイム合成のデータの流れ
を示した説明図である。スキャナ１３は画像データを読
み取りながら画像処理回路１４に画像データを転送し、
画像処理回路１４では画像処理を行いながらシステム基
本ユニット２へ画像データを転送する。スキャナ画像デ
ータはシステム基本ユニット２の画像データＩ／Ｆ２１
０内の合成処理８２０に入力されページメモリ２８から
転送された画像データと合成処理され再び画像処理回路
１４へ転送される。画像処理回路１４では転送入力され
た画像データを画像処理しながらプリンタ１５へ出力す
る。

【０２３１】図３１はスキャナ１３からプリンタ１５ま
での画像データと制御信号を示す説明図である。

【０２３２】信号ＰＨＳＹＮ−０はプリンタ内部でポリ
ゴンミラーの回転によるレーザ光の走査からフォトディ
テクタによって発生した１ライン単位の基準信号であ
る。

【０２３３】信号ＤＶＤＥＮ−０、ＤＨＤＥＮ−０、Ｄ
ＤＡＴ−１、ＭＣＬＫ−１はスキャナから画像処理回路
１４の平滑化エッジ強調回路１４１への垂直同期信号、
水平同期信号、画像データ、画像データ転送クロックで
ある。

【０２３４】信号ＲＶＤＥＮ−０、ＲＨＤＥＮ−０、Ｒ
ＤＡＴ−１、ＭＣＬＫ−１は平滑化エッジ強調回路１４
１から編集／移動回路１４２への垂直同期信号、水平同
期信号、画像データ、画像データ転送クロックである。

【０２３５】信号ＬＶＤＥＮ−０、ＬＨＤＥＮ−０、Ｌ
ＤＡＴ−１、ＭＣＬＫ−１は編集／移動回路１４２から
拡大／縮小回路１４３への垂直同期信号、水平同期信
号、画像データ、画像データ転送クロックである。

【０２３６】信号ＥＶＤＥＮ−０、ＥＨＤＥＮ−０、Ｅ
ＤＡＴ−１、ＭＣＬＫ−１は拡大／縮小回路１４３から
階調変換回路１４４への垂直同期信号、水平同期信号、
画像データ、画像データ転送クロックである。

【０２３７】信号ＨＶＤＥＮ−０、ＨＨＤＥＮ−０、Ｈ
ＤＡＴ−１、ＨＣＬＫ−１は階調変換回路１４４からプ
リンタ１５への垂直同期信号、水平同期振動、画像デー
タ、画像データ転送クロックである。

【０２３８】通常のコピー動作時にはスキャナ１３→平
滑化エッジ強調回路１４１→編集／移動回路１４２→拡
大／縮小回路１４３→階調変換回路１４４→プリンタ１
５のデータ転送経路を取る。

【０２３９】図３２はリアルタイムに合成する時の画像
データと制御信号を示す説明図である。

【０２４０】信号ＳＶＤＥＮ−０、ＳＨＤＥＮ−０、Ｓ
ＤＡＴ−１、ＳＤＣＬＫ−１は階調変換回路１４４から
画像データＩ／Ｆ２１０への垂直同期信号、水平同期信
号、画像データ、画像データ転送クロックである。

【０２４１】信号ＰＶＤＥＮ−０、ＰＨＤＥＮ−０、Ｐ
ＤＡＴ−１、ＰＤＣＬＫ−１は画像データＩ／Ｆ２１０
から階調変換回路１４４への垂直同期信号、水平同期信
号、画像データ、画像データ転送クロックである。

【０２４２】リアルタイム合成時はスキャナ１３から階
調変換回路１４４までは通常コピーと同様の経路を通り
階調変換回路１４４からスキャナ画像データを画像デー
タＩ／Ｆ２１０へ転送し、画像データＩ／Ｆ２１０内で
合成処理された画像データは再び階調変換回路１４４へ
転送されプリンタ１５へ出力される。

【０２４３】図３３はリアルタイム画像合成コピー時の
各画像データと制御信号のタイミング図である。

【０２４４】信号ＳＩＶＤＥＮ−０、ＳＩＨＤＥＮ−
０、ＳＩＤＡＴ−１、ＳＩＣＬＫ−１はスキャナ１３内
の垂直同期信号、水平同期信号、画像データ、画像デー
タ転送クロックである。

【０２４５】信号ＰＩＶＤＥＮ−０、ＰＩＨＤＥＮ−
０、ＰＩＤＡＴ−１、ＰＩＣＬＫ−１はプリンタ１５内
の垂直同期信号、水平同期信号、画像データ、画像デー
タ転送クロックである。

【０２４６】スキャナ１３はＰＨＳＹＮ−０信号からＳ
ＩＨＤＥＮ−０信号を作り原稿より読み取った１ライン
分の画像データをスキャナ１３内ダブルラインバッファ
（図示しない）に書き込む。ダブルラインバッファの反
対側より１ライン前の画像データを読み出しＤＨＤＥＮ
−０信号に同期させて平滑化エッジ強調回路１４１へ出
力する。

【０２４７】平滑化エッジ強調回路１４１では画像処理
を行い処理時間分だけ遅延させて１ラインの画像データ
をＲＨＤＥＮ−０信号に同期して編集／移動回路１４２
へ出力する。

【０２４８】編集／移動回路１４２では画像処理を行い
処理時間分だけ遅延させて１ラインの画像データをＬＨ
ＤＥＮ−０信号に同期して拡大／縮小回路１４３へ出力
する。拡大／縮小回路１４３では画像処理を行い処理時
間分だけ遅延させて１ラインの画像データをＥＨＤＥＮ
−０信号に同期して階調変換回路１４４へ出力する。

【０２４９】階調変換回路１４４では画像処理を行い処
理時間分だけ遅延させて１ラインへの画像データをＳＨ
ＤＥＮ−０信号に同期して画像データＩ／Ｆ２１０へ出
力する。

【０２５０】画像データＩ／Ｆ２１０では転送入力され
た画像データとページメモリ２８の画像データを合成処
理し処理時間分だけ遅延させて１ラインの画像データを
ＰＨＤＥＮ−０信号に同期して階調変換回路１４４へ出
力する。

【０２５１】階調変換回路１４４では画像処理を行い処
理時間分だけ遅延させて１ラインの画像データをＨＨＤ
ＥＮ−０信号に同期してプリンタ１５へ出力する。

【０２５２】プリンタ１５はＨＨＤＥＮ−０信号により
１ライン画像データをプリンタ内のダブルラインバッフ
ァ（図示しない）に書き込む。ダブルラインバッファの
反対側より１ライン前の画像データをＰＩＨＤＥＮ−０
信号に同期して読みだしレーザ変調して静電ドラム（図
示せず）へ複写する。

【０２５３】スキャナ画像データＳＩＤＡＴ−１はＳＩ
ＶＤＥＮ−０とＳＩＨＤＥＮ−０信号が共にイネーブル
状態“０”の時にＳＩＣＬＫ−１信号に同期してダブル
バッファに書き込まれる。

【０２５４】画像データ＊ＤＡＴ−１は各ブロック間の
＊ＶＤＥＮ−０と＊ＨＤＥＮ−０（＊はＤ、Ｒ、Ｌ、
Ｅ、Ｈ）信号が共にイネーブル状態“０”の時にＭＣＬ
Ｋ−１信号に同期して転送される。

【０２５５】プリンタ画像データＰＩＤＡＴ−１はＰＩ
ＶＤＥＮ−０とＰＩＨＤＥＮ−０信号が共にイネーブル
状態“０”の時にＰＩＣＬＫ−１信号に同期してダブル
バッファより読みだされる。

【０２５６】平滑化エッジ強調回路１４１内における画
像処理は１ライン分必要としている為、編集／移動回路
１４２への転送は１ライン分遅延している。＊ＨＤＥＮ
−０（＊はＳＩ、Ｄ、Ｒ、Ｌ、Ｅ、Ｈ、ＰＩ）信号のイ
ネーブル“０”はＨＳＹＮＣ−０信号イネーブル“０”
とオーバーラップさせない。これはスキャナとプリンタ
がＨＳＹＮＣ−０信号により各ダブルバッファの読みだ
し／書き込みタイミングを切り換える為である。

【０２５７】通常、コピー動作時には各ブロック（スキ
ャナ１３、平滑化エッジ強調回路１４１、編集／移動回
路１４２、拡大／縮小回路１４３、階調変換回路１４
４、画像データＩ／Ｆ２１０、プリンタ１５）がパイプ
ライン処理で画像処理を行い、スキャナ１３とプリンタ
１５が同時動作中にコピー動作が完結するリアルタイム
画像合成コピーである。（注：画像処理に必要なライン
数（コピー処理全体で１ページ以内のライン数であるこ
と）また画素数遅延は許容範囲とする。又ページメモリ
からの画像データの読みだし及び画像データＩ／Ｆへの
画像転送も同時に行われる。） 図３５は画像データＩ／Ｆ２１０内の３２ビット変換部
８０２内の１ライン画像データの６４ビット幅内のシフ
ト動作部分の構成図を、図３６は画素変換部８０５内の
１ライン画像データの６４ビット幅内のシフト動作部分
の構成図を、図３７はデータ制御部２７内で１ライン画
像データの６４ビット幅シフト動作を示す説明図であ
る。

【０２５８】３２ビット変換部８０２では３２ビット幅
のレジスタ２個を交互に切り換えて画像バスＩ／Ｆ（ス
キャナ）８０３へ出力する。画像処理回路１４からのＨ
ＳＹＮＣ−０信号により３２ビットレジスタ（Ａ）と３
２ビットレジスタ（Ｂ）は“０”信号でクリアされる。
次にスキャナから転送されたライン画像データの１画素
目は１ライン毎スタートポイントが示すビットからレジ
スタに格納される。１ライン毎スタートポイントは０〜
６３ビットの間でスキャナ画像データの画素ビット数単
位に設定できる。１ライン全ての画像データをレジスタ
にロードすると６４ビット幅でストアされなかったビッ
ト位置には“０”が格納されて６４ビット単位の画像デ
ータとして画像バスＩ／Ｆ（スキャナ）８０３に転送さ
れる。

【０２５９】Ｐｉｘｅｌ変換８０５では３２ビット幅の
レジスタ２個を交互に切り換えて画像バスＩ／Ｆ（プリ
ンタ）８０４からの画像データを格納しページメモリ２
８から転送される画素ビット数単位にＬＳＢ側より読み
だし１画素単位の画像データとして合成処理８２０また
はプリンタＩ／Ｆ８０７に出力する。３２ビットレジス
タ（Ｃ）と３２ビットレジスタ（Ｄ）に格納された１ラ
イン画像データの先頭６４ビットは１ライン毎リードス
タートポイントから１画素目が読み出される。１ライン
毎リードスタートポイントは０〜６３ビットの間でペー
ジメモリ２８から転送される画像データの画素ビット数
単位に設定できる。１ラインの画像データをレジスタか
ら読み込み開始するタイミングは、画像処理回路１４か
らのＨＳＹＮＣ−０信号“０”を検出してからである。
１ライン分の画像データを読みだしした時点で、次ライ
ンの画像データにおける先頭６４ビットがレジスタに格
納される。

【０２６０】画像データが画素単位でシフトされる状態
を図３７に示す。

【０２６１】ページメモリに書き込みをする場合は、３
２ビットレジスタ（Ｅ）、３２ビットレジスタ（Ｆ）に
格納された画像データは６４ビットレジスタ（Ａ）、６
４ビットレジスタ（Ｂ）に格納する際にデータシフトが
行われる。

【０２６２】ページメモリ２８から読み出す場合は、６
４ビットレジスタ（Ａ）、６４ビットレジスタ（Ｂ）に
格納された画像データは３２ビットレジスタ（Ｅ）、３
２ビットレジスタ（Ｆ）に格納する際にデータシフトが
行われる。

【０２６３】この場合の回路構成は、シフトレジスタ回
路を使用したものと、セレクタ回路を使用したものが考
えられるが、シフトレジスタ回路を使用したものはシフ
トに時間が掛かり、セレクタ回路を使用したものは回路
規模が大きくなる。

【０２６４】図３４は１ラインの画像データを１ライン
単位でデータシフトした場合を示した説明図である。

【０２６５】ここで示すように、１ラインで６４ビット
の１画素ビット数単位のデータシフトを行う。シフトし
て余分なビットには無効画像データ“０”データ（白）
を付加する。

【０２６６】図３９における２４ビットシフトはページ
メモリ２８の読みだし開始アドレスをＡからＢへ変更
し、画像データＩ／Ｆ２１０へ６４ビットシフトしたデ
ータとスキャナ１３への入力時の画像データ領域のオー
バーラップした画像データを転送する。画像データＩ／
Ｆ２１０内のＰｉｘｅｌ変換８０５において８ビット分
の画像データを逆にシフト得られたものである。

【０２６７】この処理により、リアルタイムに合成した
時に、スキャナ１３への入力時から２４ビットのシフト
を行ったページメモリ画像データとスキャナ画像データ
とを画像合成したプリンタ出力が得られる。

【０２６８】Ｐｉｘｅｌ変換８０５におけるシフト量を
換えることにより画素単位の位置設定が可能となる。

【０２６９】図４０における２ページ目の画像データの
書き込みは書き込み開始アドレスをＡからＢへ変更し画
像データをページメモリ２８へ書き込む。この時、画像
データＩ／Ｆ２１０内の３２ビット変換において画像デ
ータを４０ビット分シフトさせたものをページメモリ２
８へ転送すると、点線枠の位置へ書き込むことができ
る。３２ビット変換部８０２のシフト量を換えることに
よりページ間隔は画素単位に設定できることになる。

【０２７０】

【発明の効果】以上詳述したように本発明によれば、例
えばスキャナから読み込まれた画像データをページメモ
リに格納する際に、このページメモリの読み出し／書き
込み単位である所定ビット幅内で、前記画像データを構
成する画素単位で画像データのビットシフトを行い、あ
るいはページメモリから読み出された画像データを構成
する画素単位で前記画像データのビットシフトを行い、
画素単位で必要なシフトが行われた画像データをプリン
タへ出力することにより、ページメモリに格納された画
像データに対して画素単位で位置決めされた画像合成を
行うことができる画像形成装置を提供できる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す全体のブロック図。

【図２】同実施例の基本ユニットの構成を示すブロック
図。

【図３】図２の画像処理回路の構成を示すブロック図。

【図４】同実施例のシステム基本ユニットの構成を示す
ブロック図。

【図５】同実施例のシステム拡張ユニットの構成を示す
ブロック図。

【図６】同実施例のシステム制御回路の構成を示すブロ
ック図。

【図７】同実施例の通信メモリアクセス制御回路の構成
を示すブロック図。

【図８】同実施例のページメモリアクセス制御回路の構
成を示すブロック図。

【図９】同実施例のアドレス制御回路の構成を示すブロ
ック図。

【図１０】同実施例のアドレス発生部のアドレス発生方
向の例を示す説明図。

【図１１】同実施例のデータ制御回路の構成を示すブロ
ック図。

【図１２】同実施例のイメージ処理部の構成を示すブロ
ック図。

【図１３】同実施例のリード用のデータ経路部の構成を
示すブロック図。

【図１４】同実施例のライト用のデータ経路部の構成を
示すブロック図。

【図１５】同実施例の画像データ転送制御部の構成を示
すブロック図。

【図１６】同実施例においてページメモリからＩ／Ｏデ
バイスに対してデータ転送するときの画像バス上のデー
タ転送タイミング図。

【図１７】同実施例においてＩ／Ｏデバイスからページ
メモリに対してデータ転送するときの画像バス上のデー
タ転送タイミング図。

【図１８】同実施例の画像データインターフェースの構
成を示すブロック説明図。

【図１９】同実施例のＦＡＸ入力処理の一例を示すフロ
ーチャート。

【図２０】同実施例のＦＡＸ入力処理の他の一例を示す
フローチャート。

【図２１】同実施例のＦＡＸ出力処理の一例を示すフロ
ーチャート。

【図２２】同実施例のＦＡＸ出力処理の他の一例を示す
フローチャート。

【図２３】同実施例において優先度制御をする必要がな
い場合の基本的なデータ転送タイミングを示す図。

【図２４】同実施例において優先度制御をする必要がな
い場合の基本的なデータ転送タイミングを示す図。

【図２５】同実施例においてスキャナ入力、プリンタ出
力、解像度変換、圧縮・伸長の各処理に使用する信号を
示すブロック説明図。

【図２６】同実施例における合成処理部を示すブロック
説明図。

【図２７】同実施例のスキャナとプリンタにおける画像
データ変換（４ビット変換）を示す説明図。

【図２８】同実施例における合成ブロック内合成パター
ンを示す説明図。

【図２９】同実施例におけるリアルタイム合成時の画像
データＩ／Ｆ内の処理を示す説明図。

【図３０】同実施例におけるリアルタイム合成における
データの流れを示した説明図。

【図３１】同実施例における基本ユニット内の画像デー
タと制御信号を示す説明図。

【図３２】同実施例の画像データＩ／Ｆに対するリアル
タイム合成時の画像データと制御信号を示す説明図。

【図３３】同実施例におけるリアルタイム画像合成コピ
ー時の各画像データと制御のタイミング図。

【図３４】同実施例における１ライン画像データにおけ
る１ライン単位のデータシフトを示す説明図。

【図３５】同実施例の画像インターフェースにおける３
２ビット変換を示す構成図。

【図３６】同実施例の画像インターフェースにおけるＰ
ｉｘｅｌ変換を示す構成図。

【図３７】同実施例における画像データシフトを示す説
明図。

【図３８】従来の画像形成装置におけるデータ転送を示
す説明図。

【図３９】画像形成装置におけるリアルタイム画像合成
コピー時の画像位置合わせを示す説明図。

【図４０】画像形成装置におけるページメモリへの画像
データ書込み位置を示す説明図。

【符号の説明】

１…基本ユニット、２…システム基本ユニット、１１…
システムＣＰＵ、１３…イメージスキャナ、１４…画像
処理回路、１５…プリンタ、２１…システム制御回路、
２６…アドレス制御回路、２７…データ制御回路、２８
…ページメモリ、２１０…画像データインターフェース
（画像データＩ／Ｆ）、２１１…圧縮・伸長回路、２１
２…解像度変換・２値回転回路、２１４…多値回転メモ
リ、８０１…スキャナインターフェース（スキャナＩ／
Ｆ）、８０２…３２ビット変換部、８０５…Ｐｉｘｅｌ
変換、８０３…（スキャナ側）画像バスインターフェー
ス（画像バスＩ／Ｆ）、８０４…（プリンタ側）画像バ
スインターフェース（画像バスＩ／Ｆ）、８０７…プリ
ンタインターフェース（プリンタＩ／Ｆ）、８２０…合
成処理、８２１…４ビット変換（スキャナ）、８２２…
合成ブロック、８２３…４ビット変換（プリンタ）、８
２４…セレクタ、８３０…３２ビットレジスタ（Ａ）、
８３１…３２ビットレジスタ（Ｂ）、８３２…セレク
タ、８３３…３２ビットレジスタ（Ｃ）、８３４…３２
ビットレジスタ（Ｄ）、８３５…セレクタ。

Claims (4)

【特許請求の範囲】
1. 【請求項１】画像データをパラレル／シリアル変換する
   パラレル／シリアル変換手段と、 この変換されたシリアル画像データを所定ビット単位で
   読み出し／書き込むメモリと、 前記パラレル／シリアル変換手段とメモリとの間に接続
   され前記所定ビット幅内で前記画像データを構成する画
   素単位で画像データのビットシフトを行うデータシフト
   手段と、 前記メモリに記憶されたシリアル画像データを読み出し
   て対応する画像を形成する手段と、 を具備することを特徴とする画像形成装置。
2. 【請求項２】画像データを所定ビット単位で読み出し／
   書き込むメモリと、 このメモリから画像データをシリアル画像データとして
   読み出す手段と、 前記所定ビット幅内で前記画像データを構成する画素単
   位で読み出されたシリアル画像データのビットシフトを
   行うデータシフト手段と、 このデータシフト手段の出力のシリアル画像データに対
   応する画像を形成する手段と、 を具備することを特徴とする画像形成装置。
3. 【請求項３】画像データを入力するスキャナと、 このスキャナからの画像データをパラレル／シリアル変
   換するパラレル／シリアル変換手段と、 この変換されたシリアル画像データを所定ビット単位で
   読み出し／書き込むページメモリと、 前記パラレル／シリアル変換手段とページメモリとの間
   に接続され前記所定ビット幅内で前記画像データを構成
   する画素単位で画像データのビットシフトを行うデータ
   シフト手段と、 前記ページメモリに記憶されたシリアル画像データを読
   み出して対応する画像を形成するプリンタと、 を具備することを特徴とする画像形成装置。
4. 【請求項４】画像データを所定ビット単位で読み出し／
   書き込むページメモリと、 このページメモリから画像データをシリアル画像データ
   として読み出す手段と、 前記所定ビット幅内で前記画像データを構成する画素単
   位で読み出されたシリアル画像データのビットシフトを
   行うデータシフト手段と、 このデータシフト手段の出力のシリアル／パラレル変換
   を行うシリアル／パラレル変換手段と、 前記シリアル／パラレル変換手段の出力画像データに対
   応する画像を形成する手段と、 を具備することを特徴とする画像形成装置。