JPH07273314A - 電荷伝送装置及びスイッチング素子 - Google Patents
電荷伝送装置及びスイッチング素子Info
- Publication number
- JPH07273314A JPH07273314A JP5005069A JP506993A JPH07273314A JP H07273314 A JPH07273314 A JP H07273314A JP 5005069 A JP5005069 A JP 5005069A JP 506993 A JP506993 A JP 506993A JP H07273314 A JPH07273314 A JP H07273314A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- gates
- clock signal
- charge
- transfer device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 第１ゲートと第２ゲート間の電位障壁電圧の
違いを一定にできる電荷伝送装置及びスイッチング素子
を提供する。 【構成】 電荷伝送装置は、電荷信号を伝送するように
形成されている第１ゲート１１〜１９と、隣接した前記
第１ゲートの一部領域とオーバーラップされており、前
記第１ゲートと仕事関数の違いがあるように形成されて
電荷信号を伝送する第２ゲート２１〜２７と、前記隣接
した第１及び第２ゲートが組みになって第１クロック信
号φ１を同時に印加される第１ゲート群と、前記第１ゲ
ート群と交互に形成され、前記隣接した第１ゲート及び
第２ゲートが組みになって第２クロック信号φ２を同時
に印加される第２ゲート群とを備える。
違いを一定にできる電荷伝送装置及びスイッチング素子
を提供する。 【構成】 電荷伝送装置は、電荷信号を伝送するように
形成されている第１ゲート１１〜１９と、隣接した前記
第１ゲートの一部領域とオーバーラップされており、前
記第１ゲートと仕事関数の違いがあるように形成されて
電荷信号を伝送する第２ゲート２１〜２７と、前記隣接
した第１及び第２ゲートが組みになって第１クロック信
号φ１を同時に印加される第１ゲート群と、前記第１ゲ
ート群と交互に形成され、前記隣接した第１ゲート及び
第２ゲートが組みになって第２クロック信号φ２を同時
に印加される第２ゲート群とを備える。
Description
【０００１】
【産業上の利用分野】この発明は電荷伝送装置及びスイ
ッチング素子に関し、特に、互いに異なる不純物がドー
ピングされて仕事関数の違いがある同種物質や仕事関数
が異なる異種物質で第１及び第２ゲートを形成して電位
障壁電圧を一定にし、２相クロック信号でも動作が可能
な電荷伝送装置及び電荷結合素子の伝送端に使用される
リセットゲートであるスイッチング素子に関する。
ッチング素子に関し、特に、互いに異なる不純物がドー
ピングされて仕事関数の違いがある同種物質や仕事関数
が異なる異種物質で第１及び第２ゲートを形成して電位
障壁電圧を一定にし、２相クロック信号でも動作が可能
な電荷伝送装置及び電荷結合素子の伝送端に使用される
リセットゲートであるスイッチング素子に関する。
【０００２】
【従来の技術】一般に、電荷信号を高速伝送する電荷伝
送装置は、バリアイオン注入によりチャンネルのドーピ
ング濃度に違いを生じさせるか、あるいは、ゲート電極
とシリコーン基板との間の絶縁膜の厚さを違わせて、電
位障壁電圧を生じさせることにより、２相クロック信号
で駆動される。
送装置は、バリアイオン注入によりチャンネルのドーピ
ング濃度に違いを生じさせるか、あるいは、ゲート電極
とシリコーン基板との間の絶縁膜の厚さを違わせて、電
位障壁電圧を生じさせることにより、２相クロック信号
で駆動される。
【０００３】従来の電荷電送装置を形成するにおいて
は、まず、多結晶シリコーンで形成された第１ゲートを
形成したあとのマスク層を使って、水平電荷伝送端が形
成される領域に不純物をイオン注入するとともに、前記
第１ゲートとオーバーラップするように、多結晶シリコ
ーンで第２ゲートを前記第１ゲートの上部に形成してい
る。そして、前記第２ゲートの電位障壁電圧と第１ゲー
トの電位障壁電圧との違いを生じさせるために、バリア
イオン注入が行われる。あるいは、前記第２ゲートの電
位障壁電圧と第１ゲートの電位障壁電圧との違いを生じ
させるために、第１ゲート及び第２ゲートの下部に形成
される各絶縁膜の厚さを違わせている。
は、まず、多結晶シリコーンで形成された第１ゲートを
形成したあとのマスク層を使って、水平電荷伝送端が形
成される領域に不純物をイオン注入するとともに、前記
第１ゲートとオーバーラップするように、多結晶シリコ
ーンで第２ゲートを前記第１ゲートの上部に形成してい
る。そして、前記第２ゲートの電位障壁電圧と第１ゲー
トの電位障壁電圧との違いを生じさせるために、バリア
イオン注入が行われる。あるいは、前記第２ゲートの電
位障壁電圧と第１ゲートの電位障壁電圧との違いを生じ
させるために、第１ゲート及び第２ゲートの下部に形成
される各絶縁膜の厚さを違わせている。
【０００４】このような従来の電荷伝送装置は、一つの
クロック信号を第１ゲートと第２ゲート対に印加して、
２相クロック信号で駆動される。
クロック信号を第１ゲートと第２ゲート対に印加して、
２相クロック信号で駆動される。
【０００５】しかし、第１及び２ゲート間の電位障壁電
圧の違いを生じさせる上述した前者の製造工程において
は、マスクを形成するための写真工程と、バリアイオン
注入工程が追加的に必要とされるため、製造工程が複雑
となる問題点がある。また、上述した後者の電位障壁電
圧の違いを生じさせる製造工程においては、前記絶縁膜
の厚さの違いを正確に制御することに難があり、電位障
壁電圧が変化してしまうという問題点を持つ。
圧の違いを生じさせる上述した前者の製造工程において
は、マスクを形成するための写真工程と、バリアイオン
注入工程が追加的に必要とされるため、製造工程が複雑
となる問題点がある。また、上述した後者の電位障壁電
圧の違いを生じさせる製造工程においては、前記絶縁膜
の厚さの違いを正確に制御することに難があり、電位障
壁電圧が変化してしまうという問題点を持つ。
【０００６】
【発明が解決しようとする課題】この発明は上記した問
題点を解決するためなされたものであり、第１ゲートと
第２ゲート間の電位障壁電圧の違いを一定にできる電荷
伝送装置及びスイッチング素子を提供することにその目
的がある。
題点を解決するためなされたものであり、第１ゲートと
第２ゲート間の電位障壁電圧の違いを一定にできる電荷
伝送装置及びスイッチング素子を提供することにその目
的がある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
にこの発明に係る電荷伝送装置は、電荷信号を伝送する
ように形成されている第１ゲートと、隣接した前記第１
ゲートの一部領域とオーバーラップされており、前記第
１ゲートと仕事関数の違いがあるように形成されて電荷
信号を伝送する第２ゲートと、前記隣接した第１及び第
２ゲートが組みになって第１クロック信号を同時に印加
される第１ゲート群と、前記第１ゲート群と交互に形成
され、前記隣接した第１ゲート及び第２ゲートが組みに
なって第２クロック信号を同時に印加される第２ゲート
群とを備えることを特徴としている。
にこの発明に係る電荷伝送装置は、電荷信号を伝送する
ように形成されている第１ゲートと、隣接した前記第１
ゲートの一部領域とオーバーラップされており、前記第
１ゲートと仕事関数の違いがあるように形成されて電荷
信号を伝送する第２ゲートと、前記隣接した第１及び第
２ゲートが組みになって第１クロック信号を同時に印加
される第１ゲート群と、前記第１ゲート群と交互に形成
され、前記隣接した第１ゲート及び第２ゲートが組みに
なって第２クロック信号を同時に印加される第２ゲート
群とを備えることを特徴としている。
【０００８】また、電荷信号を伝送する電荷結合素子の
伝送端に形成されてクロック信号により周期的に電位障
壁を復旧させるスイッチング素子において、第１物質で
形成されている第１ゲートと、前記第１ゲートの一部領
域とオーバーラップされており、前記第１ゲートと仕事
関数の違いがあるように第２物質で形成されて同一なク
ロック信号を同時に印加される第２ゲートとを備えるこ
とを特徴としている。
伝送端に形成されてクロック信号により周期的に電位障
壁を復旧させるスイッチング素子において、第１物質で
形成されている第１ゲートと、前記第１ゲートの一部領
域とオーバーラップされており、前記第１ゲートと仕事
関数の違いがあるように第２物質で形成されて同一なク
ロック信号を同時に印加される第２ゲートとを備えるこ
とを特徴としている。
【０００９】
【実施例】以下、この発明による実施例を添付図面を参
照して詳細に説明する。
照して詳細に説明する。
【００１０】図１は、この発明の第１実施例に係るゲー
トに、クロック信号φ１，φ２が印加された状態を示す
図面である。
トに、クロック信号φ１，φ２が印加された状態を示す
図面である。
【００１１】まず、通常の工程により、燐，砒素のよう
なＮ形不純物がイオン注入された多結晶シリコーンによ
る第１ゲート１１，１３，１５，１７，１９を、所定の
間隔で形成する。続いて、硼素等のＰ形不純物がイオン
注入された多結晶シリコーンによる第２ゲート２１，２
３，２５，２７を、前記第１ゲート１１，１３，１５，
１７，１９と所定部分オーバーラップし且つ隣接するよ
うに形成する。この際、前記第１ゲートと第２ゲートと
を、例えば多結晶シリコーンとメタルケイ化物のような
互いに仕事関数が異なる異種物質で形成することもでき
る。互いに隣接する第１及び第２ゲート１３，２１，１
７，２５等により構成される第１ゲート群は、クロック
信号φ１を同時に印加され、一方、前記第１ゲート群に
隣接する前記第１及び第２ゲート１１，１５，２３，１
９，２７等により構成される第２ゲート群は、クロック
信号φ２を同時に印加される。
なＮ形不純物がイオン注入された多結晶シリコーンによ
る第１ゲート１１，１３，１５，１７，１９を、所定の
間隔で形成する。続いて、硼素等のＰ形不純物がイオン
注入された多結晶シリコーンによる第２ゲート２１，２
３，２５，２７を、前記第１ゲート１１，１３，１５，
１７，１９と所定部分オーバーラップし且つ隣接するよ
うに形成する。この際、前記第１ゲートと第２ゲートと
を、例えば多結晶シリコーンとメタルケイ化物のような
互いに仕事関数が異なる異種物質で形成することもでき
る。互いに隣接する第１及び第２ゲート１３，２１，１
７，２５等により構成される第１ゲート群は、クロック
信号φ１を同時に印加され、一方、前記第１ゲート群に
隣接する前記第１及び第２ゲート１１，１５，２３，１
９，２７等により構成される第２ゲート群は、クロック
信号φ２を同時に印加される。
【００１２】図２（ａ）乃至図２（ｃ）は、この発明の
第１実施例に係るゲートに印加されるクロック信号の変
化による電位の状態を示す。
第１実施例に係るゲートに印加されるクロック信号の変
化による電位の状態を示す。
【００１３】まず、クロック信号φ１がロー状態でクロ
ック信号φ２がハイ状態であると、電位は図２（ａ）に
示すような状態となり、電荷は第１ゲート１１，１５，
１９などの下のウェル(well)に蓄積する。そして、クロ
ック信号φ１がロー状態からハイ状態へ変化しクロック
信号φ２がハイ状態からロー状態へ変化する間の電位
は、図２（ｂ）に示すような状態になり、第１ゲート１
１下のウェルに蓄積された電荷が第２及び第１ゲート２
１，１３に伝送されると同時に、第１ゲート１５下のウ
ェルに蓄積された電荷は第２及び第１ゲート２５，１７
に伝送される。また、第１ゲート１９下のウェルに蓄積
された電荷も上記と同様にして伝送される。この後、ク
ロック信号φ１がハイ状態でクロック信号φ２がロー状
態であると、電位は図２（ｃ）に示すような状態とな
り、伝送される上記の電荷は第１ゲート１３，１７下の
ウェルにそれぞれ蓄積される。従って、上記のように構
成されて２相クロックで駆動される電荷伝送装置は、電
位障壁の違いを一定にする。
ック信号φ２がハイ状態であると、電位は図２（ａ）に
示すような状態となり、電荷は第１ゲート１１，１５，
１９などの下のウェル(well)に蓄積する。そして、クロ
ック信号φ１がロー状態からハイ状態へ変化しクロック
信号φ２がハイ状態からロー状態へ変化する間の電位
は、図２（ｂ）に示すような状態になり、第１ゲート１
１下のウェルに蓄積された電荷が第２及び第１ゲート２
１，１３に伝送されると同時に、第１ゲート１５下のウ
ェルに蓄積された電荷は第２及び第１ゲート２５，１７
に伝送される。また、第１ゲート１９下のウェルに蓄積
された電荷も上記と同様にして伝送される。この後、ク
ロック信号φ１がハイ状態でクロック信号φ２がロー状
態であると、電位は図２（ｃ）に示すような状態とな
り、伝送される上記の電荷は第１ゲート１３，１７下の
ウェルにそれぞれ蓄積される。従って、上記のように構
成されて２相クロックで駆動される電荷伝送装置は、電
位障壁の違いを一定にする。
【００１４】図３は、この発明の第２実施例に係る電荷
結合素子の伝送端に形成されリセットゲートとして用い
られるスイッチング素子に、クロック信号φ１が印加さ
れた状態を示す図である。
結合素子の伝送端に形成されリセットゲートとして用い
られるスイッチング素子に、クロック信号φ１が印加さ
れた状態を示す図である。
【００１５】図３に示すように、通常の工程により、燐
や砒素のようなＮ形不純物がイオン注入された多結晶シ
リコーンの第１ゲート３１が、所定の幅ｂを有して形成
される。次に、硼素等のＰ形不純物がイオン注入された
多結晶シリコーンの第２ゲート３３が、前記第１ゲート
３１の一側上部をオーバーラップするように（幅ａを有
して）形成される。前記第１及び第２ゲート３１，３３
は、クロック信号φ１を同時に印加される。この印加の
とき、前記第１ゲート３１と第２ゲート３３とを仕事関
数が互いに異なる異種物質、例えば多結晶シリコーンと
メタルケイ化物などで形成することができる。
や砒素のようなＮ形不純物がイオン注入された多結晶シ
リコーンの第１ゲート３１が、所定の幅ｂを有して形成
される。次に、硼素等のＰ形不純物がイオン注入された
多結晶シリコーンの第２ゲート３３が、前記第１ゲート
３１の一側上部をオーバーラップするように（幅ａを有
して）形成される。前記第１及び第２ゲート３１，３３
は、クロック信号φ１を同時に印加される。この印加の
とき、前記第１ゲート３１と第２ゲート３３とを仕事関
数が互いに異なる異種物質、例えば多結晶シリコーンと
メタルケイ化物などで形成することができる。
【００１６】図４は、この発明の第２実施例に係るゲー
トに印加されるクロック信号の変化による電位の状態を
示す。
トに印加されるクロック信号の変化による電位の状態を
示す。
【００１７】クロック信号φ１がハイ状態からロー状態
へ変化して電位障壁が上昇される間、第２ゲート３３の
下のウェルにあった電荷は第２ゲート両側方向へ伝送さ
れるが、第１ゲート３１下のウェルにあった電荷は、第
２ゲート３３下のより高い電位障壁により一方向へのみ
伝送される。このように構成されたスイッチング素子
は、前記第２ゲート３３による電位障壁の幅が狭くノイ
ズを減少させることができ、電位障壁が安定されるよう
に形成される。
へ変化して電位障壁が上昇される間、第２ゲート３３の
下のウェルにあった電荷は第２ゲート両側方向へ伝送さ
れるが、第１ゲート３１下のウェルにあった電荷は、第
２ゲート３３下のより高い電位障壁により一方向へのみ
伝送される。このように構成されたスイッチング素子
は、前記第２ゲート３３による電位障壁の幅が狭くノイ
ズを減少させることができ、電位障壁が安定されるよう
に形成される。
【００１８】前述したごとく、この発明の電荷伝送装置
は、互いに異なるタイプの不純物がドープングされ仕事
関数の違いがある同種物質あるいは仕事関数が異なる異
種物質で第１及び第２ゲート電極を形成して電位障壁の
違いを一定にしたあと、前記第１及び第２ゲートに２相
クロック信号を印加して、駆動されるようになされてい
る。また、電荷結合素子の伝送端にて電位障壁を周期的
に復旧させるスイッチング素子も同じ方法で形成してい
る。
は、互いに異なるタイプの不純物がドープングされ仕事
関数の違いがある同種物質あるいは仕事関数が異なる異
種物質で第１及び第２ゲート電極を形成して電位障壁の
違いを一定にしたあと、前記第１及び第２ゲートに２相
クロック信号を印加して、駆動されるようになされてい
る。また、電荷結合素子の伝送端にて電位障壁を周期的
に復旧させるスイッチング素子も同じ方法で形成してい
る。
【００１９】
【発明の効果】従って、この発明に係る電荷伝送装置及
びスイッチング素子は、簡単な製造工程で製造されなが
ら、電位障壁が安定され、信頼性が向上される利点があ
る。また、この発明においては、スイッチング素子の電
荷伝送によるノイズを減少させることができる利点があ
る。
びスイッチング素子は、簡単な製造工程で製造されなが
ら、電位障壁が安定され、信頼性が向上される利点があ
る。また、この発明においては、スイッチング素子の電
荷伝送によるノイズを減少させることができる利点があ
る。
【図１】この発明の第１実施例に係るゲートにクロック
信号が印加された状態を示す図面である。
信号が印加された状態を示す図面である。
【図２】この発明の第１実施例に係るゲートに印加され
るクロック信号の変化による電位の状態を示す図面であ
る。
るクロック信号の変化による電位の状態を示す図面であ
る。
【図３】この発明の第２実施例に係るゲートにクロック
信号が印加された状態を示す図面である。
信号が印加された状態を示す図面である。
【図４】この発明の第２実施例に係るゲートに印加され
るクロック信号の変化による電位の状態を示す図面であ
る。
るクロック信号の変化による電位の状態を示す図面であ
る。
１１，１３，１５，１７，１９ 第１ゲート ２１，２３，２５，２７ 第２ゲート φ１，φ２ クロック信号 ３１ 第１ゲート ３３ 第２ゲート
Claims (6)
- 【請求項１】 電荷信号を伝送するように形成されてい
る第１ゲートと、隣接した前記第１ゲートの一部領域と
オーバーラップされており、前記第１ゲートと仕事関数
の違いがあるように形成されて電荷信号を伝送する第２
ゲートと、前記隣接した第１及び第２ゲートが組みにな
って第１クロック信号を同時に印加される第１ゲート群
と、前記第１ゲート群と交互に形成され、前記隣接した
第１ゲート及び第２ゲートが組みになって第２クロック
信号を同時に印加される第２ゲート群とを備える電荷伝
送装置。 - 【請求項２】 前記第１及び第２ゲートは、仕事関数が
異なる異種物質で形成される請求項１記載の電荷伝送装
置。 - 【請求項３】 前記第１及び第２ゲートは、互いに異な
るタイプの不純物がドーピングされ仕事関数の違いがあ
る同種物質で形成される請求項１記載の電荷伝送装置。 - 【請求項４】 前記第１及び第２ゲートは、互いに反対
の導電形であることを特徴とする請求項１記載の電荷伝
送装置。 - 【請求項５】 前記第１及び第２クロック信号が互いに
相反する状態で印加される請求項１記載の電荷伝送装
置。 - 【請求項６】 電荷信号を伝送する電荷結合素子の伝送
端に形成されてクロック信号により周期的に電位障壁を
復旧させるスイッチング素子において、第１物質で形成
されている第１ゲートと、前記第１ゲートの一部領域と
オーバーラップされており、前記第１ゲートと仕事関数
の違いがあるように第２物質で形成されて同一なクロッ
ク信号を同時に印加される第２ゲートとを備えるスイッ
チング素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5005069A JPH07273314A (ja) | 1993-01-14 | 1993-01-14 | 電荷伝送装置及びスイッチング素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5005069A JPH07273314A (ja) | 1993-01-14 | 1993-01-14 | 電荷伝送装置及びスイッチング素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07273314A true JPH07273314A (ja) | 1995-10-20 |
Family
ID=11601103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5005069A Pending JPH07273314A (ja) | 1993-01-14 | 1993-01-14 | 電荷伝送装置及びスイッチング素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07273314A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011216530A (ja) * | 2010-03-31 | 2011-10-27 | Sony Corp | 固体撮像素子およびその製造方法、並びに電子機器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57196572A (en) * | 1981-05-28 | 1982-12-02 | Sony Corp | Semiconductor device |
| JPS62126671A (ja) * | 1985-11-27 | 1987-06-08 | Mitsubishi Electric Corp | 電荷転送装置 |
| JPH02230747A (ja) * | 1989-03-03 | 1990-09-13 | Nec Corp | 電荷結合装置とその駆動方法 |
| JPH0529358A (ja) * | 1991-07-22 | 1993-02-05 | Nec Corp | 電荷転送素子 |
-
1993
- 1993-01-14 JP JP5005069A patent/JPH07273314A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57196572A (en) * | 1981-05-28 | 1982-12-02 | Sony Corp | Semiconductor device |
| JPS62126671A (ja) * | 1985-11-27 | 1987-06-08 | Mitsubishi Electric Corp | 電荷転送装置 |
| JPH02230747A (ja) * | 1989-03-03 | 1990-09-13 | Nec Corp | 電荷結合装置とその駆動方法 |
| JPH0529358A (ja) * | 1991-07-22 | 1993-02-05 | Nec Corp | 電荷転送素子 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011216530A (ja) * | 2010-03-31 | 2011-10-27 | Sony Corp | 固体撮像素子およびその製造方法、並びに電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5894157A (en) | MOS transistor having an offset resistance derived from a multiple region gate electrode | |
| US4047215A (en) | Uniphase charge coupled devices | |
| KR960015271B1 (ko) | 전하전송장치의 제조방법 | |
| EP0485125A2 (en) | Charge transfer device, process for its manufacture, and method driving the device | |
| JPH07273314A (ja) | 電荷伝送装置及びスイッチング素子 | |
| US5627096A (en) | Manufacturing method of electric charge transferring devices | |
| JP2906460B2 (ja) | 相補型ｍｏｓ半導体装置の製造方法 | |
| JPH06216161A (ja) | 狭いチャネル効果をもつ擬似２相電荷結合素子 | |
| US4133099A (en) | Method of manufacturing a charge transfer device | |
| KR100215882B1 (ko) | 고체촬상소자 제조방법 | |
| KR100311493B1 (ko) | 고체촬상소자및그의제조방법 | |
| JP3252807B2 (ja) | 固体撮像装置 | |
| EP0607874A1 (en) | Solid state image sensor | |
| JP2556618B2 (ja) | 電界効果型半導体装置の製造方法 | |
| JP2573182B2 (ja) | 電荷転送装置 | |
| JPH0618263B2 (ja) | 電荷転送素子 | |
| US6107124A (en) | Charge coupled device and method of fabricating the same | |
| US5406101A (en) | Horizontal charge coupled device | |
| US5986295A (en) | Charge coupled device | |
| JPH04207077A (ja) | 固体撮像素子の製造方法 | |
| JPH05275697A (ja) | 半導体装置 | |
| JPH03120836A (ja) | 半導体装置 | |
| JP2970457B2 (ja) | 電荷結合素子の製造方法 | |
| JP3206009B2 (ja) | 電荷結合素子及びその製造方法並びに駆動方法 | |
| JPS6057965A (ja) | 固体撮像装置の製造方法 |