JPH0727294U - 高電圧高周波整流回路 - Google Patents

高電圧高周波整流回路

Info

Publication number
JPH0727294U
JPH0727294U JP5557893U JP5557893U JPH0727294U JP H0727294 U JPH0727294 U JP H0727294U JP 5557893 U JP5557893 U JP 5557893U JP 5557893 U JP5557893 U JP 5557893U JP H0727294 U JPH0727294 U JP H0727294U
Authority
JP
Japan
Prior art keywords
circuit
voltage
rectifier
frequency
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5557893U
Other languages
English (en)
Inventor
満 松川
猛 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Priority to JP5557893U priority Critical patent/JPH0727294U/ja
Publication of JPH0727294U publication Critical patent/JPH0727294U/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)

Abstract

(57)【要約】 【目的】 整流ブリッジのダイオードのリカバリータイ
ム時の短絡電流の影響を抑制した、高周波化が容易な高
電圧高周波整流回路。 【構成】 交流入力電圧V1 を一対の高周波トランスT
1 、T2 で昇圧し、各高周波トランスT1 、T2 に対応
した一対の4整流ダイオード式ブリッジ回路B1、B2
で整流し、各ブリッジ回路B1 、B2 を直列接続した出
力整流部2から高電圧の出力電圧VDCを直流負荷3に印
加する。各ブリッジ回路B1 、B2 の直流出力電圧は、
出力電圧VDCの半分に相当して、各ブリッジ回路B1
2 の各整流ダイオードD1 〜D8 は低耐圧なリカバリ
ータイムの短いファーストリカバリーダイオードが適用
されて、整流回路の高周波化が可能になる。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は、DC/DCコンバータや高周波リンク型DC/ACインバータなど に使用される高圧直流負荷用の高電圧高周波整流回路に関する。
【0002】
【従来の技術】
高周波の電源電圧を昇圧し、整流して直流負荷に高電圧を供給する高電圧高周 波整流回路の一般的従来例を図5に示すと、この整流回路は、交流電源1の電源 電圧を昇圧する高周波トランスT0 と、昇圧された交流電圧を全波整流する4整 流ダイオード式ブリッジ回路B0 を備える。ブリッジ回路B0 は、4つの第1乃 至第4の整流ダイオードDa 〜Dd をブリッジ接続したもので、第1と第3の整 流ダイオードDa 、Dc の中間点と、第2と第4の整流ダイオードDb 、Dd の 中間点に高周波トランスTの2次側が接続され、第1と第2の整流ダイオードD a 、Db の中間点と、第3と第4の整流ダイオードDc 、Dd の中間点に直流負 荷3が平滑用リアクトルL1 を介して接続される。
【0003】 図5の整流回路の各点の電圧波形と電流波形が図6に示される。交流電源1か ら図6(a)に示す交流波形の入力電圧V1 が高周波トランスT0 で数100V 以上の高電圧に昇圧され、ブリッジ回路B0 で全波整流されて図6(b)に示す 直流波形の出力電圧VDCが直流負荷3に供給されると、直流負荷3に図6(c) に示す直流波形の負荷電流IDCが流れる。この場合、ブリッジ回路B0 には図6 (d)に示す交流波形の入力電流IINが流れる。
【0004】 図6(a)の入力電圧V1 がゼロボルトの区間mのとき、図7に示すようにブ リッジ回路B0 の各整流ダイオードDa 〜Dd に順方向の環流電流ID1、ID2が 流れ、これが合流して負荷電流IDCとなる。入力電圧V1 がゼロボルトの区間m から例えばマイナス側に立ち下がると、図8に示すようにブリッジ回路B0 に整 流ダイオード特有のリカバリータイムtの間だけ短絡電流IS が瞬間的に流れる 。入力電圧V1 がゼロボルトの区間mからプラス側に立ち上がる場合も、ブリッ ジ回路B0 に整流ダイオード特有のリカバリータイムtの間だけ短絡電流IS が 瞬間的に流れる。
【0005】
【考案が解決しようとする課題】
ブリッジ回路B0 に短絡電流IS が流れるリカバリータイムtの時間が長いと 、この間、電源側から見て負荷短絡の状態となって高周波電源側に様々な誤動作 を引き起こすことがある。かかる短絡電流IS の電源側に及ぼす影響は、短絡電 流IS が流れるリカバリータイムtが長く、負荷電流IDCの周波数が高い程に大 きくなる。このような短絡電流IS の電源側に及ぼす影響は、整流ダイオードD a 〜Dd にリカバリータイムtの短い、いわゆるファーストリカバリーダイオー ドを使用するか、高電圧整流回路を低周波化するかで抑制されるが、これには次 の問題があった。
【0006】 すなわち、数100V以上の高電圧を必要とする直流負荷3においては、ブリ ッジ回路B0 の整流ダイオードDa 〜Dd に直流負荷3の高電圧に対応した高耐 圧ダイオードを使用する必要があるが、高耐圧ダイオードのリカバリータイムは 一般整流用ダイオードに比べ大幅に長いといった整流ダイオード特有の特性があ る。したがって、ブリッジ回路Bの各整流ダイオードDa 〜Dd にファーストリ カバリーダイオードを適用することができず、結果的に短絡電流IS の影響を少 なくするために高電圧整流回路を低周波化している。
【0007】 換言すると現状の高電圧整流回路は、高周波化が難しくて用途に限界があり、 汎用性に欠ける問題があった。また、整流回路全体が低周波数仕様のため、高周 波トランスT0 やリアクトルL1 に容積の大きな大形製品を使用する必要があり 、整流回路全体が大形化、コスト高になっていた。
【0008】 それ故に、本考案の目的とするところは、整流ダイオードのリカバリータイム における短絡電流の影響の少ない、かつ、高周波化が容易な高電圧高周波整流回 路を提供することにある。
【0009】
【課題を解決するための手段】
本考案は、交流入力電圧を昇圧する複数の高周波トランスと、各高周波トラン スで昇圧された交流電圧をそれぞれに全波整流する複数の4整流ダイオード式ブ リッジ回路を直列接続して、外部の直流負荷に接続される出力整流部とを備えた 構成にて、上記目的を達成する。
【0010】 また、本考案は、全波整流用ブリッジ回路の整流ダイオードのリカバリータイ ムにおける短絡電流の影響をより確実に防止する目的達成のため、前記出力整流 部の出力側に、高耐圧ダイオードと過飽和リアクトルの直列回路からなる環流電 流用バイパス回路を並列接続することを特徴とする。
【0011】
【作用】
交流入力電圧を複数の高周波トランスで昇圧した交流電圧のそれぞれをブリッ ジ回路で全波整流して、複数のブリッジ回路の直流電圧を加算した直流高電圧を 直流負荷に供給することで、複数のブリッジ回路の各整流ダイオードは、直流負 荷に必要な高電圧を交流トランスの数で分圧した低電圧に対応する低耐圧のダイ オード、したがって、リカバリータイムの短いファーストリカバリーダイオード の適用が可能となり、この整流ダイオードの低耐圧化の分、整流回路の高周波化 が可能となる。
【0012】 また、複数のブリッジ回路の直列回路である出力整流部に、高耐圧ダイオード と過飽和リアクトルの直列回路からなる環流電流用バイパス回路を並列接続する と、交流入力電圧がゼロボルトの時間帯の環流電流は、出力整流部よりダイオー ド数が少なくてオン電圧の低いバイパス回路に集中的に流れ、交流入力電圧がゼ ロボルトからプラス或いはマイナス側に変動したときに、整流ダイオードのリカ バリータイムの間だけ瞬間的に流れる短絡電流もバイパス回路に集中的に流れる と共に、この短絡電流はバイパス回路の過飽和リアクトルで流れが阻止されて、 事実上、整流回路に短絡電流が流れなくなる。
【0013】
【実施例】
以下、図1及び図2を参照して第1の実施例を、図3及び図4を参照して第2 の実施例を説明する。
【0014】 図1に示される第1の実施例の高電圧高周波整流回路は、複数例えば一対の第 1、第2の高周波トランスT1 、T2 と、各高周波トランスT1 、T2 に対応し た一対の4整流ダイオード式の第1、第2のブリッジ回路B1 、B2 を直列接続 した出力整流部2を備える。一対の第1、第2の高周波トランスT1 、T2 は、 交流入力電圧V1 を昇圧して対応する第1、第2のブリッジ回路B1 、B2 に印 加する。
【0015】 第1のブリッジ回路B1 は、4つの整流ダイオードD1 〜D4 を図5と同様に ブリッジ接続し、第2のブリッジ回路B2 は、4つの整流ダイオードD5 〜D8 を図5と同様にブリッジ接続している。第1のブリッジ回路B1 の整流ダイオー ドD3 とD4 の中間点と、第2のブリッジ回路B2 の整流ダイオードD5 とD6 の中間点が接続されて、出力整流部2が構成される。第1のブリッジ回路B1 の 整流ダイオードD1 とD2 の中間点と、第2のブリッジ回路B2 の整流ダイオー ドD7 とD8 の中間点の間に出力電流平滑用リアクトルL1 を介して直流負荷3 が接続される。
【0016】 図2(a)に示す交流波形の交流入力電圧V1 が各高周波トランスT1 、T2 で昇圧されて、対応する各ブリッジ回路B1 、B2 で全波整流される。各ブリッ ジ回路B1 、B2 の直流出力電圧が加算されて、図2(b)の直流波形に示す高 電圧の出力電圧VDCとなり、これが出力整流部2から直流負荷3に印加されて負 荷電流IDCが流れる。このとき、各ブリッジ回路B1 、B2 には、図2(c)に 示す交流波形の入力電流IINが流れる。
【0017】 いま、図1の整流回路の入力電圧V1 と出力電圧VDCが図5整流回路と同一で あるとすると、図1の整流回路における第1、第2のブリッジ回路B1 、B2 の 直流出力電圧は出力電圧VDCの半分に相当する。したがって、各ブリッジ回路B 1 、B2 の各整流ダイオードD1 〜D8 は図5の整流回路の整流ダイオードDa 〜Dd に必要な耐圧値の半分の耐圧値のものが使用できる。つまり、図1の整流 回路における整流ダイオードD1 〜D8 は、そのリカバリータイムtの短いファ ーストリカバリーな低耐圧ダイオードが使用できる。このファーストリカバリー ダイオードの使用で、整流ダイオードD1 〜D8 のリカバリータイムtで生じる 短絡電流IS が無視できる程度に微少となり、短絡電流IS の負荷側に及ぼす影 響が大幅に抑制され、その分、整流回路の高周波化が可能となる。
【0018】 図1の整流回路の高周波化により、一対の高周波トランスT1 、T2 とリアク トルL1 が小形化され、低コスト化される。なお、図1の整流回路は、整流ダイ オードD1 〜D8 を図5整流回路の2倍の計8個を使用するが、かかるダイオー ドは半導体モジュール化されたものであるために、その個数の増加によるサイズ 的、コスト的な問題は無視できる。
【0019】 図3の第2の実施例に示される高電圧高周波整流回路は、図1の整流回路の出 力整流部2に環流電流用バイパス回路4を並列接続したことを特徴とする。バイ パス回路4は、高耐圧ダイオードDH のカソード側に過飽和リアクトルL2 を直 列接続した回路である。高耐圧ダイオードDH は、出力整流部2の整流ダイオー ドD1 〜D8 と同じ順方向に設置される。
【0020】 図3の整流回路においては、図4(a)に示す交流入力電圧V1 で図4(b) に示す出力電圧VDCが得られ、直流負荷3に供給される。交流入力電圧V1 がゼ ロボルトの区間mにおいて、出力整流部2の4直列ダイオード系列とバイパス回 路4の順方向に分流して環流電流が流れる。このとき、バイパス回路4の1個の 高耐圧ダイオードDH のオン電圧は、出力整流部2の4直列ダイオード系列のオ ン電圧より等価的に低いため、環流電流はバイパス回路4に集中的に流れ、出力 整流部2にはほとんど流れ無い。
【0021】 また、交流入力電圧V1 がゼロボルトからプラス或いはマイナス側に変動した ときに、高耐圧ダイオードDH のリカバリータイムの間だけ逆方向に瞬間的に短 絡電流が流れる。ここでバイパス回路4の過飽和リアクトルL2 に、高耐圧ダイ オードDH のリカバリータイムに流れる短絡電流を阻止するインピーダンスのも のを使用することによって、バイパス回路4に短絡電流が流れ無くなる。その結 果、図3の整流回路においては、ダイオード特有のリカバリータイムの間の短絡 電流の流れがほぼ皆無となり、各ダイオードのリカバリータイムの影響が無視で き、整流回路の高周波化が尚更に容易になる。
【0022】 なお、本考案は上記実施例に限らず、例えば交流入力電圧を昇圧する高周波ト ランスを3個以上に増加して、各高周波トランスに直結されるブリッジ回路にお ける整流ダイオードの低電圧化、ファーストリカバリー化を図ることも可能であ る。
【0023】
【考案の効果】
本考案のように、交流入力電圧を複数の高周波トランスで昇圧した交流電圧の それぞれをブリッジ回路で全波整流して、複数のブリッジ回路の直流電圧を加算 した直流高電圧を直流負荷に供給するようにすることで、各ブリッジ回路の整流 ダイオードに耐圧の低い、リカバリータイムの短いファーストリカバリーダイオ ードの適用が可能となって、整流回路の高周波化が可能となる。また、かかる高 周波化で整流回路の高周波トランスやリアクトルの小形化、低コスト化が実現さ れて、DC/DCコンバータや高周波リンク型DC/ACインバータなどに有効 に使用できる汎用性に優れた高電圧高周波整流回路の提供ができる。
【0024】 また、複数のブリッジ回路の直列回路である出力整流部に、高耐圧ダイオード と過飽和リアクトルの直列回路からなる環流電流用バイパス回路を並列接続する ことにより、交流入力電圧がゼロボルトからプラス或いはマイナス側に変動した ときに、整流ダイオードのリカバリータイムの間だけ瞬間的に流れる短絡電流が バイパス回路に集中的に流れ、この流れがバイパス回路の過飽和リアクトルで阻 止されて、結果的に整流回路に短絡電流が流れなくなって、短絡電流の負荷への 影響が無視できるようになり、高電圧高周波整流回路の尚更の高周波化が容易に なる。
【図面の簡単な説明】
【図1】本考案の第1の実施例を示す高電圧高周波整流
回路図
【図2】図1の整流回路の電圧、電流の波形図
【図3】本考案の第2の実施例を示す高電圧高周波整流
回路図
【図4】図3の整流回路の電圧、電流の波形図
【図5】従来の高電圧高周波整流回路図
【図6】図5の整流回路の電圧、電流の波形図
【図7】図5の整流回路の環流電流時の回路図
【図8】図5の整流回路の短絡電流時の回路図
【符号の説明】
2 出力整流部 3 直流負荷 V1 交流入力電圧 T1、T2 高周波トランス B1、B2 ブリッジ回路 D1〜D8 整流ダイオード 4 バイパス回路 DH 高耐圧ダイオード L2 過飽和リアクトル

Claims (2)

    【実用新案登録請求の範囲】
  1. 【請求項1】 交流入力電圧を昇圧する複数の高周波ト
    ランスと、各高周波トランスで昇圧された交流電圧をそ
    れぞれに全波整流する複数の4整流ダイオード式ブリッ
    ジ回路を直列接続して、外部の直流負荷に接続される出
    力整流部とを備えた高電圧高周波整流回路。
  2. 【請求項2】 出力整流部の出力側に、高耐圧ダイオー
    ドと過飽和リアクトルの直列回路からなる環流電流用バ
    イパス回路を並列接続したことを特徴とする請求項1記
    載の高電圧高周波整流回路。
JP5557893U 1993-10-14 1993-10-14 高電圧高周波整流回路 Withdrawn JPH0727294U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5557893U JPH0727294U (ja) 1993-10-14 1993-10-14 高電圧高周波整流回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5557893U JPH0727294U (ja) 1993-10-14 1993-10-14 高電圧高周波整流回路

Publications (1)

Publication Number Publication Date
JPH0727294U true JPH0727294U (ja) 1995-05-19

Family

ID=13002626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5557893U Withdrawn JPH0727294U (ja) 1993-10-14 1993-10-14 高電圧高周波整流回路

Country Status (1)

Country Link
JP (1) JPH0727294U (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110042882A (ko) * 2009-10-20 2011-04-27 엘지이노텍 주식회사 전원 공급 장치
JP2013516953A (ja) * 2010-01-11 2013-05-13 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ac/dc変換回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110042882A (ko) * 2009-10-20 2011-04-27 엘지이노텍 주식회사 전원 공급 장치
JP2013516953A (ja) * 2010-01-11 2013-05-13 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ac/dc変換回路
US9425703B2 (en) 2010-01-11 2016-08-23 Koninklijke Philips N.V. AC/DC converter circuit for common three-phase AC input voltages and method of operating such converter circuit

Similar Documents

Publication Publication Date Title
US7924586B2 (en) Substrate for AC/AC multiple-phase power converter
DE3588108T2 (de) Stabilisierende Leistungsquellenvorrichtung
JP2602619B2 (ja) 3相交直電力変換装置
US5471376A (en) Low-loss active voltage-clamp circuit for single-ended forward PWM converter
US7130203B2 (en) Switching power supply with a snubber circuit
US5862043A (en) Switch coupled active forward converter for obtaining a high power factor at a single power stage
US6519164B1 (en) Single power stage AC/DC forward converter with power switch voltage clamping function
JPH07154967A (ja) Dc−dcコンバータとそれを用いた電子計算機
JPH0727294U (ja) 高電圧高周波整流回路
US7079403B2 (en) Isolated DC-DC converters
US20090027923A1 (en) Power supply device and power supply control method
JPH01295675A (ja) 直流電源装置用スナバ回路
US11637492B2 (en) Buck matrix-type rectifier with boost switch, and operation thereof during one-phase loss
US5619401A (en) Circuit arrangement
JPS63268470A (ja) 電力変換器
JPH07135769A (ja) 直列共振コンバータ
JPH10271833A (ja) 昇圧型ブリッジインバータ回路及びその制御方法
JPH03277180A (ja) 電圧形インバータ
JPS6232707B2 (ja)
JPS60148374A (ja) Dc−dcコンバ−タ
JP2013219921A (ja) 直流電源装置
JP2004147475A (ja) 整流装置
JPH04271275A (ja) 整流器用スナバ回路
JP2861430B2 (ja) 整流回路
US20050248963A1 (en) Circuit for controlling the reverse recovery current in a blocking diode

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980305