JPH07272904A

JPH07272904A - 正特性サーミスタ

Info

Publication number: JPH07272904A
Application number: JP8269594A
Authority: JP
Inventors: Makoto Namioka; 誠浪岡; Tomoaki Hatake; 友昭畠
Original assignee: Nippon Oil and Fats Co Ltd
Current assignee: NOF Corp
Priority date: 1994-03-30
Filing date: 1994-03-30
Publication date: 1995-10-20

Abstract

(57)【要約】【目的】耐湿特性、断続負荷寿命試験特性、フラッシ
ュ耐電圧試験特性に優れた正特性サーミスタ素子を比較
的容易に製造できるようにする。【構成】正特性サーミスタ素子１の第１電極形成面お
よび第２電極形成面に各々形成した２μｍ〜３０μｍの
膜厚であるＡｌ電極３，３と、一対のバネ端子板５，５
の各弾性端子５ａ，５ａとを、Ａｌ電極３の有効電極面
積に対する面積比を０．１１以上で、且つ１０ｍｍ² 以
上の有効電極面積を有する積層電極４，４を介して導通
させ、収納ケース６内に収納した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電流制限や加熱等に使
用される正特性サーミスタに関し、特に正特性サーミス
タ素子へ電圧を印加する電極構造の改良に関するもので
ある。

【０００２】

【従来の技術】素子の温度がある温度に達すると、素子
の抵抗特性が急激に変化するものとして、従来よりサー
ミスタ素子が知られており、この抵抗特性が正（抵抗値
が増加する）である正特性サーミスタ素子は、過電流防
止用の電流制限素子や定温度発熱体素子等として使用さ
れる。図３に示すように、正特性サーミスタ素子１１
は、円盤状のチタン酸バリウム系半導体磁器１２の略々
平行な第１面１２ａと第２面１２ｂに夫々オーミック性
電極１３，１３を形成したもので、例えば正特性サーミ
スタ素子１１の両電極１３，１３にバネ端子板１４，１
４を導通させた状態で樹脂等よりなるケース１５内に収
納し、製品としての正特性サーミスタ１６となる（図４
及び図５参照）。

【０００３】なお、バネ端子板１４，１４は各々弾性端
子１４ａ，１４ａを供え、これら弾性端子１４ａ，１４
ａの弾性力で正特性サーミスタ素子１１を両面から狭持
させた状態でケース本体１５ａに収納すると、正特性サ
ーミスタ素子１１の両電極１３，１３とバネ端子板１
４，１４とを導通させられると共に、外部よりの物理的
衝撃に対する緩衝作用も期せるものとなる。そして、ケ
ース本体１５ａの開口部を蓋部材１５ｂによって閉止す
ると、収納ケース１５からはバネ端子板１４，１４の外
部端子１４ｂ，１４ｂのみが延出した状態となり、これ
ら一対の外部端子１４ｂ，１４ｂを介して正特性サーミ
スタ素子１１へ電圧を印加するのである。また、上記正
特性サーミスタ１１のオーミック性電極１３，１３とし
ては、Ｉｎ−Ｇａ合金、Ｉｎ−Ｈｇ合金、Ｎｉ無電解メ
ッキ薄膜、銀ペーストの焼付け電極、金属溶射法による
Ａｌ等の薄膜電極、Ａｌペーストの焼付け電極等が用い
られている。

【０００４】

【発明が解決しようとする課題】しかし、上述した従来
の電極は何れも一長一短であり、必ずしも良好なオーミ
ック性電極が得られるものではなかった。

【０００５】たとえば、Ｉｎ−Ｇａ合金やＩｎ−Ｈｇ合
金をチタン酸バリウム系半導体磁器の第１面および第２
面にこすりつけてオーミック性電極とした場合には、オ
ーミック性接触が良好となる反面、低融点であるために
機械的強度および耐湿特性が低い。

【０００６】また、Ｎｉ無電解メッキ薄膜をオーミック
性電極とした場合には、機械的強度および耐湿特性を向
上させることができる反面、電極形成に際して半導体磁
器に化学的処理を施さねばならないため、この処理によ
る残留イオンがサーミスタ素子の劣化を早めてしまうと
共に、抵抗温度係数の低下を招くこととなる。しかも、
Ｎｉ表面の酸化による経時劣化が促進されて電極の抵抗
値が著しく増大する。また、Ｎｉ膜の固有抵抗が大きい
ために、断続的に電圧を印加する断続負荷寿命試験にお
いては、電極が焼損するような場合もあるし、瞬時的に
大きな電圧を印加するフラッシュ耐電圧試験において
は、耐電圧性能が低いという欠点もある。加えて、Ｎｉ
無電解薄膜の形成に際しては、Ｎｉ膜の結晶化のために
熱処理が必要であることから、製造工程が複雑となって
コストパフォーマンスが低下し、経済性に優れた実用的
な量産を期すことができない。なお、断続負荷寿命試験
特性およびフラッシュ耐電圧試験特性を向上させるため
に、銀電極をＮｉメッキ層に積層する方法もあるが、そ
の製造工程は一層煩雑となり、その実用性は一層低下す
る。

【０００７】また、銀ペースト電極の場合には、断続負
荷寿命試験特性を若干向上させることができるが、フラ
ッシュ耐電圧試験特性については殆ど効果がない。逆
に、銀に混入させる卑金属が酸化膜を形成することか
ら、オーミック性接触や耐湿特性を劣化させてしまうと
いう欠点が生ずる。加えて、チタン酸バリウム系半導体
磁器に銀電極を印刷・焼成形成すると、マイグレーショ
ン（長期間の使用において銀成分がセラミック上に表面
成長してゆき、両面電極がショートする現象）を誘発し
てしまうという問題点もある。

【０００８】また、Ａｌ等の溶射による電極の場合に
は、製造行程における条件が更に厳しく（バイアススパ
ッタ法等によると膜形成には長時間を要するため）、実
用レベルでの量産は到底望めない。しかも、断続負荷寿
命試験特性およびフラッシュ耐電圧試験特性が悪い上
に、耐湿特性も低い。

【０００９】また、Ａｌペースト電極の場合には、量産
性、経済性、耐湿特性、断続負荷寿命試験特性について
は問題とならないが、フラッシュ耐電圧試験特性の向上
は望めない。すなわち、Ａｌの物質的な特性として導電
率が低い（２０℃で６４．９％程度である）ために、バ
ネ端子板の弾性端子とＡｌ電極との導通点近傍に集中し
て電流が流れることとなり、局部的な昇温化から電極の
焼損や半導体磁器へのクラック発生といった事態が生
じ、フラッシュ耐電圧特性が低下してしまうのである。

【００１０】そこで、本発明は、耐湿特性、断続負荷寿
命試験特性等に優れ、低コストで量産できるＡｌペース
ト電極の正特性サーミスタ素子を用いた正特性サーミス
タにおけるフラッシュ耐電圧特性を向上させ、信頼性の
高い正特性サーミスタを提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明は上記に鑑みなさ
れたもので、略々一定の間隔で離隔する第１面（例えば
第１電極形成面２ａ）と第２面（例えば第２電極形成面
２ｂ）とを備えるチタン酸バリウム系の半導体磁器
（２）の第１面と第２面に各々Ａｌを主成分とするＡｌ
電極（３，３）を形成することで正特性サーミスタ素子
（１）となし、該正特性サーミスタ素子の各Ａｌ電極を
一対のバネ端子板（５）の各弾性端子（５ａ）で狭持
し、各Ａｌ電極とバネ端子板とを導通させた状態で収納
ケース（６）内に収納してなる正特性サーミスタにおい
て、各Ａｌ電極は１０ｍｍ² 以上の有効電極面積で２μ
ｍ〜３０μｍの膜厚を有するものとなし、ステンレスと
同程度以上の導電率を有する材質より形成されると共
に、Ａｌの有効電極面積に対する比率が０．１１以上で
且つ１０ｍｍ² 以上の電極面積を有する積層電極（４）
を、Ａｌ電極と弾性端子との間に介在させるようにし
た。

【００１２】

【作用】バネ端子板と積層電極とが導通する面積は微小
であるが、ステンレスと同程度以上の導電率を有する積
層電極は全面に亙って略々同電位となる。

【００１３】

【実施例】次に、本発明に係る正特性サーミスタの実施
例を添付図面に基づいて詳細に説明する。

【００１４】図１（ａ）及び（ｂ）に示すのは、正特性
サーミスタ素子１であり、略々平行な円形状の第１電極
形成面２ａと第２電極形成面２ｂとを有する円盤状のチ
タン酸バリウム系の半導体磁器２に対して、Ａｌを主成
分とするＡｌ電極３を第１電極形成面２ａおよび第２電
極形成面２ｂに各々形成すると共に、これらＡｌ電極
３，３の平坦な外表面たる有効電極面には、夫々積層電
極４，４を密接状に設けてある。

【００１５】上記半導体磁器２は、Ｂａ、Ｔｉ、Ｓｒ、
Ｙ、Ｍｎ、Ｓｉを成分とするもので、以下の方法により
得た。ＢａＣＯ₃ （約３３７．９ mol％）、ＴｉＯ₂
（４９．７ mol％）、ＳｒＣＯ₃ （１１．３ mol％）、
Ｙ₂Ｏ₃（０．０７ mol％）を２０時間湿式ボールミルに
て混合した後、１１５０℃で仮焼し、湿式ボールミルに
て２０時間粉砕を行い、ＰＶＡを２ｗｔ％添加して、乾
式プレスにて円盤状に形成し、１３５０度で１時間焼成
を行う。なお、半導体磁器２の直径は１３．０mm、肉厚
は２．０mm、各電極形成面２ａ，２ｂに形成したＡｌ電
極３，３の直径は１２．０mmである。

【００１６】また、図１（ｂ）は積層電極４，４が最小
の場合を示すもので、Ａｌ電極３，３の有効電極面積に
対する積層電極４，４の比率が０．１１程度である。す
なわち、Ａｌ電極３，３の各有効電極面に設ける積層電
極４，４は、上記した比率以上に設定すればよく、例え
ば図１（ａ）に示した状態よりも更に積層電極４，４を
大きくしても良い。

【００１７】上記の如く構成した正特性サーミスタ素子
１は、図２に示すように、積層電極４を介して一対のバ
ネ端子板５，５の各弾性端子５ａ，５ａと導通させた状
態で収納ケース６内に収納することにより正特性サーミ
スタ７となる。また、積層電極４は、図２（ａ），
（ｂ），（ｃ）に示すように、Ａｌ電極３の有効面積に
対する比率が０．１１以上あれば良く、Ａｌ電極３の有
効電極面の略々全面に亙って導通するようにしても良い
し（図２（ｂ）参照）、Ａｌ電極３よりも適宜大なる電
極面を備えるようにしても良い（図２（ｃ）参照）。な
お、図２においては省略したが、正特性サーミスタ素子
１を安定に収納するための定置手段等を収納ケース６内
へ適宜に設ける場合もあり、このような定置手段の一つ
として、積層電極４を収納ケース６の内面に当接させた
り、係合部等を積層電極４に形成しても良い。

【００１８】上述したように、本発明に係る正特性サー
ミスタ７は、Ａｌ電極３，３と弾性端子５ａ，５ａとの
間に積層電極４，４を介在させるものとしたので、バネ
端子板５，５と積層電極４，４とが導通する面積は微小
であるが、ステンレスと同程度以上の導電率を有する積
層電極４は、その全面に亙って略々等電位となるので、
積層電極４，４とＡｌ電極３，３との接触面全域に電圧
が印加されることとなる。よって、導電率の低いＡｌ電
極３，３からチタン酸バリウム系半導体磁器２へ局部的
に電圧が印加されることを効果的に防止でき、素子のク
ラックや電極の焼き付きといった不具合が生じ難く、フ
ラッシュ耐電圧特性の向上を期すことができ、信頼性の
高い正特性サーミスタ７となる。しかも、正特性サーミ
スタ素子１にはＡｌペーストによるＡｌ電極３を用いる
ので、耐湿特性、断続負荷寿命試験特性等に優れ、低コ
ストで量産できる。

【００１９】なお、半導体磁器２の第１，第２電極形成
面２ａ，２ｂに対するＡｌ電極３，３を形成するに際し
ては、Ａｌを主成分として低融点フリットおよび樹脂溶
剤を結合材として混合したＡｌペースト（デグサジャパ
ン株式会社社製のＡｌペーストＪ７９０Ｍ０５３）を第
１，第２電極形成面２ａ，２ｂへスクリーン印刷し、６
３０℃で１０分間の焼付けを行うものとした。

【００２０】また、積層電極４をＡｌ電極３と弾性端子
５ａとの間に介在させる方法は特に限定されないが、例
えば積層電極４としてステンレスと同程度以上の導電率
を有する金属板（例えばステンレス板、リン青銅板、洋
白板、鉄板、銅板、真鍮板等や、これら金属板の表面に
対して錫メッキや銀メッキ等の表面処理を施したもの等
で、２０℃における体積抵抗率が８．７１０５×１０^-5
〔Ωｃｍ〕以下のもの。）を用いる場合には、弾性端子
５ａ，５ａのバネ圧によって積層電極としての金属板を
Ａｌ電極面に圧接するようにしたり、Ａｌペーストの印
刷後に金属板を置いて焼き付けすることで金属板とＡｌ
ペーストを融着させて固定したり、瞬時的に大圧力をか
ける圧着により固定しても良い。なお、添付図面に示し
たＡｌ電極３や積層電極４は、視覚的認識を容易にする
ために比較的厚く描いたが、実際には、Ａｌ電極３は１
０μｍ、積層電極４としての金属板は０．４ｍｍ程度の
厚さに形成してある。

【００２１】また、積層電極４として金属薄膜を用いる
場合には、従来公知の薄膜形成法によってＡｌ電極３上
に薄膜を形成すればよい。なお、薄膜状積層電極に用い
る材料も導電率が銀と同程度以上の条件を満たす必要が
あり、銀の他に白金やパラジウム等がある。なお、白金
やパラジウムはコスト的な面から実用的ではないので、
銀の電極膜を積層電極４として用いる場合につき説明す
る。例えば、銀を７０重量％、低融点フリットを５重量
％、樹脂溶剤を２５重量％とした銀ペーストでＡｌ電極
３，３上に印刷し、５８０℃の温度で１０分間の焼付け
を行うことにより、膜厚が１０μｍ程度の銀電極膜が形
成できる。

【００２２】上記の如く構成した本発明に係る正特性サ
ーミスタと、従来の正特性サーミスタとの特性を比較し
た比較例を第１表に示す。この第１表において、試料番
号１〜６は、本発明の如くＡｌ電極に積層電極を形成し
たものであり、試料番号７〜１１は従来の電極形成法に
よるものである。なお、電極形成法以外の諸条件は全て
の試料において一致するように調整してある。

【００２３】

【表１】

【００２４】また、上記第１表において、「最大抵抗温
度係数」は正の抵抗温度特性を示す温度範囲での抵抗値
変化を求めたものであり、「湿中断続負荷寿命試験」は
温度４０℃，湿度９５％の恒温槽中において６０分間の
インターバルを置いて３０分間に亙る１４４Ｖの電圧印
加を繰り返し行ったものであり、「継続負荷寿命試験」
は室温２５℃の環境下において５分間のインターバルを
おいて１分間に亙る１４４Ｖの電圧印加を繰り返し行っ
たものであり、「フラッシュ耐電圧試験」は室温（２５
℃）に馴染ませた試料に５０Ｈｚ・３００Ｖの交流電圧
を１分間印加した後に当該試料を室温（２５℃）まで自
然冷却して、前回の印加電圧よりも１０Ｖ高めた電圧を
印加する操作を繰り返し、試料が損壊に至る前の印加電
圧をフラッシュ耐電圧としたものである。

【００２５】この第１表から明らかなように、Ａｌ電極
３に対する面積比を０．１１以上に設定した積層電極４
をバネ端子板５の弾性端子５ａとＡｌ電極３との間に介
在させた正特性サーミスタ（試料番号１，２，４，５）
においては、大きな最大抵抗温度係数を有していること
から、良好なオーミック接触を示していることが認めら
れる。また、湿中断続負荷寿命試験および断続負荷寿命
試験の何れにおいても抵抗値の変化が少なく、従来のよ
うに弾性端子とＡｌ電極とを直接的に接続させた正特性
サーミスタに比して耐湿特性が十分に向上している。さ
らに、フラッシュ耐電圧試験においては、従来の正特性
サーミスタより１００Ｖ以上も耐電圧が向上しており、
瞬時的に印加される突入電圧が高い場合にも、半導体磁
器にクラックが生じ難く、信頼性の高い正特性サーミス
タと成し得る。また、Ａｌ電極３に対する積層電極４の
面積比を０．２０よりも高くした場合においても、従来
の正特性サーミスタよりも各特性は向上する。

【００２６】なお、Ａｌ電極３に対する積層電極４の面
積比を０．１０に設定した場合（試料番号３，６）に
は、フラッシュ耐電圧が低下していることから、Ａｌ電
極３に対する積層電極４の面積比０．１１が臨界的意義
を有するものと推認できる。一方、銀電極膜を積層電極
４とし、Ａｌ電極３に対する面積比を１．００よりも大
きくした場合（試料番号１２：Ａｌ電極３を越えてチタ
ン酸バリウム系半導体磁器２の表面にも積層電極４が形
成されている状態）においては、湿中断続負荷寿命試験
特性が低下しており、銀電極膜による積層電極４はＡｌ
電極３の電極面積を超えない範囲で形成しなければなら
ないことを示唆している。すなわち、半導体磁器へ直接
的に銀薄膜を形成すると、マイグレーションが発生して
しまうからである。なお、金属板による積層電極４にお
いては、Ａｌ電極３の電極面積に対する面積比が１．０
０を越えても何ら問題はない。

【００２７】次に、上記比較例と同様な手法を用いて本
発明に係る正特性サーミスタを構成するＡｌ電極および
積層電極の諸条件と特性との関係、Ａｌ電極の有効電極
面積が小さい場合の諸特性を第２表に示す。なお、各試
料において２５℃における抵抗値が略々同一の値になる
よう焼成方法により調整してある。

【００２８】

【表２】

【００２９】上記の第２表より明らかなように、Ａｌ電
極の有効電極面積を１０ｍｍ² 前後に設定した正特性サ
ーミスタ（試料番号１３〜１６）においては、大きな最
大抵抗係数を有していることから、良好なオーミック接
触を示していることが認められる。また、湿中断続負荷
試験および断続負荷寿命試験の何れにおいても抵抗値の
変化が少ないが、フラッシュ耐電圧試験においては、１
００Ｖの耐電圧の差を示しており、Ａｌ電極の有効電極
面積が１０ｍｍ² 以上で顕著な効果を期せることが確認
できる。

【００３０】また、第２表の各結果より、Ａｌ電極の厚
さを２μｍ〜３０μｍに設定した場合には、フラッシュ
耐電圧の向上が認められる。特に、試料番号１７，１８
を比較した場合、最大抵抗係数、湿中断続負荷試験およ
び断続負荷寿命試験の何れにおいても同程度の特性を期
せるものの、フラッシュ耐電圧試験においては、試料１
７（Ａｌ電極の膜厚が３０μｍのもの）と試料１８（Ａ
ｌ電極の膜厚が３５μｍのもの）とに１００Ｖ程度の差
が生じており、Ａｌ電極の膜厚が概ね３０μｍを境とし
て、特性に顕著な効果が生じるものと認められる。な
お、Ａｌ電極の膜はＡｌペーストを印刷・焼成する手法
で形成するので、２μｍよりも薄い電極膜を形成するこ
とは技術的に不可能であったが、少なくとも２μｍ以上
のＡｌ電極膜においては効果が確認できる。

【００３１】また、積層電極の有効電極面積を１０ｍｍ
² とした試料１６と、積層電極の有効電極面積を９ｍｍ
² とした試料１９とを比較すると、最大抵抗係数、湿中
断続負荷試験および断続負荷寿命試験の何れにおいても
良好であるが、フラッシュ耐電圧試験においては、１０
０Ｖ以上もの差が生じており、積層電極の有効面積が１
０ｍｍ² 以上である場合に顕著な効果を期せることが確
認できる。

【００３２】また、積層電極の厚さを０．２ｍｍにした
試料２０と、積層電極の厚さを０．１ｍｍにした試料２
１とを比較すると、最大抵抗係数、湿中断続負荷試験お
よび断続負荷寿命試験の何れにおいても良好であるが、
フラッシュ耐電圧においては、１００Ｖ以上の差が生じ
ており、Ａｌ電極の厚さが０．２ｍｍ以上である場合に
顕著な効果を期せることが確認できる。

【００３３】また、銀電極膜の厚さを３μｍとした試料
２２と、銀電極膜の厚さを５μｍとして試料２３とを比
較すると、最大抵抗係数、湿中断続負荷試験および断続
負荷寿命試験の何れにおいても良好であるが、フラッシ
ュ耐電圧においては、１００Ｖ以上の差が生じており、
銀電極膜の厚さが５μｍ以上である場合に顕著な効果を
期せることが確認できる。

【００３４】

【発明の効果】以上説明したように、本発明に係る正特
性サーミスタによれば、正特性サーミスタ素子の各Ａｌ
電極と各バネ端子板の弾性端子との間に積層電極を介在
させるものとしたので、バネ端子板と積層電極とが導通
する面積は微小であるが、ステンレスと同程度以上の導
電率を有する積層電極は、その全面に亙って略々等電位
となるので、積層電極とＡｌ電極との接触面全域に電圧
が印加されることとなる。よって、導電率の低いＡｌ電
極からチタン酸バリウム系半導体磁器へ局部的に電圧が
印加されることを効果的に防止でき、素子のクラックや
電極の焼き付きといった不具合が生じ難く、フラッシュ
耐電圧特性の向上を期すことができ、信頼性の高い正特
性サーミスタとなる。しかも、正特性サーミスタ素子に
はＡｌペースト電極を用いるので、耐湿特性、断続負荷
寿命試験特性等に優れ、低コストで量産できる。

【図面の簡単な説明】

【図１】（ａ）は比較的大きな積層電極を正特性サーミ
スタ素子のＡｌ電極に導通させた状態の斜視図であり、
（ｂ）はＡｌ電極の電極面に対する面積比を０．１１程
度とした積層電極を正特性サーミスタ素子のＡｌ電極に
導通させた状態の斜視図である。

【図２】本発明に係る正特性サーミスタの概略縦断面図
であり、（ａ）は積層電極のＡｌ電極に対する面積比が
０．１１程度である場合、（ｂ）は積層電極のＡｌ電極
に対する面積比が１．００である場合、（ｃ）は積層電
極のＡｌ電極に対する面積比が１．００より大である場
合を夫々示す。

【図３】従来の正特性サーミスタ素子の斜視図である。

【図４】正特性サーミスタ素子を収納ケース内に収納し
てなる従来の正特性サーミスタの一部欠截斜視図であ
る。

【図５】（ａ）は図４の正特性サーミスタの概略縦断面
図であり、（ｂ）は（ａ）のｂ−ｂ断面図である。

【符号の説明】

１正特性サーミスタ素子２半導体磁器２ａ第１電極形成面２ｂ第２電極形成面３Ａｌ電極４積層電極５バネ端子板５ａ弾性端子６収納ケース７正特性サーミスタ

Claims

【特許請求の範囲】

【請求項１】略々一定の間隔で離隔する第１面と第２
面とを備えるチタン酸バリウム系の半導体磁器の第１面
と第２面に各々Ａｌを主成分とするＡｌ電極を形成する
ことで正特性サーミスタ素子となし、該正特性サーミス
タ素子の各Ａｌ電極を一対のバネ端子板の各弾性端子で
狭持し、各Ａｌ電極とバネ端子板とを導通させた状態で
収納ケース内に収納してなる正特性サーミスタにおい
て、各Ａｌ電極は１０ｍｍ² 以上の有効電極面積で２μｍ〜
３０μｍの膜厚を有するものとなし、ステンレスと同程度以上の導電率を有する材質より形成
されると共に、Ａｌの有効電極面積に対する比率が０．
１１以上で且つ１０ｍｍ² 以上の電極面積を有する積層
電極を、Ａｌ電極と弾性端子との間に介在させるように
したことを特徴とする正特性サーミスタ。
【請求項２】上記積層電極は、ステンレスと同程度以
上の導電率を有する金属を０．２ｍｍ以上の厚さの板状
にした金属板であることを特徴とする請求項１に記載の
正特性サーミスタ。
【請求項３】上記積層電極は、Ａｌ電極上に形成した
銀を主成分とする５μｍ以上の薄膜であることを特徴と
する請求項１に記載の正特性サーミスタ。