JPH07262793A - 冗長メモリ要素選択回路および該回路を備えたフラッシュeepromメモリ - Google Patents
冗長メモリ要素選択回路および該回路を備えたフラッシュeepromメモリInfo
- Publication number
- JPH07262793A JPH07262793A JP5972695A JP5972695A JPH07262793A JP H07262793 A JPH07262793 A JP H07262793A JP 5972695 A JP5972695 A JP 5972695A JP 5972695 A JP5972695 A JP 5972695A JP H07262793 A JPH07262793 A JP H07262793A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- memory
- value
- selection
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/804—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout to prevent clustered faults
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
- G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 メモリセルの行と列に組織化されたメモリの
数個の冗長要素を選択するための選択回路を提供する。 【構成】 欠陥要素を置換するための冗長メモリ要素の
自動的な選択を実行するために、置換されるべき要素の
アドレスを現在のアドレスと比較する。置換されるべき
要素のアドレスを含む不揮発性メモリセルの数を減らし
て信頼性を高めるために、選択回路は、これらのアドレ
スの幾つかを、実際に記憶されているアドレスより算出
する手段を備えている。特にフラッシュEEPROMに
適用される。
数個の冗長要素を選択するための選択回路を提供する。 【構成】 欠陥要素を置換するための冗長メモリ要素の
自動的な選択を実行するために、置換されるべき要素の
アドレスを現在のアドレスと比較する。置換されるべき
要素のアドレスを含む不揮発性メモリセルの数を減らし
て信頼性を高めるために、選択回路は、これらのアドレ
スの幾つかを、実際に記憶されているアドレスより算出
する手段を備えている。特にフラッシュEEPROMに
適用される。
Description
【0001】
【産業上の利用分野】本発明は主に電気的に消去可能な
不揮発性集積回路メモリ、特にフラッシュEEPROM
型のメモリに関するものである。従来、これらのメモリ
は、或る容量、例えばフラッシュEEPROMの場合16
メガビットの容量のメモリが商品化されている。集積回
路の製造に用いられる方法では欠陥が生じることが非常
に多く、特にメモリセルに影響を与える欠陥が多い。従
って、あまりに多数の不合格品が出るのを防ぐために、
これらの回路の製造者は、必要があれば欠陥セルと置換
されるように構成された一定数の冗長セルを設けてい
る。
不揮発性集積回路メモリ、特にフラッシュEEPROM
型のメモリに関するものである。従来、これらのメモリ
は、或る容量、例えばフラッシュEEPROMの場合16
メガビットの容量のメモリが商品化されている。集積回
路の製造に用いられる方法では欠陥が生じることが非常
に多く、特にメモリセルに影響を与える欠陥が多い。従
って、あまりに多数の不合格品が出るのを防ぐために、
これらの回路の製造者は、必要があれば欠陥セルと置換
されるように構成された一定数の冗長セルを設けてい
る。
【0002】
【従来の技術】これらのメモリは、一般にメモリセルの
行と列より成るマトリクスの形に組織化されている。従
って、各メモリセルは、各行に関連したワードラインと
各列に関連したビットラインによって選択される。実際
には、簡略化のために、欠陥メモリセルの置き換えは、
欠陥セルを含む行または列の全体を置き換えることによ
って行われる。置換されなければならないメモリ要素
(行または列メモリ要素)は、検出された欠陥の種類に
関係する。
行と列より成るマトリクスの形に組織化されている。従
って、各メモリセルは、各行に関連したワードラインと
各列に関連したビットラインによって選択される。実際
には、簡略化のために、欠陥メモリセルの置き換えは、
欠陥セルを含む行または列の全体を置き換えることによ
って行われる。置換されなければならないメモリ要素
(行または列メモリ要素)は、検出された欠陥の種類に
関係する。
【0003】これらの冗長要素は、各集積回路の製造後
に実施されるテストに続いて動作状態に置かれる。この
ためには、プログラム可能な構成変更手段が集積回路に
具備されており、テストによって欠陥要素が明らかにな
った場合に、この欠陥要素を、冗長要素の中から選択さ
れた置換要素で自動的に置換するようになっている。こ
の置換は外からは見えず、メモリの性能特性には影響を
与えないようなものでなければならない。実際には構成
変更手段には、メモリ内に存在する現在のアドレスが欠
陥要素のアドレスに対応していることを確認するための
回路が内蔵されており、対応している場合には、これら
の手段が、欠陥要素を置換する冗長要素を選択する。
に実施されるテストに続いて動作状態に置かれる。この
ためには、プログラム可能な構成変更手段が集積回路に
具備されており、テストによって欠陥要素が明らかにな
った場合に、この欠陥要素を、冗長要素の中から選択さ
れた置換要素で自動的に置換するようになっている。こ
の置換は外からは見えず、メモリの性能特性には影響を
与えないようなものでなければならない。実際には構成
変更手段には、メモリ内に存在する現在のアドレスが欠
陥要素のアドレスに対応していることを確認するための
回路が内蔵されており、対応している場合には、これら
の手段が、欠陥要素を置換する冗長要素を選択する。
【0004】この自動的な置換は通常、欠陥要素のアド
レスを含むように構成された不揮発性のプログラム可能
なレジスタによってなされる。行と列に組織化されたメ
モリの場合には、このアドレスが、アドレス全体で上位
のビットと下位のビットにそれぞれ対応する行アドレス
または列アドレスとなろう。現在に至るまで、各冗長要
素には、このようなレジスタ、およびこのレジスタに含
まれている値と入力された現在のアドレスとを受ける比
較器とが付属していた。テスト作業が終了すると、レジ
スタが、欠陥要素のアドレスを示す値にプログラムされ
る。従って、動作時、現在のアドレスがレジスタのうち
の1つに含まれている値と一致する場合には、付属する
比較器が、付属する冗長要素の自動選択を可能にする信
号を出す。同時に、欠陥要素の選択は禁止される。
レスを含むように構成された不揮発性のプログラム可能
なレジスタによってなされる。行と列に組織化されたメ
モリの場合には、このアドレスが、アドレス全体で上位
のビットと下位のビットにそれぞれ対応する行アドレス
または列アドレスとなろう。現在に至るまで、各冗長要
素には、このようなレジスタ、およびこのレジスタに含
まれている値と入力された現在のアドレスとを受ける比
較器とが付属していた。テスト作業が終了すると、レジ
スタが、欠陥要素のアドレスを示す値にプログラムされ
る。従って、動作時、現在のアドレスがレジスタのうち
の1つに含まれている値と一致する場合には、付属する
比較器が、付属する冗長要素の自動選択を可能にする信
号を出す。同時に、欠陥要素の選択は禁止される。
【0005】従って、この方法は、冗長要素と同じ数の
プログラム可能なレジスタを備えることを必要とする。
さらに、検出された欠陥要素を同数のレジスタをプログ
ラムする必要がある。不揮発性のプログラム可能なレジ
スタの存在によって、それらの製造およびプログラムが
困難であることから、信頼性の面で問題が生じる。
プログラム可能なレジスタを備えることを必要とする。
さらに、検出された欠陥要素を同数のレジスタをプログ
ラムする必要がある。不揮発性のプログラム可能なレジ
スタの存在によって、それらの製造およびプログラムが
困難であることから、信頼性の面で問題が生じる。
【0006】
【発明が解決しようとする課題】従って、本発明は、特
に欠陥要素が位相幾何学的に隣接している場合に、プロ
グラム可能なレジスタの数を制限する方法を提案するこ
とによって、信頼性を高めることを目的とするものであ
る。
に欠陥要素が位相幾何学的に隣接している場合に、プロ
グラム可能なレジスタの数を制限する方法を提案するこ
とによって、信頼性を高めることを目的とするものであ
る。
【0007】
【課題を解決するための手段】より詳しく言えば、本発
明の目的は、メモリセルの行と列に組織化されたメモリ
の数個の冗長要素(ここで「要素」とは行または列を示
す)を選択するための選択回路であって、上記の冗長要
素は欠陥セルを有する要素を置換するように構成されて
おり、上記の置換されるべき要素が、上記要素をアドレ
スするために使用される現在のアドレスの特定の値によ
ってそれぞれ特定され、上記特定の値のうちの1つが不
揮発性のプログラム可能な記憶手段に含まれている回路
であって、上記選択回路が、上記記憶手段に含まれてい
る上記の値に等しい入力値に応じて、置換されるべき1
つ以上のその他のアドレス値を算出するための計算手段
と、上記現在のアドレスと上記の記憶されている値と算
出された1つまたは複数のアドレス値を比較してその比
較より得られる比較信号を与える比較手段とを備え、上
記比較信号が、付属する冗長要素を選択するための信号
の生成の条件を決めることを特徴とする回路。
明の目的は、メモリセルの行と列に組織化されたメモリ
の数個の冗長要素(ここで「要素」とは行または列を示
す)を選択するための選択回路であって、上記の冗長要
素は欠陥セルを有する要素を置換するように構成されて
おり、上記の置換されるべき要素が、上記要素をアドレ
スするために使用される現在のアドレスの特定の値によ
ってそれぞれ特定され、上記特定の値のうちの1つが不
揮発性のプログラム可能な記憶手段に含まれている回路
であって、上記選択回路が、上記記憶手段に含まれてい
る上記の値に等しい入力値に応じて、置換されるべき1
つ以上のその他のアドレス値を算出するための計算手段
と、上記現在のアドレスと上記の記憶されている値と算
出された1つまたは複数のアドレス値を比較してその比
較より得られる比較信号を与える比較手段とを備え、上
記比較信号が、付属する冗長要素を選択するための信号
の生成の条件を決めることを特徴とする回路。
【0008】
【作用】従来技術による方法と比較して、本発明は、不
揮発性レジスタの少なくとも一部が、はるかに高い信頼
性を持った普通の回路で置き換えられるという利点を有
する。本発明の特定の具体例によれば、計算手段は、入
力値とインクリメンテーション値との合計に等しい出力
値を与えるインクリメンテーション回路を1つ以上備え
ている。
揮発性レジスタの少なくとも一部が、はるかに高い信頼
性を持った普通の回路で置き換えられるという利点を有
する。本発明の特定の具体例によれば、計算手段は、入
力値とインクリメンテーション値との合計に等しい出力
値を与えるインクリメンテーション回路を1つ以上備え
ている。
【0009】最も簡単なものは、メモリの行と列の位相
幾何学的な順番が、対応するアドレスの数値の順番に従
っている場合である。この場合、隣接する数個の要素を
置換するには、インクリメンテーション値が1であるイ
ンクリメンテーション回路をただ1つ用いてアドレスの
計算を行うことができる。さらに、数個の選択回路が1
つのインクリメンテーション回路を共同で使用すること
ができる。しかしながら、メモリがパワーオンされる時
はいつでも、置換されるべき要素のアドレス値が計算さ
れ、引続き記憶される初期設定段階を設けるのが適当で
あろう。
幾何学的な順番が、対応するアドレスの数値の順番に従
っている場合である。この場合、隣接する数個の要素を
置換するには、インクリメンテーション値が1であるイ
ンクリメンテーション回路をただ1つ用いてアドレスの
計算を行うことができる。さらに、数個の選択回路が1
つのインクリメンテーション回路を共同で使用すること
ができる。しかしながら、メモリがパワーオンされる時
はいつでも、置換されるべき要素のアドレス値が計算さ
れ、引続き記憶される初期設定段階を設けるのが適当で
あろう。
【0010】この初期設定段階を避けるのが好ましい場
合、および本発明の特定の具体例によれば、選択回路
は、置換されるべきその他の各要素の各々ごとに、付属
するインクリメンテーション回路を備える。インクリメ
ンテーション回路は、入力値と固定されたインクリメン
テーション値との合計を計算するように構成された組み
合わせ論理回路によって形成されているのが有利であ
る。
合、および本発明の特定の具体例によれば、選択回路
は、置換されるべきその他の各要素の各々ごとに、付属
するインクリメンテーション回路を備える。インクリメ
ンテーション回路は、入力値と固定されたインクリメン
テーション値との合計を計算するように構成された組み
合わせ論理回路によって形成されているのが有利であ
る。
【0011】当然、より柔軟性を高めるには、同一のメ
モリ内に、それぞれのインクリメンテーション回路が異
なるインクリメンテーション値に関連された数個の選択
回路を備えることもできる。しばしば発生する欠陥のタ
イプとして、位相幾何学的に隣接する2つ以上のワード
ラインが短絡されているというものがある。このような
欠陥は冗長行についても起こり得るので、選択回路は、
それが出す選択信号が位相幾何学的に隣接する冗長行を
選択するように構成されているのが有利であり、その場
合選択回路はこれらの選択信号を禁止するための回路を
備えている。
モリ内に、それぞれのインクリメンテーション回路が異
なるインクリメンテーション値に関連された数個の選択
回路を備えることもできる。しばしば発生する欠陥のタ
イプとして、位相幾何学的に隣接する2つ以上のワード
ラインが短絡されているというものがある。このような
欠陥は冗長行についても起こり得るので、選択回路は、
それが出す選択信号が位相幾何学的に隣接する冗長行を
選択するように構成されているのが有利であり、その場
合選択回路はこれらの選択信号を禁止するための回路を
備えている。
【0012】ライン間の欠陥は、以下のような理由によ
って、「フラッシュEEPROM」メモリの場合に特に
問題を引き起こす。つまりこのタイプのメモリは、メモ
リセルとして、電極に適当な電圧を印加することによっ
てその導通閾値を変更することが可能な特殊なフローテ
ィングゲートMOSトランジスタを使用している。セル
のプログラミングは、ソースを接地させた状態でプログ
ラミング電圧をゲート(例えば12ボルト)とドレイン
(例えば6ボルト)に印加することによって高い閾値
(例えば6ボルト)を作り出すことにある。このプログ
ラミングは選択的で、メモリの各トランジスタごとに制
御される。
って、「フラッシュEEPROM」メモリの場合に特に
問題を引き起こす。つまりこのタイプのメモリは、メモ
リセルとして、電極に適当な電圧を印加することによっ
てその導通閾値を変更することが可能な特殊なフローテ
ィングゲートMOSトランジスタを使用している。セル
のプログラミングは、ソースを接地させた状態でプログ
ラミング電圧をゲート(例えば12ボルト)とドレイン
(例えば6ボルト)に印加することによって高い閾値
(例えば6ボルト)を作り出すことにある。このプログ
ラミングは選択的で、メモリの各トランジスタごとに制
御される。
【0013】慣例によって、プログラムされたセルは論
理値0を記憶していると言う。セルの消去は、ゲートを
接地してドレインを高インピーダンス状態にした状態
で、トランジスタのソースに消去電圧(例えば10ボル
ト)を印加することによって、低い閾値(例えば2ボル
ト)を作り出すというものである。プログラミングとは
反対に、消去動作は総体的なものである。つまり、消去
動作はメモリ内の全てのセル、あるいはメモリが数個の
独立したセクタに組織化されている場合には、セクタ全
体のセルに対して行われるということである。上記の慣
例によって、消去されたセルは論理値1を記憶する。セ
ルの読み出しはその導通状態を検出することにある。そ
のためには、読み出し電圧(例えば5ボルト)をゲート
に印加して、セル内を流れる電流を基準セル内に流れる
電流と比較する。
理値0を記憶していると言う。セルの消去は、ゲートを
接地してドレインを高インピーダンス状態にした状態
で、トランジスタのソースに消去電圧(例えば10ボル
ト)を印加することによって、低い閾値(例えば2ボル
ト)を作り出すというものである。プログラミングとは
反対に、消去動作は総体的なものである。つまり、消去
動作はメモリ内の全てのセル、あるいはメモリが数個の
独立したセクタに組織化されている場合には、セクタ全
体のセルに対して行われるということである。上記の慣
例によって、消去されたセルは論理値1を記憶する。セ
ルの読み出しはその導通状態を検出することにある。そ
のためには、読み出し電圧(例えば5ボルト)をゲート
に印加して、セル内を流れる電流を基準セル内に流れる
電流と比較する。
【0014】書き込み動作を実行する場合には、つまり
メモリのあるセルのプログラミングを変更する場合に
は、まず最初に、関係するセクタ全体を消去しなければ
ならない。しかしながら、消去が総体的であるために、
問題のセクタの各セルにあらかじめ制御されたプログラ
ミングを行って、総体的な消去後の閾値のドリフトおよ
び変動を制限することが必要である。この消去に先立つ
プログラミングは、アドレシングを作動させ、セクタの
各セルのプログラミングを制御する特殊なアルゴリズム
を行うことによってなされる。当然、これらの動作は冗
長セルにも適用可能で、場合によっては欠陥セルにも適
用可能である。
メモリのあるセルのプログラミングを変更する場合に
は、まず最初に、関係するセクタ全体を消去しなければ
ならない。しかしながら、消去が総体的であるために、
問題のセクタの各セルにあらかじめ制御されたプログラ
ミングを行って、総体的な消去後の閾値のドリフトおよ
び変動を制限することが必要である。この消去に先立つ
プログラミングは、アドレシングを作動させ、セクタの
各セルのプログラミングを制御する特殊なアルゴリズム
を行うことによってなされる。当然、これらの動作は冗
長セルにも適用可能で、場合によっては欠陥セルにも適
用可能である。
【0015】所定のセルのプログラミングは、ゲートの
プログラミング電圧を、関連するワードラインに印加す
ることによってセルが属する行を選択することにある。
さらに、このセルの列は、ドレインのプログラミング電
圧を対応するビットラインに印加することによって選択
される。その他の行と列は選択されない。この結果、特
に、その他のワードラインがアースに接続される。つま
り、もし数個のワードライン(最も一般的には位相幾何
学的に隣接した2つのラインである)が短絡されている
場合には、対応する行に属するセルの消去前のプログラ
ミングが正常に行われず、消去後に得られる閾値が低す
ぎる危険がある(デプレション状態のセル)。消去前の
プログラミング動作が実行されるとき、短絡されたワー
ドラインを同時に選択するならば、この問題は回避され
よう。
プログラミング電圧を、関連するワードラインに印加す
ることによってセルが属する行を選択することにある。
さらに、このセルの列は、ドレインのプログラミング電
圧を対応するビットラインに印加することによって選択
される。その他の行と列は選択されない。この結果、特
に、その他のワードラインがアースに接続される。つま
り、もし数個のワードライン(最も一般的には位相幾何
学的に隣接した2つのラインである)が短絡されている
場合には、対応する行に属するセルの消去前のプログラ
ミングが正常に行われず、消去後に得られる閾値が低す
ぎる危険がある(デプレション状態のセル)。消去前の
プログラミング動作が実行されるとき、短絡されたワー
ドラインを同時に選択するならば、この問題は回避され
よう。
【0016】本発明の特定の側面によれば、位相幾何学
的に隣接する冗長行に対して行われるこの同時の選択
は、選択回路の計算手段を制御可能に変更し、その入力
値と同じ値を選択的に供給するようにすることによって
容易に行われる。本発明の目的はさらに、上述したよう
に、複数の選択回路を有する電気的に消去可能でプログ
ラム可能なフラッシュEEPROM型のメモリである。
図を参照して行う以下の説明によって、本発明のその他
の特徴および利点が明らかになろう。
的に隣接する冗長行に対して行われるこの同時の選択
は、選択回路の計算手段を制御可能に変更し、その入力
値と同じ値を選択的に供給するようにすることによって
容易に行われる。本発明の目的はさらに、上述したよう
に、複数の選択回路を有する電気的に消去可能でプログ
ラム可能なフラッシュEEPROM型のメモリである。
図を参照して行う以下の説明によって、本発明のその他
の特徴および利点が明らかになろう。
【0017】
【実施例】図1は、本発明の選択回路を使用することの
可能なメモリの主な構成要素を示している。非限定的な
例として、ここに示されたメモリはフラッシュEEPR
OM型のものである。インターフェースと保守回路(図
示せず)以外に、このメモリは主に、行と列に組織化さ
れたメモリセルのマトリクス1、制御回路2および供給
電圧のジェネレータ3とで構成されている。制御回路2
はプログラムされたユニット、例えばPLA型のもの
で、例えばジェネレータ3のようなメモリの回路の全て
を制御する。制御回路2の主な役割は、ここに含まれる
各種の回路に送られる制御信号R、E、PまたはPeに
よる読み出し、消去およびプログラミングの各動作の制
御である。
可能なメモリの主な構成要素を示している。非限定的な
例として、ここに示されたメモリはフラッシュEEPR
OM型のものである。インターフェースと保守回路(図
示せず)以外に、このメモリは主に、行と列に組織化さ
れたメモリセルのマトリクス1、制御回路2および供給
電圧のジェネレータ3とで構成されている。制御回路2
はプログラムされたユニット、例えばPLA型のもの
で、例えばジェネレータ3のようなメモリの回路の全て
を制御する。制御回路2の主な役割は、ここに含まれる
各種の回路に送られる制御信号R、E、PまたはPeに
よる読み出し、消去およびプログラミングの各動作の制
御である。
【0018】ジェネレータ3は、外部電源のプログラミ
ング電圧Vppから、読み出し、プログラミングおよび
消去の動作に必要な各種の異なる電位Vr、Up、V
p、Veを生成する。メモリは、外部より受信されてイ
ンターフェース回路によってアドレスレジスタAD−R
にロードされる現在のアドレスADによってアドレスさ
れる。外部と交換されるデータ要素が、書き込みのため
には入力データレジスタDTi−Rを、読み出しのため
には出力データレジスタDTo−Rを通過する。アドレ
スADの上位のビットXは、読み出しまたは書き込み動
作の際に選択されるべき行を規定するために使用される
行アドレスを構成する。アドレスADの下位のビットY
は選択されるべき列を規定するために使用される列アド
レスを構成する。マトリクス1は、主マトリクス1A
と、一組の冗長行1Cと、一組の冗長列1Bを有する。
これらの冗長行および列は、テスト動作時にセルに欠陥
があると認識された行と列を置き換えるように構成され
ている。
ング電圧Vppから、読み出し、プログラミングおよび
消去の動作に必要な各種の異なる電位Vr、Up、V
p、Veを生成する。メモリは、外部より受信されてイ
ンターフェース回路によってアドレスレジスタAD−R
にロードされる現在のアドレスADによってアドレスさ
れる。外部と交換されるデータ要素が、書き込みのため
には入力データレジスタDTi−Rを、読み出しのため
には出力データレジスタDTo−Rを通過する。アドレ
スADの上位のビットXは、読み出しまたは書き込み動
作の際に選択されるべき行を規定するために使用される
行アドレスを構成する。アドレスADの下位のビットY
は選択されるべき列を規定するために使用される列アド
レスを構成する。マトリクス1は、主マトリクス1A
と、一組の冗長行1Cと、一組の冗長列1Bを有する。
これらの冗長行および列は、テスト動作時にセルに欠陥
があると認識された行と列を置き換えるように構成され
ている。
【0019】標準的な方法では、主マトリクスの行は、
行デコーダ4によって、行アドレスXに応じて選択され
る。行デコーダ4は、行禁止回路5を通じて電源/増幅
回路6に選択信号を与える。電源/増幅回路6は、読み
出し、消去またはプログラミング動作のための適切な電
圧を主マトリクス1Aのワードラインに印加するように
構成されている。行禁止回路5は、行再構成回路7によ
って選択された欠陥行を非活性化するためのものであ
る。図2を参照しながら以下さらに詳細に説明する行再
構成回路7もまた、冗長行1Cの選択回路の役割を果た
し、回路6に類似の方法でこれらの行に連結されたワー
ドラインに給電するために使用される増幅回路8を制御
する。
行デコーダ4によって、行アドレスXに応じて選択され
る。行デコーダ4は、行禁止回路5を通じて電源/増幅
回路6に選択信号を与える。電源/増幅回路6は、読み
出し、消去またはプログラミング動作のための適切な電
圧を主マトリクス1Aのワードラインに印加するように
構成されている。行禁止回路5は、行再構成回路7によ
って選択された欠陥行を非活性化するためのものであ
る。図2を参照しながら以下さらに詳細に説明する行再
構成回路7もまた、冗長行1Cの選択回路の役割を果た
し、回路6に類似の方法でこれらの行に連結されたワー
ドラインに給電するために使用される増幅回路8を制御
する。
【0020】主マトリクスの列は、列再構成回路11によ
って制御される列選択回路10に接続された列デコーダ9
によって、列アドレスYに応じて選択される。列再構成
回路11はまた、冗長列1Bの選択回路12を制御する。選
択回路10、12は、読み出しまたは書き込み動作中の対応
するビットラインへの適切な電圧の印加の条件を決める
選択信号を与える。これらの電圧は、図3を参照しなが
らより詳細に説明するような条件下で、回路13Aと13B
によって与えられる。回路13Aはさらに読み出し用の増
幅手段を備えている。数個の列に連結された同一ワード
の数ビットの同時読み出しと書き込みを可能にするため
に、一般に、並列に作動する数個の読み出し増幅器と数
個の書き込み回路が備えられている。
って制御される列選択回路10に接続された列デコーダ9
によって、列アドレスYに応じて選択される。列再構成
回路11はまた、冗長列1Bの選択回路12を制御する。選
択回路10、12は、読み出しまたは書き込み動作中の対応
するビットラインへの適切な電圧の印加の条件を決める
選択信号を与える。これらの電圧は、図3を参照しなが
らより詳細に説明するような条件下で、回路13Aと13B
によって与えられる。回路13Aはさらに読み出し用の増
幅手段を備えている。数個の列に連結された同一ワード
の数ビットの同時読み出しと書き込みを可能にするため
に、一般に、並列に作動する数個の読み出し増幅器と数
個の書き込み回路が備えられている。
【0021】比較器14は、その入力が読み出し増幅器13
Aと入力データレジスタDTi−Rに接続されて、制御
回路2に、メモリセルのプログラミング動作が要求どお
りに進行中であることを報告する。この比較の結果は、
制御回路2によって、そのプログラミングアルゴリズム
の動作を整合させるために斟酌される。図2はマトリク
ス1の行の選択の全手段を示し、さらに再構成回路7を
より詳細に示している。再構成回路7は、主にアドレス
メモリ19と無効化セル20とで形成される再構成メモリ17
を有する。
Aと入力データレジスタDTi−Rに接続されて、制御
回路2に、メモリセルのプログラミング動作が要求どお
りに進行中であることを報告する。この比較の結果は、
制御回路2によって、そのプログラミングアルゴリズム
の動作を整合させるために斟酌される。図2はマトリク
ス1の行の選択の全手段を示し、さらに再構成回路7を
より詳細に示している。再構成回路7は、主にアドレス
メモリ19と無効化セル20とで形成される再構成メモリ17
を有する。
【0022】これらのメモリ要素は、読み出し手段(図
示せず)が付属している不揮発性セルによって構成され
ている。これらの不揮発性セルはさらに、プログラミン
グ回路18によってプログラム可能である。アドレスメモ
リ19は、複数のレジスタによって構成されており、複数
のレジスタの各々は、それぞれ主マトリクス1Aの欠陥
行に対応する特定の行アドレスを含むように構成されて
いる。無効化セル20はそれぞれ、マトリクス1の行と連
結されており、それらの論理状態が、付属する行の禁止
のインジケータを構成している。要素19と20の回路18に
よるプログラミングは、プログラミング命令Prに応答
して、メモリの保守回路より発せられる再構成データ要
素Drに応じて行われる。
示せず)が付属している不揮発性セルによって構成され
ている。これらの不揮発性セルはさらに、プログラミン
グ回路18によってプログラム可能である。アドレスメモ
リ19は、複数のレジスタによって構成されており、複数
のレジスタの各々は、それぞれ主マトリクス1Aの欠陥
行に対応する特定の行アドレスを含むように構成されて
いる。無効化セル20はそれぞれ、マトリクス1の行と連
結されており、それらの論理状態が、付属する行の禁止
のインジケータを構成している。要素19と20の回路18に
よるプログラミングは、プログラミング命令Prに応答
して、メモリの保守回路より発せられる再構成データ要
素Drに応じて行われる。
【0023】主マトリクス1Aの行の無効化セルの状態
は、上記の禁止回路5に送られる。禁止回路5はワード
ラインWLの電源/増幅回路6に、行選択信号SRを与
える。冗長行は、デコーダ15と、好ましくは本発明の選
択回路によって形成されている禁止回路16によって選択
される。デコーダ15は、その入力に、現在の行アドレス
Xと、アドレスメモリ19に含まれる特定のアドレス値と
を受ける。これらのデータ要素に応じて、デコーダ15が
禁止回路16に、冗長行の前選択のための信号を形成する
比較信号HITを与える。主マトリクスの場合のよう
に、禁止回路16は冗長行に関連する無効化セルの状態を
表す禁止インジケータを受けて、対応する選択信号SR
を発信する。主マトリクスの場合と同様、信号SRがワ
ードラインWLの供給回路8を制御する。
は、上記の禁止回路5に送られる。禁止回路5はワード
ラインWLの電源/増幅回路6に、行選択信号SRを与
える。冗長行は、デコーダ15と、好ましくは本発明の選
択回路によって形成されている禁止回路16によって選択
される。デコーダ15は、その入力に、現在の行アドレス
Xと、アドレスメモリ19に含まれる特定のアドレス値と
を受ける。これらのデータ要素に応じて、デコーダ15が
禁止回路16に、冗長行の前選択のための信号を形成する
比較信号HITを与える。主マトリクスの場合のよう
に、禁止回路16は冗長行に関連する無効化セルの状態を
表す禁止インジケータを受けて、対応する選択信号SR
を発信する。主マトリクスの場合と同様、信号SRがワ
ードラインWLの供給回路8を制御する。
【0024】再構成メモリ17のプログラミングは以下の
原理に基づく。最初に、全ての無効化セル20およびアド
レスメモリ19を構成するセルを消去する。主メモリの行
に欠陥があると検出された場合には、その無効化セルが
プログラムされる。続いてこの行のアドレスの特定の値
が、アドレスメモリ19のレジスタのうちの1つに、この
レジスタのセルを選択的にプログラミングすることによ
ってロードされる。さらに、このレジスタのリザーブさ
れたセルが、それの関連するアドレスの有効性のインジ
ケータを構成するようにプログラムされる。この特定の
アドレス値が、続いて、図4を参照しながら以下に説明
する方法で、デコーダ15によって使用される。上記のよ
うに処理された冗長行のうちの1つがそれ自体に欠陥を
有すると判明した場合、無効化セルが禁止回路16に知ら
せるようにプログラムされる。
原理に基づく。最初に、全ての無効化セル20およびアド
レスメモリ19を構成するセルを消去する。主メモリの行
に欠陥があると検出された場合には、その無効化セルが
プログラムされる。続いてこの行のアドレスの特定の値
が、アドレスメモリ19のレジスタのうちの1つに、この
レジスタのセルを選択的にプログラミングすることによ
ってロードされる。さらに、このレジスタのリザーブさ
れたセルが、それの関連するアドレスの有効性のインジ
ケータを構成するようにプログラムされる。この特定の
アドレス値が、続いて、図4を参照しながら以下に説明
する方法で、デコーダ15によって使用される。上記のよ
うに処理された冗長行のうちの1つがそれ自体に欠陥を
有すると判明した場合、無効化セルが禁止回路16に知ら
せるようにプログラムされる。
【0025】変形例としては、主マトリクスの全ての行
を完全に禁止するならば(この完全な禁止は比較信号H
ITのいずれか1つがアクティブにされることによって
引き起こされる)、主マトリクスの行の無効化セルを排
除することができる。列選択手段は、上記の図に非常に
近い方法で作成することができる。従ってそれについて
は格別説明を行わない。
を完全に禁止するならば(この完全な禁止は比較信号H
ITのいずれか1つがアクティブにされることによって
引き起こされる)、主マトリクスの行の無効化セルを排
除することができる。列選択手段は、上記の図に非常に
近い方法で作成することができる。従ってそれについて
は格別説明を行わない。
【0026】本発明の選択回路についてより詳細な説明
を行う前に、フラッシュEEPROM型のメモリで使用
されるフローティングゲートトランジスタのマトリクス
の構造と構成を思い出しておく必要がある。図3はその
ような構造の、1ビットのワードでアクセスされる簡単
な場合を示している。数ビットのワードによってアクセ
スされる場合については、それから容易に導き出すこと
ができる。トランジスタのソースは全て互いに接続され
ており、読み出しとプログラミング動作中は接地電位を
与えて、消去動作中には消去電位Ve(10ボルトのオー
ダー)を与えるソース電源回路13Bによって給電されて
いる。各行は、行のトランジスタの各制御ゲートに接続
されたワードラインWL1、WLi、WLi+1Wnに
よってアクティブにされる。ワードラインは、行選択信
号SR1、SRi、SRi+1、SRnによって制御さ
れる電源回路6、8によって給電される。
を行う前に、フラッシュEEPROM型のメモリで使用
されるフローティングゲートトランジスタのマトリクス
の構造と構成を思い出しておく必要がある。図3はその
ような構造の、1ビットのワードでアクセスされる簡単
な場合を示している。数ビットのワードによってアクセ
スされる場合については、それから容易に導き出すこと
ができる。トランジスタのソースは全て互いに接続され
ており、読み出しとプログラミング動作中は接地電位を
与えて、消去動作中には消去電位Ve(10ボルトのオー
ダー)を与えるソース電源回路13Bによって給電されて
いる。各行は、行のトランジスタの各制御ゲートに接続
されたワードラインWL1、WLi、WLi+1Wnに
よってアクティブにされる。ワードラインは、行選択信
号SR1、SRi、SRi+1、SRnによって制御さ
れる電源回路6、8によって給電される。
【0027】選択されない行、例えば第1の行について
は、電源回路6、8は接続されているワードラインに接
地電位を印加する。選択された行については(行i)、
回路6、8は対応するワードラインWLiに以下のもの
を印加する。つまり、プログラミング動作の場合には電
位Up(12ボルトオーダー)、読み出し動作の場合には
電位Ur(5ボルトオーダー)、または消去の場合には
接地電位を印加する。各列のトランジスタのドレイン
は、付属するビットラインBL1、BL2、・・・、B
Lnに接続されている。これらのビットラインは、読み
出しおよび書き込み回路13Aに接続されており、この回
路13Aは、列選択回路10より出される列選択信号SC
1、SC2、・・・、SCnによって制御される。選択
されない列のビットラインは高インピーダンス状態とな
り、一方、選択された列(第1の列)のビットライン
は、読み出し増幅器に接続されて、この読み出し増幅器
が、読み出し動作の場合には2進数のデータ要素Bo を
与え、プログラミング動作の場合にはプログラミング電
位Vp(6ボルトのオーダー)を受け取って、消去の場
合には高インピーダンス状態となる。
は、電源回路6、8は接続されているワードラインに接
地電位を印加する。選択された行については(行i)、
回路6、8は対応するワードラインWLiに以下のもの
を印加する。つまり、プログラミング動作の場合には電
位Up(12ボルトオーダー)、読み出し動作の場合には
電位Ur(5ボルトオーダー)、または消去の場合には
接地電位を印加する。各列のトランジスタのドレイン
は、付属するビットラインBL1、BL2、・・・、B
Lnに接続されている。これらのビットラインは、読み
出しおよび書き込み回路13Aに接続されており、この回
路13Aは、列選択回路10より出される列選択信号SC
1、SC2、・・・、SCnによって制御される。選択
されない列のビットラインは高インピーダンス状態とな
り、一方、選択された列(第1の列)のビットライン
は、読み出し増幅器に接続されて、この読み出し増幅器
が、読み出し動作の場合には2進数のデータ要素Bo を
与え、プログラミング動作の場合にはプログラミング電
位Vp(6ボルトのオーダー)を受け取って、消去の場
合には高インピーダンス状態となる。
【0028】以下の記載においては、読み出しおよびプ
ログラミング動作はマトリクスの各トランジスタについ
て選択される一方、消去は全てのトランジスタに関係す
ることに注意されたい。上記のような理由によって、消
去動作の総体的な特性はマトリクス内の各トランジスタ
をあらかじめプログラミングすることを必要とする。従
ってこれらトランジスタのうちの1つのプログラミング
は、そのワードライン(例えばWLi)にプログラミン
グ電位Upが印加され、そのドレインが電圧Vpによっ
て給電されることを意味する。さらに、別のワードライ
ン(例えばWLi+1)は通常接地されている。ここ
で、選択されたワードラインWLiが十分に絶縁されて
おらず、別のワードライン、一般には隣接するワードラ
インと短絡している場合には、このワードラインは適当
なプログラミング電位を受け取ることができない。
ログラミング動作はマトリクスの各トランジスタについ
て選択される一方、消去は全てのトランジスタに関係す
ることに注意されたい。上記のような理由によって、消
去動作の総体的な特性はマトリクス内の各トランジスタ
をあらかじめプログラミングすることを必要とする。従
ってこれらトランジスタのうちの1つのプログラミング
は、そのワードライン(例えばWLi)にプログラミン
グ電位Upが印加され、そのドレインが電圧Vpによっ
て給電されることを意味する。さらに、別のワードライ
ン(例えばWLi+1)は通常接地されている。ここ
で、選択されたワードラインWLiが十分に絶縁されて
おらず、別のワードライン、一般には隣接するワードラ
インと短絡している場合には、このワードラインは適当
なプログラミング電位を受け取ることができない。
【0029】その結果、ワードラインが短絡している2
つの行のトランジスタのプログラムが不備となり(過剰
に低い導通閾値)、さらに、総体的な消去後に、それら
が消耗して(マイナスの電圧閾値)、それによって選択
されない場合でも導通となる危険がある。その結果、読
み出し動作中にビットラインに存在する電圧が、もはや
選択されたトランジスタの導通状態を示さなくなるとい
う危険が生じる。この問題を解決するための方法は、ワ
ードラインが短絡している行のトランジスタの並列プロ
グラミングを命令するというものである。これはワード
デコーダの最終段階の動作を変更することによって行う
ことができる。以下では、本発明の選択回路のみを用い
て、いかにしてこの変更が成されるかを説明する。本発
明の選択回路については図4を参照して以下さらに詳細
に説明する。
つの行のトランジスタのプログラムが不備となり(過剰
に低い導通閾値)、さらに、総体的な消去後に、それら
が消耗して(マイナスの電圧閾値)、それによって選択
されない場合でも導通となる危険がある。その結果、読
み出し動作中にビットラインに存在する電圧が、もはや
選択されたトランジスタの導通状態を示さなくなるとい
う危険が生じる。この問題を解決するための方法は、ワ
ードラインが短絡している行のトランジスタの並列プロ
グラミングを命令するというものである。これはワード
デコーダの最終段階の動作を変更することによって行う
ことができる。以下では、本発明の選択回路のみを用い
て、いかにしてこの変更が成されるかを説明する。本発
明の選択回路については図4を参照して以下さらに詳細
に説明する。
【0030】選択回路は主に、冗長行のデコーダ15Aと
禁止回路16Aによって構成される。説明を簡略化するた
めに、図4の回路は、信号SRkとSRk+1によって
選択可能な位相幾何学的に隣接する2つの冗長行(k、
k+1)のみを選択するように構成されている。補足と
して、図4はさらに、デコーダ4と禁止回路5のうち、
信号SRiとSRi+1で選択可能な主マトリクスの2
つの行(i、i+1)に関係する部分を示している。
禁止回路16Aによって構成される。説明を簡略化するた
めに、図4の回路は、信号SRkとSRk+1によって
選択可能な位相幾何学的に隣接する2つの冗長行(k、
k+1)のみを選択するように構成されている。補足と
して、図4はさらに、デコーダ4と禁止回路5のうち、
信号SRiとSRi+1で選択可能な主マトリクスの2
つの行(i、i+1)に関係する部分を示している。
【0031】選択回路のデコーダ15Aは第1の比較器21
を有し、この比較器21は、その入力で、現在の行アドレ
スXと、アドレスメモリ19のレジスタRXkに含まれる
特定の行アドレス値を受ける。この特定の値は、例え
ば、主マトリクスの行iのアドレスXiである。デコー
ダ15Aの論理を簡略化するために、レジスタRXkはセ
ルVkを有し、このセルVkの論理状態が、レジスタR
Xkに含まれるデータ要素の有効性を示すために使用さ
れる。特定の値Xiはさらに計算手段23の入力へと送ら
れ、この計算手段は、その入力値とインクリメンテーシ
ョン値Dの合計を計算することが可能である。第2の比
較器22が、現在のアドレスXと計算手段23によって算出
された値とを、入力として受ける。
を有し、この比較器21は、その入力で、現在の行アドレ
スXと、アドレスメモリ19のレジスタRXkに含まれる
特定の行アドレス値を受ける。この特定の値は、例え
ば、主マトリクスの行iのアドレスXiである。デコー
ダ15Aの論理を簡略化するために、レジスタRXkはセ
ルVkを有し、このセルVkの論理状態が、レジスタR
Xkに含まれるデータ要素の有効性を示すために使用さ
れる。特定の値Xiはさらに計算手段23の入力へと送ら
れ、この計算手段は、その入力値とインクリメンテーシ
ョン値Dの合計を計算することが可能である。第2の比
較器22が、現在のアドレスXと計算手段23によって算出
された値とを、入力として受ける。
【0032】従って、レジスタRXkに含まれる特定の
値がセルvkの状態によって有効性を確認された場合に
は、比較回路21と22がそれぞれ、比較信号HITk とH
ITk+1 を発して、この信号が禁止回路16Aに送られ
る。冗長行kとk+1に付属する無効化インジケータD
kがイナクティブであるならば、信号HITk とHIT
k+1 はそれぞれ、冗長行kとk+1を選択選択するため
の信号SRkとSRk+1である。
値がセルvkの状態によって有効性を確認された場合に
は、比較回路21と22がそれぞれ、比較信号HITk とH
ITk+1 を発して、この信号が禁止回路16Aに送られ
る。冗長行kとk+1に付属する無効化インジケータD
kがイナクティブであるならば、信号HITk とHIT
k+1 はそれぞれ、冗長行kとk+1を選択選択するため
の信号SRkとSRk+1である。
【0033】つまり、主マトリクスの2つの行のアドレ
ス(例えば隣接する行iとi+1)の差をインクリメン
テーションの値Dとして選択することによって、選択回
路が、主マトリクスの行iとi+1の代わりに、冗長行
kとk+1をそれぞれ選択することになる。当然、行i
とi+1は、対応する無効化インジケータDiとDi+
1のプログラミングによって、あらかじめ非活動化され
ていることになる。上記に説明したように、2つの(隣
接する)ワードライン間の短絡は、消去前の並列プログ
ラミング動作を必要とする。従って、無効化インジケー
タに反して選択信号の活性化を許可することによって、
この場合に対処するのが適当である。主マトリクスの行
については、この承認は、図に示される禁止回路5の図
にある消去前の並列プログラミング信号PiとPi+1
によって得られる。
ス(例えば隣接する行iとi+1)の差をインクリメン
テーションの値Dとして選択することによって、選択回
路が、主マトリクスの行iとi+1の代わりに、冗長行
kとk+1をそれぞれ選択することになる。当然、行i
とi+1は、対応する無効化インジケータDiとDi+
1のプログラミングによって、あらかじめ非活動化され
ていることになる。上記に説明したように、2つの(隣
接する)ワードライン間の短絡は、消去前の並列プログ
ラミング動作を必要とする。従って、無効化インジケー
タに反して選択信号の活性化を許可することによって、
この場合に対処するのが適当である。主マトリクスの行
については、この承認は、図に示される禁止回路5の図
にある消去前の並列プログラミング信号PiとPi+1
によって得られる。
【0034】冗長行に関しては、消去前の並列プログラ
ミングは、計算手段23を、入力値と同じ値を出力するよ
うに信号Peで制御可能とすることによって、より簡単
に行うことができる。つまり、信号Peがアクティブで
ある時、特定の値Xiに等しい現在のアドレスXが現れ
ることによって、比較信号HITk とHITk+1 が同時
にアクティブにされる。つまり、無効化インジケータD
kが信号Peによって非活動化されて、行kとk+1
が、同時にアクティブである選択信号SRkとSRk+1
によって同時に選択されよう。当然、数個の行が同時に
選択されるこの可能性は、特に、これらの行が位相幾何
学的に隣接している場合に有用である。なぜならば、離
れたライン間の短絡が起こる確率ははるかに低いからで
ある。
ミングは、計算手段23を、入力値と同じ値を出力するよ
うに信号Peで制御可能とすることによって、より簡単
に行うことができる。つまり、信号Peがアクティブで
ある時、特定の値Xiに等しい現在のアドレスXが現れ
ることによって、比較信号HITk とHITk+1 が同時
にアクティブにされる。つまり、無効化インジケータD
kが信号Peによって非活動化されて、行kとk+1
が、同時にアクティブである選択信号SRkとSRk+1
によって同時に選択されよう。当然、数個の行が同時に
選択されるこの可能性は、特に、これらの行が位相幾何
学的に隣接している場合に有用である。なぜならば、離
れたライン間の短絡が起こる確率ははるかに低いからで
ある。
【0035】上記の述べた具体例は当然限定的なもので
はない。当業者には、本発明の範囲内で多くの変更が可
能である。特に、選択回路は、その他の計算手段とその
他の比較器を設けることによって、さらにいくつかの行
を選択するように変更することができる。さらに、メモ
リに通電がなされた瞬間後の初期設定段階でアクティブ
になされる適切なマルチプレクサを用いて、計算手段を
同一の選択回路または複数の異なる選択回路の複数の比
較器間で共有することも可能である。
はない。当業者には、本発明の範囲内で多くの変更が可
能である。特に、選択回路は、その他の計算手段とその
他の比較器を設けることによって、さらにいくつかの行
を選択するように変更することができる。さらに、メモ
リに通電がなされた瞬間後の初期設定段階でアクティブ
になされる適切なマルチプレクサを用いて、計算手段を
同一の選択回路または複数の異なる選択回路の複数の比
較器間で共有することも可能である。
【0036】図5によれば、計算手段は、固定のインク
リメンテーション値を与えるように設計されたワイヤー
ド論理回路より成るインクリメンテーション回路23Aで
構成されるのが有利である。その場合、この回路23A
は、図に従って信号Peによって制御されるマルチプレ
クサ23Aに接続される。
リメンテーション値を与えるように設計されたワイヤー
ド論理回路より成るインクリメンテーション回路23Aで
構成されるのが有利である。その場合、この回路23A
は、図に従って信号Peによって制御されるマルチプレ
クサ23Aに接続される。
【図1】 冗長要素を有するメモリの全体図である。
【図2】 図1のメモリ行を選択するため手段を示す。
【図3】 フローティングゲートトランジスタを用いた
メモリセルのマトリクスを示す。
メモリセルのマトリクスを示す。
【図4】 本発明の選択回路の詳細図である。
【図5】 本発明を実施するための計算手段の具体例を
示す。
示す。
【符号の説明】 1 マトリクス 1A 主マトリクス 1B 冗長列 1C 冗長行 2 制御回路 3 ジェネレータ 4 行デコーダ 5 禁止回路 6 電源/増幅回路 7 行再構成回路 8 増幅回路 9 列デコーダ 10、12 列選択回路 11 列再構成回路 13A、13B 回路 14 比較器 15 15A デコーダ 16 16A 禁止回路 17 再構成メモリ 18 プログラミング回路 19 アドレスメモリ 20 無効化セル 21 第1の比較器 22 第2の比較器 23 計算手段 23A インクリメンテーション回路 23B マルチプレクサ AD−R アドレスレジスタ AD 現在のアドレス BL1、BL2、・・・、BLn ビットライン Bo 2進数のデータ要素 Dr 再構成データ要素 DTi−R 入力データレジスタ DTo−R 出力データレジスタ D インクリメンテーション値 Dk 無効化インジケータ HITk、HITk+1 比較信号 i、i+1 主マトリクスの行 k、k+1 冗長行 Pr プログラミング命令 Pi、Pi+1 並列プログラミング信号 RXk レジスタ R、E、P、Pe 制御信号 SC1、SC2、・・・SCn 列選択信号 SR、SRk、SRk+1、SR1、SRi、SRi+
1、・・・、SRn行選択信号 Ur、Up、Ve、Vp 電位 Vpp プログラミング電圧 vk セル WL WL1、WLi、WLi+1、Wn ワードライ
ン X、Xi 行アドレス Y 列アドレス
1、・・・、SRn行選択信号 Ur、Up、Ve、Vp 電位 Vpp プログラミング電圧 vk セル WL WL1、WLi、WLi+1、Wn ワードライ
ン X、Xi 行アドレス Y 列アドレス
Claims (8)
- 【請求項1】 メモリセルの行と列に組織化されたメモ
リの数個の冗長要素(ここで「要素」とは行または列を
示す)を選択するための選択回路であって、上記の冗長
要素は欠陥セルを有する要素を置換するように構成され
ており、上記の置換されるべき要素が、上記要素をアド
レスするために使用される現在のアドレスの特定の値に
よってそれぞれ特定され、上記特定の値のうちの1つが
不揮発性のプログラム可能な記憶手段に含まれている回
路であって、上記選択回路が、上記記憶手段に含まれて
いる上記の値に等しい入力値に応じて、置換されるべき
1つ以上のその他のアドレス値を算出するための計算手
段と、上記現在のアドレスと上記の記憶されている値と
算出された1つまたは複数のアドレス値を比較してその
比較より得られる比較信号を与える比較手段とを備え、
上記比較信号が、付属する冗長要素を選択するための信
号の生成の条件を決めることを特徴とする回路。 - 【請求項2】 上記計算手段が、入力値とインクリメン
テーション値の合計に等しい値を出力する1つ以上のイ
ンクリメンテーション回路を備えていることを特徴とす
る請求項1に記載の選択回路。 - 【請求項3】 上記の置換されるべきその他の要素のそ
れぞれに付属するインクリメンテーション回路を備えて
いることを特徴とする請求項2に記載の選択回路。 - 【請求項4】 上記のインクリメンテーション回路が、
入力値と固定のインクリメンテーション値との合計を計
算するように設計された組み合わせ論理回路によって構
成されていることを特徴とする請求項2または3のいず
れか一項に記載の選択回路。 - 【請求項5】 上記選択信号が、位相幾何学的に隣接す
る冗長行を選択し、上記選択回路が上記選択信号のため
の禁止回路を備えていることを特徴とする請求項1〜4
のいずれか一項に記載の選択回路。 - 【請求項6】 上記メモリが電気的に消去可能でプログ
ラム可能なフラッシュEEPROM型のメモリであっ
て、上記計算手段が、その入力値に等しい値を選択的に
供給するように制御可能であることを特徴とする請求項
5に記載の選択回路。 - 【請求項7】 請求項1〜6のいずれか一項に記載の選
択回路を複数備えていることを特徴とする電気的に消去
可能でプログラム可能なフラッシュEEPROM型のメ
モリ。 - 【請求項8】 電気的に消去可能でプログラム可能なフ
ラッシュEEPROM型のメモリであって、請求項6に
記載の選択回路を1つ以上有し、記憶されているそれぞ
れの値が、プログラム可能な不揮発性のメモリセルに含
まれる無効化インジケータに連結されており、上記無効
化インジケータが第1の論理状態にある時には上記選択
信号がそれぞれ上記の比較信号と同一であり、上記無効
化インジケータが第2の論理状態である時には、メモリ
の消去前のプログラミング動作が実行される場合を除い
て上記選択信号が禁止され、メモリの消去前のプログラ
ミング動作が実行される場合には、上記計算手段が上記
入力値と同一の値を出力するように制御されることを特
徴とするメモリ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9402304 | 1994-02-23 | ||
FR9402304A FR2716566B1 (fr) | 1994-02-23 | 1994-02-23 | Circuit de sélection d'éléments de mémoire redondants et mémoire "Flash Eeprom" comportant ledit circuit. |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07262793A true JPH07262793A (ja) | 1995-10-13 |
JP2833646B2 JP2833646B2 (ja) | 1998-12-09 |
Family
ID=9460521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7059726A Expired - Fee Related JP2833646B2 (ja) | 1994-02-23 | 1995-02-23 | 冗長メモリ要素選択回路および該回路を備えたフラッシュeepromメモリ |
Country Status (5)
Country | Link |
---|---|
US (1) | US5796653A (ja) |
EP (1) | EP0674264B1 (ja) |
JP (1) | JP2833646B2 (ja) |
DE (1) | DE69500143T2 (ja) |
FR (1) | FR2716566B1 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2764095B1 (fr) * | 1997-05-30 | 2001-10-12 | Sgs Thomson Microelectronics | Circuit de memoire avec redondance dynamique |
US6141779A (en) * | 1998-10-19 | 2000-10-31 | Hewlett-Packard Company | Method for automatically programming a redundancy map for a redundant circuit |
US6198675B1 (en) * | 1998-12-23 | 2001-03-06 | Cray Inc. | RAM configurable redundancy |
DE19956069A1 (de) * | 1999-11-22 | 2001-05-31 | Infineon Technologies Ag | Integrierter Speicher mit Speicherzellen und Referenzzellen |
JP3893005B2 (ja) * | 2000-01-06 | 2007-03-14 | 富士通株式会社 | 不揮発性半導体記憶装置 |
US6536003B1 (en) * | 2000-02-08 | 2003-03-18 | Infineon Technologies Ag | Testable read-only memory for data memory redundant logic |
JP3980807B2 (ja) * | 2000-03-27 | 2007-09-26 | 株式会社東芝 | 半導体装置及び半導体モジュール |
US6314023B1 (en) * | 2000-06-15 | 2001-11-06 | Motorola, Inc. | Non-volatile programming elements for redundancy and identification in an integrated circuit |
US6671834B1 (en) * | 2000-07-18 | 2003-12-30 | Micron Technology, Inc. | Memory redundancy with programmable non-volatile control |
US6711056B2 (en) * | 2001-03-12 | 2004-03-23 | Micron Technology, Inc. | Memory with row redundancy |
US7162668B2 (en) * | 2001-04-19 | 2007-01-09 | Micron Technology, Inc. | Memory with element redundancy |
US6865702B2 (en) * | 2001-04-09 | 2005-03-08 | Micron Technology, Inc. | Synchronous flash memory with test code input |
US7640465B2 (en) * | 2001-04-19 | 2009-12-29 | Micron Technology, Inc. | Memory with element redundancy |
DE60212332T2 (de) * | 2002-04-26 | 2007-06-06 | Stmicroelectronics S.R.L., Agrate Brianza | Selbstreparatur-Methode für nicht flüchtige Speicher mit einer Architektur zur Fehlervermeidung sowie nicht flüchtiger Speicher |
EP1365419B1 (en) * | 2002-05-21 | 2008-12-31 | STMicroelectronics S.r.l. | Self-repair method for non volatile memory device with erasing/programming failure detection, and non volatile memory device therefor |
KR100460993B1 (ko) * | 2002-12-27 | 2004-12-09 | 주식회사 하이닉스반도체 | 워드라인 리페어가 가능한 플래시 메모리 소자 |
US7061815B2 (en) * | 2003-08-05 | 2006-06-13 | Stmicroelectronics Pvt. Ltd. | Semiconductor memory device providing redundancy |
JP4062247B2 (ja) * | 2003-12-11 | 2008-03-19 | ソニー株式会社 | 半導体記憶装置 |
US7836364B1 (en) | 2006-05-30 | 2010-11-16 | Marvell International Ltd. | Circuits, architectures, apparatuses, systems, methods, algorithms, software and firmware for using reserved cells to indicate defect positions |
US9330783B1 (en) | 2014-12-17 | 2016-05-03 | Apple Inc. | Identifying word-line-to-substrate and word-line-to-word-line short-circuit events in a memory block |
US9390809B1 (en) | 2015-02-10 | 2016-07-12 | Apple Inc. | Data storage in a memory block following WL-WL short |
US9529663B1 (en) | 2015-12-20 | 2016-12-27 | Apple Inc. | Detection and localization of failures in 3D NAND flash memory |
US9996417B2 (en) | 2016-04-12 | 2018-06-12 | Apple Inc. | Data recovery in memory having multiple failure modes |
US10755787B2 (en) | 2018-06-28 | 2020-08-25 | Apple Inc. | Efficient post programming verification in a nonvolatile memory |
US10762967B2 (en) | 2018-06-28 | 2020-09-01 | Apple Inc. | Recovering from failure in programming a nonvolatile memory |
US10936455B2 (en) | 2019-02-11 | 2021-03-02 | Apple Inc. | Recovery of data failing due to impairment whose severity depends on bit-significance value |
US10915394B1 (en) | 2019-09-22 | 2021-02-09 | Apple Inc. | Schemes for protecting data in NVM device using small storage footprint |
US11550657B1 (en) | 2021-09-01 | 2023-01-10 | Apple Inc. | Efficient programming schemes in a nonvolatile memory |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02210692A (ja) * | 1989-02-10 | 1990-08-22 | Fujitsu Ltd | 半導体記憶装置 |
US5281868A (en) * | 1992-08-18 | 1994-01-25 | Micron Technology, Inc. | Memory redundancy addressing circuit for adjacent columns in a memory |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5265055A (en) * | 1988-10-07 | 1993-11-23 | Hitachi, Ltd. | Semiconductor memory having redundancy circuit |
JPH02146195A (ja) * | 1988-11-28 | 1990-06-05 | Nec Corp | 半導体記憶装置 |
EP0686980B1 (en) * | 1989-01-31 | 1998-12-16 | Fujitsu Limited | Semiconductor memory device having means for replacing defective memory cells |
US5233559A (en) * | 1991-02-11 | 1993-08-03 | Intel Corporation | Row redundancy for flash memories |
-
1994
- 1994-02-23 FR FR9402304A patent/FR2716566B1/fr not_active Expired - Fee Related
-
1995
- 1995-02-17 EP EP95460007A patent/EP0674264B1/fr not_active Expired - Lifetime
- 1995-02-17 DE DE69500143T patent/DE69500143T2/de not_active Expired - Fee Related
- 1995-02-22 US US08/394,314 patent/US5796653A/en not_active Expired - Lifetime
- 1995-02-23 JP JP7059726A patent/JP2833646B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02210692A (ja) * | 1989-02-10 | 1990-08-22 | Fujitsu Ltd | 半導体記憶装置 |
US5281868A (en) * | 1992-08-18 | 1994-01-25 | Micron Technology, Inc. | Memory redundancy addressing circuit for adjacent columns in a memory |
Also Published As
Publication number | Publication date |
---|---|
EP0674264B1 (fr) | 1997-01-22 |
EP0674264A1 (fr) | 1995-09-27 |
FR2716566A1 (fr) | 1995-08-25 |
DE69500143D1 (de) | 1997-03-06 |
DE69500143T2 (de) | 1997-05-22 |
US5796653A (en) | 1998-08-18 |
JP2833646B2 (ja) | 1998-12-09 |
FR2716566B1 (fr) | 1996-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2833646B2 (ja) | 冗長メモリ要素選択回路および該回路を備えたフラッシュeepromメモリ | |
JP3076195B2 (ja) | 不揮発性半導体記憶装置 | |
US7076702B2 (en) | Memory with element redundancy | |
JP4439683B2 (ja) | リダンダンシ選択回路を備えたフラッシュメモリ装置及びテスト方法 | |
JP4413306B2 (ja) | 半導体記憶装置 | |
US5086413A (en) | Non-volatile semiconductor memory device having an improved testing mode of operation and method of forming checkerwise test pattern in memory cell array | |
JP2003077290A (ja) | フラッシュメモリ装置における欠陥メモリセルを置換させる冗長回路及び方法 | |
JP3392165B2 (ja) | 半導体記憶装置 | |
US7437625B2 (en) | Memory with element redundancy | |
US6075727A (en) | Method and apparatus for writing an erasable non-volatile memory | |
JP2540028B2 (ja) | 集積プログラミング回路 | |
US7640465B2 (en) | Memory with element redundancy | |
JP3143161B2 (ja) | 不揮発性半導体メモリ | |
JP4467371B2 (ja) | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の置換情報の設定方法 | |
JP2000137992A (ja) | フラッシュメモリ装置及びその検証方法 | |
JPH07192482A (ja) | 不揮発性半導体記憶装置およびその記憶データの消去方法 | |
JPH07282600A (ja) | テスト機能を内蔵する電気的に変更可能な不揮発性メモリ | |
JP5538196B2 (ja) | 不揮発性半導体記憶装置 | |
KR100249418B1 (ko) | 과소거될지 여부를 각각 점검하는 메모리 셀용 진단 포텐셜 발생기를 갖는 비휘발성 반도체 기억장치 | |
JPH04159696A (ja) | 不揮発性半導体記憶装置 | |
JPH06163856A (ja) | 一括消去型不揮発性半導体記憶装置およびその試験方法 | |
JP3703782B2 (ja) | 半導体記憶装置 | |
JPH0765597A (ja) | 不揮発性半導体メモリ | |
JP2002140893A (ja) | 不揮発性半導体記憶装置 | |
JP2003051198A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980818 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |