JPH07254705A - 電界効果トランジスタおよびその製造方法 - Google Patents
電界効果トランジスタおよびその製造方法Info
- Publication number
- JPH07254705A JPH07254705A JP6290158A JP29015894A JPH07254705A JP H07254705 A JPH07254705 A JP H07254705A JP 6290158 A JP6290158 A JP 6290158A JP 29015894 A JP29015894 A JP 29015894A JP H07254705 A JPH07254705 A JP H07254705A
- Authority
- JP
- Japan
- Prior art keywords
- source
- film
- gate
- drain
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 230000005669 field effect Effects 0.000 title claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 229920005591 polysilicon Polymers 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 4
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 claims 7
- 238000012421 spiking Methods 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66606—Lateral single gate silicon transistors with final source and drain contacts formation strictly before final or dummy gate formation, e.g. contact first technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
ドレイン電極の直接接続時の問題点であるスパイキング
現象を防止して、浅い接合を形成することができるよう
にする。 【構成】半導体基板に絶縁膜、ゲートおよびソース/ド
レインが形成される電界効果トランジスタにおいて、上
記ゲートはその縁部においてゲートの下部に配置された
ソース/ドレインと重なって形成され、かつソース/ド
レインを形成した後にゲートが形成され、ソース/ドレ
イン上部にスペーサで形成される伝導膜と接触する金属
配線が形成される。
Description
し、特に金属配線とソース/ドレインとの直接接続を防
止するトランジスタの構造および製造方法に関するもの
である。
膜がシリコンと接する場合、アルミニウムはアニーリン
グ中にシリコンに溶け込むが、実際にシリコンの溶解は
均一にできなくて、特定の二、三箇所で起こり、スパイ
ク状にシリコン内に浸透するスパイキング(spiki
ng)現象が誘発されるが、アルミニウム/シリコンの
接触している所で浅い接合が形成されている場合、スパ
イキング現象によりアルミニウムがシリコンに拡散する
ことにより接合は短絡される。
びその製造方法を添付した図面の図9を参照して説明す
ると次のとおりである。
イン電極5とコンタクトする構造であって、シリコン基
板1にPウェルと活性領域を設定し、チャンネルトップ
イオン注入領域9を形成した後、フィールド酸化膜2を
形成し、ゲート酸化膜3、ドーピングされたポリシリコ
ン膜4を形成した後、所定のホトエッチング方法により
ゲート電極を形成し、ソース/ドレイン電極7を形成し
た後、コンタクトホール形成後、ソース/ドレイン電極
と接続される金属配線8を形成する一連のプロセスによ
り形成される。
従来のMOSFETの構造およびその製造方法は、ゲー
ト電極を形成した後、ソース/ドレイン電極を形成する
ことにより、金属配線が直接シリコン基板、具体的には
不純物イオンの注入された領域と接続するようになっ
て、スパイキング現象をもたらすようになり、このため
浅い接合を形成することが困難であった。
る問題点を解決するために案出したこの発明は、金属配
線とソース/ドレイン電極の直接接続時の問題点である
スパイキング現象を防止して、浅い接合を形成すること
ができるトランジスタの構造およびその製造方法を提供
することにその目的がある。
達成するために、半導体基板に絶縁膜、ゲートおよびソ
ース/ドレインが形成される電界効果トランジスタにお
いて、上記ゲートはその縁部においてゲートの下部に配
置されたソース/ドレインと重なって形成されて成るこ
とを特徴とする。
膜、ゲートおよびソース/ドレインが形成されるに際
し、上記ゲートがその縁部においてゲートの下部に配置
されたソース/ドレインと重なって形成される構造のト
ランジスタの製造方法において、ソース/ドレインを形
成した後にゲートを形成することを特徴とする。
施例を詳述する。まず、図1は、この発明に係るMOS
FETの構造を示す断面図であって、図示のとおり、ゲ
ート電極20はソース/ドレイン電極24に重なって形
成され、ソース/ドレイン電極24の接続部分はフィー
ルド酸化膜12上部のポリシリコン膜14を通じて金属
膜23とコンタクトする構造を成す。上記図面におい
て、説明の便宜上省略された符号の内、9はチャンネル
ストップイオン注入領域、11は半導体基板、13、1
5、21は酸化膜、17はドーピングされたポリシリコ
ン膜、18は感光膜、19はゲート酸化膜、20はゲー
ト電極をそれぞれ示す。
MOSFETの製造工程における断面図であって、ま
ず、図2に示すように、シリコン基板31にPウェルと
活性領域をPイオンを注入してチャンネルストップイオ
ン注入領域9を形成した後、フィールド酸化膜32を形
成し、全体構造の上部に酸化膜33、ドーピングされた
ポリシリコン膜34、酸化膜35をそれぞれ所定の厚さ
に順次に形成した後に、選択エッチングして、活性領域
の上記シリコン基板31を露出させる。次いで、図3に
おいて、全体構造の上に感光膜36を塗布して平坦化し
た後、上記感光膜を選択エッチングしてソース、ドレイ
ン電極形成領域のシリコン基板を所定部位露出させた
後、N形不純物をイオン注入してソース/ドレイン電極
24を形成した状態の断面図である。
去し、20から50ナノメートルの厚さにドーピングさ
れたポリシリコン膜37、150〜250ナノメートル
の厚さに低温デポジット酸化膜38を順次に形成した
後、上記低温デポジット酸化膜38、ドーピングされた
ポリシリコン膜37を異方性エッチングして所定程度除
去した後、しきい値電圧VT調整用の不純物をイオン注
入した状態の断面図である。
膜、ドーピングされたポリシリコン膜を順次に形成した
後、上記ドーピングされたポリシリコン膜、酸化膜を選
択エッチングしてゲート酸化膜39およびゲート電極4
0を形成した状態の断面図である。この際、上記の選択
エッチング時に、ゲート電極用ポリシリコン膜は、上記
酸化膜35の上部にも形成されるようにする。
部に層間絶縁用の酸化膜41′およびBPSG膜(ボロ
フォスファシリケートガラス膜)41″を形成し、コン
タクトホールを形成した後、上記ドーピングされたポリ
シリコン膜24に接続するアルミニウム金属配線43を
形成する。
実施例に係るMOSFETの製造工程の断面図であっ
て、上記の一実施例を示す図2から図4までは同一に進
めた後に、下記の工程を実施する。
後、全体構造の上部にゲート酸化膜59、ドーピングさ
れたポリシリコン膜60′、シリサイド膜60″を順次
に形成し、選択エッチングしてゲート電極60を形成し
た状態の断面図である。
縁用酸化膜61′、BPSG膜61″を順次に形成し、
コンタクトホールを形成した後、アルミニウム膜をデポ
ジットして金属配線63を形成した状態の断面図であ
る。
ば、金属配線とソース/ドレイン電極の直接接続を避け
る構造を成すことにより、スパイキング現象を防止し、
したがって浅い接合を形成することができ、ソース/ド
レイン電極とゲート電極が重ねられるようにすることに
より、素子の電気的特性および信頼性向上の効果を得る
ことができる。
面図である。
製造工程中の断面図である。
製造工程中の断面図である。
製造工程中の断面図である。
製造工程中の断面図である。
製造工程中の断面図である。
の製造工程中の断面図である。
の製造工程中の断面図である。
断面図である。
化膜、14…ポリシリコン膜、15…酸化膜、19…ゲ
ート酸化膜、20…ゲート電極、21…酸化膜、23…
金属膜、24…ソース/ドレイン電極
Claims (13)
- 【請求項1】 半導体基板に絶縁膜、ゲートおよびソー
ス/ドレインが形成される電界効果トランジスタであっ
て、 上記ゲートはその縁部においてゲートの下部に配置され
たソース/ドレインと重なって形成されて成ることを特
徴とするもの。 - 【請求項2】 請求項1に記載の電界効果トランジスタ
であって、 上記ゲートは、ソース/ドレインとコンタクトした伝導
膜スペーサによりゲートの縁においてソース/ドレイン
と離隔されて形成されていることを特徴とするもの。 - 【請求項3】 請求項1に記載の電界効果トランジスタ
であって、 上記ゲートは、ドーピングされたポリシリコン膜および
シリサイド膜の二重構造を有することを特徴とするも
の。 - 【請求項4】 請求項2に記載の電界効果トランジスタ
であって、 上記伝導膜スペーサは、上記半導体基板から絶縁されて
おり、その側壁に伝導膜が形成されて成ることを特徴と
するもの。 - 【請求項5】 請求項4に記載の電界効果トランジスタ
であって、 上記伝導膜の上部の所定領域に金属配線が形成されるこ
とにより、金属配線とソース/ドレインとの直接接触を
防止する構造を成すことを特徴とするもの。 - 【請求項6】 半導体基板に絶縁膜、ゲートおよびソー
ス/ドレインが形成される電界効果トランジスタの製造
方法であって、 上記ゲートは、その縁部においてゲートの下部に配置さ
れたソース/ドレインと重なって形成されて成り、ソー
ス/ドレインの形成後に形成されることを特徴とする方
法。 - 【請求項7】 請求項6に記載の電界効果トランジスタ
の製造方法であって、 上記ソース/ドレインは、半導体基板にフィールド酸化
膜を形成し、全体構造上部に絶縁膜、伝導膜、絶縁膜を
所定厚さに順次に形成した後に選択エッチングしてソー
ス/ドレイン領域に配置された上記半導体基板の部分を
露出させるステップと、 上記半導体基板の露出された部分に不純物イオンを注入
してソース/ドレインを形成するステップとを含んで成
ることを特徴とする方法。 - 【請求項8】 請求項7に記載の電界効果トランジスタ
の製造方法であって、 ゲートは、ソース/ドレインを形成した後に、全体の露
出した表面上に伝導膜および絶縁膜を形成し、これら膜
を選択的にエッチングして、上記絶縁膜、伝導膜、絶縁
膜およびソース/ドレインの上にスペーサを形成するス
テップと、 全体の露出した表面上に絶縁膜、ポリシリコン膜を順次
に形成した後、上記ポリシリコン膜、伝導膜を選択的に
エッチングしてゲート絶縁膜およびゲートを形成するス
テップとを含んで成ることを特徴とする方法。 - 【請求項9】 請求項8に記載の電界効果トランジスタ
の製造方法であって、 上記ゲートは、ドーピングされたポリシリコン膜および
シリサイド膜から成ることを特徴とする方法。 - 【請求項10】 請求項8に記載の電界効果トランジス
タの製造方法であって、 上記スペーサを形成する伝導膜は、ドーピングされたポ
リシリコン膜であることを特徴とする方法。 - 【請求項11】 請求項8に記載の電界効果トランジス
タの製造方法であって、 上記スペーサを形成する絶縁膜は、低温デポジットプロ
セスにより形成されることを特徴とする方法。 - 【請求項12】 請求項8に記載の電界効果トランジス
タの製造方法であって、 上記ゲートの形成後に、全体の露出面の上に平坦化絶縁
膜を形成するステップと、 上記平坦化絶縁膜およびソース/ドレイン上部のスペー
サとコンタクトした伝導膜上方の絶縁膜を選択的にエッ
チングして、ソース/ドレインと直接コンタクトした伝
導膜の所定部位を露出させるステップと、 上記伝導膜の露出された所定の部位に金属膜を形成して
金属配線を形成するステップとを含んで成ることを特徴
とする方法。 - 【請求項13】 請求項12に記載の電界効果トランジ
スタの製造方法であって、 上記平坦化絶縁膜を形成するステップは、上記ゲートの
形成後に、全体の露出面の上に酸化膜を形成するステッ
プと、 その酸化膜の上にBPSG膜で平坦化するステップとを
含んで成ることを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930025366A KR0171732B1 (ko) | 1993-11-26 | 1993-11-26 | 모스 트랜지스터 및 그 제조방법 |
KR1993-25366 | 1993-11-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07254705A true JPH07254705A (ja) | 1995-10-03 |
JP2959978B2 JP2959978B2 (ja) | 1999-10-06 |
Family
ID=19369011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6290158A Expired - Fee Related JP2959978B2 (ja) | 1993-11-26 | 1994-11-24 | 電界効果トランジスタおよびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US5661327A (ja) |
JP (1) | JP2959978B2 (ja) |
KR (1) | KR0171732B1 (ja) |
DE (1) | DE4442106B4 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100233832B1 (ko) * | 1996-12-14 | 1999-12-01 | 정선종 | 반도체 소자의 트랜지스터 및 그 제조방법 |
KR100205611B1 (ko) * | 1997-01-15 | 1999-07-01 | 윤종용 | 반도체 장치 및 그의 제조 방법 |
US6046098A (en) | 1998-02-23 | 2000-04-04 | Micron Technology, Inc. | Process of forming metal silicide interconnects |
US6124627A (en) * | 1998-12-03 | 2000-09-26 | Texas Instruments Incorporated | Lateral MOSFET having a barrier between the source/drain region and the channel region using a heterostructure raised source/drain region |
JP2001217247A (ja) * | 2000-02-04 | 2001-08-10 | Nec Corp | 半導体装置およびその製造方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4463491A (en) * | 1982-04-23 | 1984-08-07 | Gte Laboratories Incorporated | Method of fabricating a monolithic integrated circuit structure |
US5610089A (en) * | 1983-12-26 | 1997-03-11 | Hitachi, Ltd. | Method of fabrication of semiconductor integrated circuit device |
US4727038A (en) * | 1984-08-22 | 1988-02-23 | Mitsubishi Denki Kabushiki Kaisha | Method of fabricating semiconductor device |
US4804636A (en) * | 1985-05-01 | 1989-02-14 | Texas Instruments Incorporated | Process for making integrated circuits having titanium nitride triple interconnect |
JPH0736437B2 (ja) * | 1985-11-29 | 1995-04-19 | 株式会社日立製作所 | 半導体メモリの製造方法 |
US4682404A (en) * | 1986-10-23 | 1987-07-28 | Ncr Corporation | MOSFET process using implantation through silicon |
US4766473A (en) * | 1986-12-29 | 1988-08-23 | Motorola, Inc. | Single transistor cell for electrically-erasable programmable read-only memory and array thereof |
US5027185A (en) * | 1988-06-06 | 1991-06-25 | Industrial Technology Research Institute | Polycide gate FET with salicide |
JPH0666329B2 (ja) * | 1988-06-30 | 1994-08-24 | 株式会社東芝 | 半導体装置の製造方法 |
JPH0728040B2 (ja) * | 1988-09-20 | 1995-03-29 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US4988638A (en) * | 1988-11-07 | 1991-01-29 | Xerox Corporation | Method of fabrication a thin film SOI CMOS device |
US5153145A (en) * | 1989-10-17 | 1992-10-06 | At&T Bell Laboratories | Fet with gate spacer |
KR940008222B1 (ko) * | 1990-03-05 | 1994-09-08 | 후지쓰 가부시끼가이샤 | 고전압 mos 트랜지스터 및 그 제조방법과 고전압 mos 트랜지스터를 갖는 반도체 장치 및 그 제조방법 |
US5028557A (en) * | 1990-08-27 | 1991-07-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of making a reverse self-aligned BIMOS transistor integrated circuit |
US5169796A (en) * | 1991-09-19 | 1992-12-08 | Teledyne Industries, Inc. | Process for fabricating self-aligned metal gate field effect transistors |
US5393685A (en) * | 1992-08-10 | 1995-02-28 | Taiwan Semiconductor Manufacturing Company | Peeling free metal silicide films using rapid thermal anneal |
JPH06334032A (ja) * | 1993-03-23 | 1994-12-02 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
1993
- 1993-11-26 KR KR1019930025366A patent/KR0171732B1/ko not_active IP Right Cessation
-
1994
- 1994-11-24 JP JP6290158A patent/JP2959978B2/ja not_active Expired - Fee Related
- 1994-11-25 DE DE4442106A patent/DE4442106B4/de not_active Expired - Fee Related
-
1996
- 1996-06-12 US US08/665,048 patent/US5661327A/en not_active Expired - Lifetime
-
1997
- 1997-04-09 US US08/838,607 patent/US5904516A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5661327A (en) | 1997-08-26 |
DE4442106B4 (de) | 2007-07-12 |
US5904516A (en) | 1999-05-18 |
KR950015643A (ko) | 1995-06-17 |
KR0171732B1 (ko) | 1999-03-30 |
JP2959978B2 (ja) | 1999-10-06 |
DE4442106A1 (de) | 1995-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5093273A (en) | Method of manufacturing a semiconductor device | |
JP3199717B2 (ja) | 半導体装置およびその製造方法 | |
US20020068423A1 (en) | Contact forming method for semiconductor device | |
US6391750B1 (en) | Method of selectively controlling contact resistance by controlling impurity concentration and silicide thickness | |
US5309023A (en) | Contact structure for interconnection in semiconductor devices and manufacturing method thereof | |
JPH05243373A (ja) | 集積回路チップの製造方法 | |
JPH0744275B2 (ja) | 高耐圧mos型半導体装置の製造方法 | |
JPH1050705A (ja) | 半導体装置の製造方法 | |
JP2945964B2 (ja) | 半導体素子の配線構造 | |
JPH07254705A (ja) | 電界効果トランジスタおよびその製造方法 | |
US6166416A (en) | CMOS analog semiconductor apparatus and fabrication method thereof | |
JP2888749B2 (ja) | トランジスター及びその製造方法 | |
US5106782A (en) | Method of manufacturing a semiconductor device | |
JP2557206B2 (ja) | 半導体素子の製造方法 | |
KR100263673B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
US6225180B1 (en) | Semiconductor device and method of manufacturing the same | |
JPH10289983A (ja) | 半導体装置の配線形成方法 | |
KR100290890B1 (ko) | 반도체소자의제조방법 | |
KR970006268B1 (ko) | 반도체 모스펫(mosfet) 제조방법 | |
KR0135670B1 (ko) | 반도체 소자의 제조방법 | |
JP3394391B2 (ja) | 半導体装置及びその製造方法 | |
JPH07106443A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JPH05315623A (ja) | 不揮発性半導体記憶装置 | |
JPH04363019A (ja) | 半導体装置の製造方法 | |
JPH06260495A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990714 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070730 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |