JPH07249599A - 張り合わせ用半導体ウェーハの研磨表面粗さの管理方法 - Google Patents

張り合わせ用半導体ウェーハの研磨表面粗さの管理方法

Info

Publication number
JPH07249599A
JPH07249599A JP6907694A JP6907694A JPH07249599A JP H07249599 A JPH07249599 A JP H07249599A JP 6907694 A JP6907694 A JP 6907694A JP 6907694 A JP6907694 A JP 6907694A JP H07249599 A JPH07249599 A JP H07249599A
Authority
JP
Japan
Prior art keywords
surface roughness
semiconductor wafer
bonding
wafer
lamination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6907694A
Other languages
English (en)
Other versions
JP3098670B2 (ja
Inventor
Etsuro Morita
悦郎 森田
Keiichi Tanaka
恵一 田中
Hiroyuki Oi
浩之 大井
Hitoshi Harada
均 原田
Makoto Sugawara
誠 菅原
Chizuko Okada
千鶴子 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Silicon Corp
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Silicon Corp
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=13392136&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH07249599(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mitsubishi Materials Silicon Corp, Mitsubishi Materials Corp filed Critical Mitsubishi Materials Silicon Corp
Priority to JP06069076A priority Critical patent/JP3098670B2/ja
Publication of JPH07249599A publication Critical patent/JPH07249599A/ja
Application granted granted Critical
Publication of JP3098670B2 publication Critical patent/JP3098670B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Length Measuring Devices By Optical Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Lasers (AREA)

Abstract

(57)【要約】 【目的】 ウェーハ研磨表面全面の表面粗さの測定を迅
速に行うこと、全面の表面粗さを測定し、張り合わせ不
良の発生をなくすことを、目的としている。 【構成】 張り合わせ用半導体ウェーハの研磨表面にレ
ーザ光を照射してその散乱光量/入射光量の測定を行
う。例えばパーティクルカウンタのヘイズレベルが80
ppm以下のとき、その半導体ウェーハを用いて張り合
わせを行う。接合熱処理を施し、接合面を測定すると、
ボイドの発生はなく、良好な張り合わせを行うことがで
きる。この場合、研磨粗さの全面測定は6インチウェー
ハで1分程度で行える。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は張り合わせ用半導体ウェ
ーハの研磨表面粗さの管理方法、詳しくはパーティクル
カウンタでのヘイズレベルの測定値に基づいた張り合わ
せ用のシリコンウェーハの研磨表面の粗さの管理方法に
関する。
【0002】
【従来の技術】半導体ウェーハの張り合わせ技術では、
そのウェーハの研磨表面の表面粗さが重要である。従
来、この張り合わせ用のシリコンウェーハの研磨表面粗
さ(マイクロラフネス)の測定は、AFM(Atomi
c Force Microscope:原子間力顕微
鏡)により行っていた。このAFMは、容器内で被測定
物の表面と探針の先端とを微小間隔を置いて対向させ、
被測定物および探針を構成する各々の原子の間に働く原
子間力を機械的変位に変換することにより、その表面の
凹凸を測定している。すなわち、AFM測定により表面
粗さを測定し、この測定値に基づいて管理していた。一
定の表面粗さより高度に平坦なウェーハのみを用いて張
り合わせを行っていたものである。
【0003】
【発明が解決しようとする課題】しかしながら、AFM
測定ではウェーハ研磨表面の一部を局所的に測定するも
のに過ぎず、ウェーハ研磨表面全面の測定結果を得るの
に相当な手間と時間とがかかっていた(実際には全面の
測定は不可能であった)。よって、局所的測定値に基づ
いて張り合わせを行うと、張り合わせの不良が頻繁に発
生していた。
【0004】例えば、図3は、このヘイズレベルの面内
分布と張り合わせおよび熱処理後のボイドとの関係を示
している。この図に示すように、AFM測定によれば十
分に平坦とされ、室温で張り合わされた状態では、その
接合面にボイドが発生していない張り合わせウェーハで
あっても、その後の接合熱処理(1100℃×2時間)
を行うとウェーハ面内に所定のボイドが生じる。ボイド
測定は透過赤外線もしくは超音波探傷測定による。そこ
で、このウェーハについてのヘイズレベルの測定結果を
参照すると、ボイドはヘイズレベルが80ppm以上と
高い位置に発生していることがわかる。このことから、
AFM測定に替えてヘイズレベルで表面粗さの管理を行
うことにより、張り合わせを良好に行うことができるこ
とを知見した。
【0005】そこで、本発明は、半導体ウェーハの研磨
表面全面の表面粗さの測定を迅速に行うことができる張
り合わせ用半導体ウェーハの研磨表面粗さの管理方法を
得ることを、その目的としている。また、本発明は、ウ
ェーハ全面の表面粗さの測定を行うことにより、張り合
わせ不良の発生をなくすことを、その目的としている。
【0006】
【課題を解決するための手段】請求項1に記載した発明
は、張り合わせ用半導体ウェーハの研磨表面にレーザ光
を照射してその散乱光量/入射光量の測定を行い、その
測定値に基づいて、その半導体ウェーハの研磨表面粗さ
の管理を行う張り合わせ用半導体ウェーハの研磨表面粗
さの管理方法である。例えばパーティクルカウンタのヘ
イズレベルによりウェーハの表面粗さの管理を行う。パ
ーティクルカウンタとしては例えばテンコール社製「S
S6200」を用いることができる。
【0007】請求項2に記載の発明は、上記散乱光量/
入射光量の測定値が80ppm以下の場合、その半導体
ウェーハを用いて張り合わせを行う張り合わせ用半導体
ウェーハの研磨表面粗さの管理方法である。例えば「S
S6200」のヘイズレベルで80ppm以下のウェー
ハを用いて張り合わせを行う。張り合わせは室温で行
い、その後、所定の熱処理を施す。
【0008】また、請求項3に記載の発明は、上記張り
合わせ用半導体ウェーハは表面にポリシリコン膜を被着
した請求項1または請求項2に記載した張り合わせ用半
導体ウェーハの研磨表面粗さの管理方法である。
【0009】
【作用】このような表面粗さの管理方法によれば、半導
体ウェーハの研磨表面全面についてその表面粗さを迅速
に評価することができる。例えばパーティクルカウンタ
(テンコール社製「サーフスキャンSS6200」等)
での散乱光量/入射光量の値(ヘイズレベル)により表
面粗さを管理するものとする。このヘイズレベルが「S
S6200」にて80ppm以下であれば表面粗さは充
分に平坦であるとする。よって、図1に示すように、こ
の80ppmを基準値として表面粗さの管理を行うこと
ができる。すなわち、ポリシリコンウェーハにあってポ
リシリコン膜を研磨した後(S1)、洗浄し(S2)、
パーティクルカウンタ(SS6200)にてヘイズレベ
ルを測定する(S3)。測定値が基準値を超える場合は
(S4でNO)、再度研磨工程(S1)にそのポリシリ
コンウェーハを投入する。基準値以下の場合(S4でY
ES)は次の張り合わせ工程(S5)にポリシリコンウ
ェーハを供給するものである。なお、上記パーティクル
カウンタとは異なる種類、タイプのものにあっては、ヘ
イズレベルが散乱光量/入射光量で表されていないこと
がある。しかし、このパーティクルカウンタのヘイズレ
ベルは、上記パーティクルカウンタ(SS6200)の
ヘイズレベルと直線的対応関係にあるので、SS620
0のヘイズレベルに換算することにより、表面粗さを測
定することができる。
【0010】
【実施例】本発明の実施例を以下図面を参照して説明す
る。図2は「SS6200」のヘイズレベルによる散乱
光量/入射光量(横軸)と接合熱処理後のボイド発生率
(縦軸)との関係を示すグラフである。所定の研磨(4
軸研磨機、研磨剤のアミンは0.01重量%、25℃、
20分)を施したウェーハ(ポリシリコン膜付、CZウ
ェーハ)表面を、「SS6200」で測定し、ヘイズレ
ベルを得る。その後、研磨面同士を重ね合わせて室温で
張り合わせた後、接合熱処理(1100℃、2時間)を
行い、超音波(US)測定によってボイド発生を検出し
たものである。この場合、ヘイズレベル測定による6イ
ンチウェーハ全面の表面粗さの管理は例えば1分程度で
行うことができる。このグラフに示すように、散乱光量
/入射光量の値が80ppm以下ではボイドの発生がな
く、良好な張り合わせウェーハを得ることができる。
【0011】使用した「サーフスキャン,SS620
0」は、レーザ光を横方向に走査し、レーザ光は自動的
に感度を一定に保てるものである。ウェーハはレーザ光
が表面を貫通する方向に動く。ウェーハ表面で反射され
たレーザ光はパーティクルの有無によりライトコレクタ
(凹面鏡)でフォトマルチプライヤに集光される。強度
の変化として、パーティクルの有無の判定と、サイズを
計測するものである。
【0012】
【発明の効果】本発明に係る管理方法によれば、張り合
わせ用半導体ウェーハの研磨表面の表面全面について迅
速に表面粗さの管理を行うことができる。そして、この
結果を利用して良好な張り合わせを行うことができる。
【図面の簡単な説明】
【図1】本発明に係る半導体ウェーハの表面粗さの管理
方法を示すフローチャートである。
【図2】本発明の一実施例に係るウェーハの表面粗さと
張り合わせ不良との関係を説明するためのグラフであ
る。
【図3】従来のヘイズレベル測定による表面粗さの面内
分布とボイド発生との関係を説明するための平面図であ
る。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大井 浩之 東京都千代田区岩本町3丁目8番16号 三 菱マテリアルシリコン株式会社内 (72)発明者 原田 均 東京都千代田区岩本町3丁目8番16号 三 菱マテリアルシリコン株式会社内 (72)発明者 菅原 誠 東京都千代田区岩本町3丁目8番16号 三 菱マテリアルシリコン株式会社内 (72)発明者 岡田 千鶴子 東京都千代田区岩本町3丁目8番16号 三 菱マテリアルシリコン株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 張り合わせ用半導体ウェーハの研磨表面
    にレーザ光を照射してその散乱光量/入射光量の測定を
    行い、その測定値に基づいて、その半導体ウェーハの研
    磨表面粗さの管理を行うことを特徴とする張り合わせ用
    半導体ウェーハの研磨表面粗さの管理方法。
  2. 【請求項2】 上記散乱光量/入射光量の測定値が80
    ppm以下の場合、その半導体ウェーハを用いて張り合
    わせを行うことを特徴とする張り合わせ用半導体ウェー
    ハの研磨表面粗さの管理方法。
  3. 【請求項3】 上記張り合わせ用半導体ウェーハは表面
    にポリシリコン膜を被着した請求項1または請求項2に
    記載した張り合わせ用半導体ウェーハの研磨表面粗さの
    管理方法。
JP06069076A 1994-03-14 1994-03-14 張り合わせ用半導体ウェーハの研磨表面粗さの管理方法 Expired - Lifetime JP3098670B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06069076A JP3098670B2 (ja) 1994-03-14 1994-03-14 張り合わせ用半導体ウェーハの研磨表面粗さの管理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06069076A JP3098670B2 (ja) 1994-03-14 1994-03-14 張り合わせ用半導体ウェーハの研磨表面粗さの管理方法

Publications (2)

Publication Number Publication Date
JPH07249599A true JPH07249599A (ja) 1995-09-26
JP3098670B2 JP3098670B2 (ja) 2000-10-16

Family

ID=13392136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06069076A Expired - Lifetime JP3098670B2 (ja) 1994-03-14 1994-03-14 張り合わせ用半導体ウェーハの研磨表面粗さの管理方法

Country Status (1)

Country Link
JP (1) JP3098670B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691253A (en) * 1994-06-02 1997-11-25 Motorola, Inc. Process for polishing and analyzing an exposed surface of a patterned semiconductor
JPH10335400A (ja) * 1997-05-27 1998-12-18 Japan Energy Corp GaAs−AlGaAs超格子構造層を含む化合物半導体エピタキシャルウェハの評価方法
US6593238B1 (en) 2000-11-27 2003-07-15 Motorola, Inc. Method for determining an endpoint and semiconductor wafer
WO2004021433A1 (ja) * 2002-08-27 2004-03-11 Shin-Etsu Handotai Co.,Ltd. Soiウエーハの製造方法
JP2008066500A (ja) * 2006-09-07 2008-03-21 Sumco Corp 貼り合わせウェーハおよびその製造方法
WO2019123700A1 (ja) * 2017-12-20 2019-06-27 三菱日立パワーシステムズ株式会社 皮膜の検査方法及び装置並びに皮膜の形成方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691253A (en) * 1994-06-02 1997-11-25 Motorola, Inc. Process for polishing and analyzing an exposed surface of a patterned semiconductor
JPH10335400A (ja) * 1997-05-27 1998-12-18 Japan Energy Corp GaAs−AlGaAs超格子構造層を含む化合物半導体エピタキシャルウェハの評価方法
US6593238B1 (en) 2000-11-27 2003-07-15 Motorola, Inc. Method for determining an endpoint and semiconductor wafer
WO2004021433A1 (ja) * 2002-08-27 2004-03-11 Shin-Etsu Handotai Co.,Ltd. Soiウエーハの製造方法
JP2008066500A (ja) * 2006-09-07 2008-03-21 Sumco Corp 貼り合わせウェーハおよびその製造方法
WO2019123700A1 (ja) * 2017-12-20 2019-06-27 三菱日立パワーシステムズ株式会社 皮膜の検査方法及び装置並びに皮膜の形成方法
JP2019113312A (ja) * 2017-12-20 2019-07-11 三菱日立パワーシステムズ株式会社 皮膜の検査方法及び装置並びに皮膜の形成方法

Also Published As

Publication number Publication date
JP3098670B2 (ja) 2000-10-16

Similar Documents

Publication Publication Date Title
Henttinen et al. Mechanically induced Si layer transfer in hydrogen-implanted Si wafers
TWI270931B (en) Process for detaching layers of material
EP0798766B1 (en) Method of manufacturing a monocrystalline semiconductor wafer with mirror-finished surface including a gas phase etching and a heating step, and wafers manufactured by said method
US6900113B2 (en) Method for producing bonded wafer and bonded wafer
JP2003203956A (ja) Soi基板の評価方法及び評価装置、半導体装置の製造方法
KR20080111468A (ko) 유리 기판의 제조 방법 및 고평탄하고 고평활한 유리 기판
JPH07249599A (ja) 張り合わせ用半導体ウェーハの研磨表面粗さの管理方法
EP0364814B1 (en) Method of inspecting bonded wafers
JP3575601B2 (ja) 電子光学部品用ガラスの製造方法
EP0968081A1 (en) Flattening process for bonded semiconductor substrates
TW396477B (en) Conformity evaluating method of semiconductor wafer polishing process using silicon wafer
JP3784300B2 (ja) シリコンウエハの微小欠陥の評価方法
JP3779746B2 (ja) 積層基板の検査方法
JP4252258B2 (ja) Soi基板のhf欠陥評価方法
JP3758706B2 (ja) 半導体基板の選別方法
JP3642250B2 (ja) 半導体基板の研磨条件の判定方法
JPH0346314A (ja) 半導体基板の接合時又は研磨時前の処理方法
US8698106B2 (en) Apparatus for detecting film delamination and a method thereof
Burbelo et al. Photothermoacoustic and photoelectric microscopy of silicon
JP2002289563A (ja) 研磨用ワーク保持盤の検査方法、研磨用ワーク保持盤の検査装置及びワークの研磨方法
JPH07249598A (ja) 張り合わせ半導体ウェーハの製造方法および張り合わせ用半導体ウェーハ
EP1805507A1 (fr) Procede et dispositif de mesure de l'energie d'adhesion
Smith et al. Polishing Damage Characterization of Silicon Wafers Using Thermal Wave Mapping
JPH0590116A (ja) 半導体素子形成用基板の製造方法
JP2005503671A (ja) X線を用いて半導体材料のウェハを検査する方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000711

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070811

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080811

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080811

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090811

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090811

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100811

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110811

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120811

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130811

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term