JPH07230304A - Pcシステムのデュアル制御方法 - Google Patents
Pcシステムのデュアル制御方法Info
- Publication number
- JPH07230304A JPH07230304A JP6044799A JP4479994A JPH07230304A JP H07230304 A JPH07230304 A JP H07230304A JP 6044799 A JP6044799 A JP 6044799A JP 4479994 A JP4479994 A JP 4479994A JP H07230304 A JPH07230304 A JP H07230304A
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- signals
- pcs
- signal
- interruption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
て各タスクのプログラムを実行するPCのデュアルシス
テムにおいても、内部状態の一致性を常に確保すること
を目的とする。 【構成】 割り込み信号により複数のタスクを切り替え
て前記各タスクのプログラムを実行するPCのデュアル
システムにおいて、前記プログラム実行時に前記各PC
からプログラムに従って同期指令信号を出し、前記全P
Cからの同期指令が出されたことを確認して前記各PC
に同期完了信号を返し、前記各PCへの共通割り込み信
号が存在している場合には、前記同期完了信号と同期し
て前記各PCに割り込み信号を発生させる。
Description
コントローラ(以下、PCと略す)を用いたPCシステ
ムにおけるデュアル制御方法に関する。
グラムを二台のPCに格納し二台のPCを並列に運転す
ることにより、片方のPCに故障が発生した場合でもも
う一方のPCで運転を継続することによりシステムの信
頼性を高めるPCシステムである。デュアルシステムの
並列運転においては、一台のPCの故障時に継続運転を
確実に保証するためには、常に二台のPCの内部状態を
一致させておく必要がある。このため、従来技術では、
並列運転開始時に二台のPC間の内部状態を一致さると
ともに、並列運転実行時には同一の入力データを二台の
PCに同時に取り込みプログラムを実行させる方法が一
般に採用されていた。
は、割り込み信号により複数のタスクを切り替えて前記
各タスクのプログラムを実行するPCにおいては、二台
のPC間のCPUクロックの微妙な差異による割り込み
受付タイミングの不一致によりタスク切り替えの同期性
が確保できないため、二台のPCの内部状態の一致性を
常に確保することができなかった。そこで本発明は、こ
のような問題を解決し、割り込み信号により複数のタス
クを切り替えて前記各タスクのプログラムを実行するP
Cにおいても、内部状態の一致性を常に確保することを
目的とする。
め、本発明では、割り込み信号により複数のタスクを切
り替えて前記各タスクのプログラムを実行するPCのデ
ュアルシステムにおいて、前記プログラム実行時に前記
各PCからプログラムに従って同期指令信号を出し、前
記全PCからの同期指令が出されたことを確認して前記
各PCに同期完了信号を返し、前記各PCへの共通割り
込み信号が存在している場合には、前記同期完了信号と
同期して前記各PCに割り込み信号を発生させるもので
ある。
信号に対して同期が取られるとともにその同期完了信号
と同期して二台のPCに対して同じ割り込みが発生でき
るので、割り込み信号によるタスク切り替えの同期性が
保証される。これにより、二台のPC間の内部状態の一
致性が常に確保される。
る。図1は本発明によるデュアルシステムの構成例で
1、2はデュアルシステムを構成する二台のPCを示し
ており、3、4は各PCに格納されているプログラムを
実行するCPUを示している。二台のPCの各CPU
は、プログラムを実行するとともに、プログラムに指定
されたタイミングで同期制御装置5に対して同期指令
6、7を出力する。同期制御装置5は、二台のPCから
の同期指令信号6、7を受信し、二台のPCからの同期
指令信号6、7が揃ったことを確認して同期完了信号
8、9を返すとともに、共通割り込み信号12が存在し
ていれば、同期完了信号と同期して二台のPCに対して
同じ割り込み信号10、11を発生させる。図2はデュ
アルシステムの同期制御動作タイミングチャートであ
る。二台のPCは図2の6、7に示すようにプログラム
で決められた間隔で同期実行指令を出力し、同期完了信
号を待つ。同期制御装置5は、図2の8、9に示すよう
に二台のPCからの同期指令6、7が両方とも出力され
た時点で各PCに対して同期完了信号8、9を返す。こ
の時、図2の共通割り込み信号12が存在していれば、
図2の10、11に示すように同期完了信号8、9に同
期して二台のPCに対して割り込み信号10、11を発
生させる。このように、二台のPCへの割り込み信号は
同期完了信号8、9に同期して発生するため、割り込み
によるタスク切り替えの同期性が保証され、二台のPC
の内部状態の一致性が常に確保される。なお、同期指令
信号と同期完了信号の具体的な実施例を挙げると、各C
PUの同期指令信号はメモリまたは入力ポートからの読
み出し命令により実現でき、同期完了信号は前記読み出
し命令に対する読み出し完了信号により実現できる。一
般的なCPUでは、通常、前記読み出し命令は基本命令
として準備されており高速に実行可能であり、前記読み
出し命令に応答する簡単な同期制御装置で高速な同期動
作を実現でき、オーバヘッドの小さいデュアルシステム
を実現することが可能である。また、同期指令信号の間
隔は、割り込み応答速度を考慮して任意に決定すること
が可能である。
り込み信号により複数のタスクを切り替えて各タスクの
プログラムを実行するPCのデュアルシステムにおい
て、簡単な同期制御装置により、割り込み信号による各
PCのタスク切り替えの同期性を保証する高速な同期制
御が可能なPCのデュアルシステムを実現することが可
能である。
ャート
Claims (1)
- 【請求項1】 割り込み信号により複数のタスクを切り
替えて前記各タスクのプログラムを実行するPCのデュ
アルシステムにおいて、前記プログラム実行時に前記各
PCからプログラムに従って同期指令信号を出し、前記
全PCからの同期指令が出されたことを確認して前記各
PCに同期完了信号を返し、前記各PCへの共通割り込
み信号が存在している場合には、前記同期完了信号と同
期して前記各PCに割り込み信号を発生させることを特
徴とするPCシステムのデュアル制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6044799A JPH07230304A (ja) | 1994-02-18 | 1994-02-18 | Pcシステムのデュアル制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6044799A JPH07230304A (ja) | 1994-02-18 | 1994-02-18 | Pcシステムのデュアル制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07230304A true JPH07230304A (ja) | 1995-08-29 |
Family
ID=12701479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6044799A Pending JPH07230304A (ja) | 1994-02-18 | 1994-02-18 | Pcシステムのデュアル制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07230304A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002109295A (ja) * | 2000-09-28 | 2002-04-12 | Visual Japan Inc | Posシステム、posサーバ、店端末、販売管理方法、及び記録媒体 |
JP2008135027A (ja) * | 1996-12-13 | 2008-06-12 | Emerson Process Management Power & Water Solutions Inc | 完全リダンダントの、ワークステーションに基づく分散処理制御システムにおけるドロップ |
-
1994
- 1994-02-18 JP JP6044799A patent/JPH07230304A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008135027A (ja) * | 1996-12-13 | 2008-06-12 | Emerson Process Management Power & Water Solutions Inc | 完全リダンダントの、ワークステーションに基づく分散処理制御システムにおけるドロップ |
JP2002109295A (ja) * | 2000-09-28 | 2002-04-12 | Visual Japan Inc | Posシステム、posサーバ、店端末、販売管理方法、及び記録媒体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101704751B1 (ko) | 모듈 간의 타이밍 정보를 이용하는 멀티코어 시스템의 시뮬레이터, 및 그 시뮬레이션 방법 | |
KR920006617B1 (ko) | 멀티프로세서시스템 | |
JPH07230304A (ja) | Pcシステムのデュアル制御方法 | |
US7945718B2 (en) | Microcontroller waveform generation | |
JP2573297B2 (ja) | 電力制御用ディジタルコントローラ | |
JPH0736720A (ja) | 二重化コンピュータ装置 | |
JPS6315628B2 (ja) | ||
JPH0478902A (ja) | バスコントローラ | |
JPH06214606A (ja) | 二重化pcシステムにおける入出力方法 | |
JP2590208B2 (ja) | デジタル制御装置の制御方法 | |
JPS6033654A (ja) | マイクロプロセツサ間デ−タ転送方式 | |
JPH02108343A (ja) | 信号処理システム | |
JPH0239302A (ja) | 複数の刃物台の同期制御方法 | |
JPS6148188B2 (ja) | ||
JPH0526201B2 (ja) | ||
JPS6072055A (ja) | プログラマブルコントロ−ラ | |
JPS63227149A (ja) | ル−プ状通信システムにおける通信制御方法 | |
JPH0520786B2 (ja) | ||
JPS6010946A (ja) | デ−タ転送方式 | |
JPH07261814A (ja) | Pcのデュアルシステムにおける割込み同期方法 | |
JPS6316780B2 (ja) | ||
JPS60144829A (ja) | マイクロプログラム制御システム | |
JPS60147865A (ja) | マルチコンピユ−タシステムの同期制御方法 | |
JPS63276162A (ja) | マルチプロセッサシステムのプロセッサ起動方式 | |
JPH05257901A (ja) | マイクロプロセッサ同期方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
A521 | Written amendment |
Effective date: 20040427 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040628 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20080702 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20110702 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20110702 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 9 |