JPS60144829A - マイクロプログラム制御システム - Google Patents
マイクロプログラム制御システムInfo
- Publication number
- JPS60144829A JPS60144829A JP42184A JP42184A JPS60144829A JP S60144829 A JPS60144829 A JP S60144829A JP 42184 A JP42184 A JP 42184A JP 42184 A JP42184 A JP 42184A JP S60144829 A JPS60144829 A JP S60144829A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- microprogram control
- memory
- arithmetic device
- controlling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の輯する技術分野〕
本発明は、複数のマイクロプログラム制御装置を有する
マイクロプログラム制御システムに関する。
マイクロプログラム制御システムに関する。
最近の情報処理装置分野においては、その性能向上の請
求に伴い演算装置が大型化してきており、これを１つの
マイクロプログラムによシ制御することは、その物理的
位置関係において、制御信号用配線長を長くすることに
なり、これに伴い制御信号の伝搬時間が延びるために、
マシンサイクル時間が大きくなってしまっている１ また、情報処理装置分野においては機能の向上要求も大
きく、１つのオペレーションの中で実行されるべき動作
が複雑化してきておシ、これを１つのマイクロプログラ
ムで処理することは、条件分岐等のためにマイクロ−プ
ログラムの処理ステップ数が増加し、性能低下を招くこ
ととなっている。
求に伴い演算装置が大型化してきており、これを１つの
マイクロプログラムによシ制御することは、その物理的
位置関係において、制御信号用配線長を長くすることに
なり、これに伴い制御信号の伝搬時間が延びるために、
マシンサイクル時間が大きくなってしまっている１ また、情報処理装置分野においては機能の向上要求も大
きく、１つのオペレーションの中で実行されるべき動作
が複雑化してきておシ、これを１つのマイクロプログラ
ムで処理することは、条件分岐等のためにマイクロ−プ
ログラムの処理ステップ数が増加し、性能低下を招くこ
ととなっている。
本発明の目的は１．１つのオペレーションを複数のマイ
クロプログラムで分割して実行することによシ、１つの
マイクロフログラムで制御する演算装置を小さくシ、そ
の物理的な距離を小さくするとともに、処理の並行実行
によって処理時間の短縮を図るようにしたマイクロプロ
グラム制御システムを提供することにある。
クロプログラムで分割して実行することによシ、１つの
マイクロフログラムで制御する演算装置を小さくシ、そ
の物理的な距離を小さくするとともに、処理の並行実行
によって処理時間の短縮を図るようにしたマイクロプロ
グラム制御システムを提供することにある。
本発明によるマイクロプログラム制御システムは、各マ
イクロ命令シーケンスを各々独立に制御し得る複数のマ
イクロプログラム制御装置と、これらに対応して設けら
れかつその対応するマイクロプログラムによシ制御され
る複数の演算装置とを備え、 各演り、装置が同時に動作し得るように各マイクロプロ
グラム制御装置を一斉に起動し、かつ起動された各マイ
クロプログラム制御装置が同期して動作するように制御
する構成・となっている。
イクロ命令シーケンスを各々独立に制御し得る複数のマ
イクロプログラム制御装置と、これらに対応して設けら
れかつその対応するマイクロプログラムによシ制御され
る複数の演算装置とを備え、 各演り、装置が同時に動作し得るように各マイクロプロ
グラム制御装置を一斉に起動し、かつ起動された各マイ
クロプログラム制御装置が同期して動作するように制御
する構成・となっている。
以下、本発明罠ついて図面を参照して詳細に説明する。
図は本発明の一実施例を示すブロック図であシ、本図に
おいて、マイクロプログラム制御装＠１は当該装置１内
の制御メモリ（図示せず）から読み出したマイクロ命令
を制御線２を介して演算装置３に送シ、当該装置３の制
御を行なう。演算装置３はレジスタ群４およびメモリ５
と接続され、マイクロプログラム制御装置１によシ指示
された動作を実行する５、マイクロプログラム制＃装置
６はマイクロプログラム制御装置１と同様に、制御線７
を介して演舞回路８を制御する。演算回路８はメモリ５
およびタイマ９と接続され、マイクロプログラム制御装
置６によシ指示された動作を実行する。マイクロプログ
ラム制御装置６は信号線１０を介してマイクロプログラ
ム制御装置１よシ同期信号、を受け堆シ、マイクロプロ
グラム制御装力１と同期して動作する。
おいて、マイクロプログラム制御装＠１は当該装置１内
の制御メモリ（図示せず）から読み出したマイクロ命令
を制御線２を介して演算装置３に送シ、当該装置３の制
御を行なう。演算装置３はレジスタ群４およびメモリ５
と接続され、マイクロプログラム制御装置１によシ指示
された動作を実行する５、マイクロプログラム制＃装置
６はマイクロプログラム制御装置１と同様に、制御線７
を介して演舞回路８を制御する。演算回路８はメモリ５
およびタイマ９と接続され、マイクロプログラム制御装
置６によシ指示された動作を実行する。マイクロプログ
ラム制御装置６は信号線１０を介してマイクロプログラ
ム制御装置１よシ同期信号、を受け堆シ、マイクロプロ
グラム制御装力１と同期して動作する。
ここで、タスク切替時等に発生するレジスタ群のメモリ
への格納とタスク処理時間等を管理するための時間管理
情報の生成とが、１つのオペレーション単位としての実
行を定義された場合を例にとると、このオペレージロン
はマイクロプロｆ−ｙムレベルでは下ｂξ：の６つの動
作に分解して認識できる。すなわち、 α） レジスタ群の読出し く２）読み出したレジスタ群のメモリへの格納（３）当
該タスクの旧時ｒｉＪＩ管理情報のメモリからのル゛１
出し く４） タイマの読出し く５）当該タスクの断時間管理情報の生成（６）断時間
管理情報のメモνへの格納従来の情報処理装置において
は、上記オペレーションは（１）〜（６）の順を追って
実行されていた。しかしながら、（１）〜（２）の動作
と（３）〜（６）の動作とは互いに独立に実行できるた
め、本発明にょカば、まず本オペレーシミンの開始をマ
イクロプログラム制御装置１および６に対して同時に指
示すると、マイクロプログラム制御装置１は自分自身で
マイクロプログラムシーケンスを管理しつつ上記（１）
〜０）の動作を願を迫って演算装置３に指示して行く。
への格納とタスク処理時間等を管理するための時間管理
情報の生成とが、１つのオペレーション単位としての実
行を定義された場合を例にとると、このオペレージロン
はマイクロプロｆ−ｙムレベルでは下ｂξ：の６つの動
作に分解して認識できる。すなわち、 α） レジスタ群の読出し く２）読み出したレジスタ群のメモリへの格納（３）当
該タスクの旧時ｒｉＪＩ管理情報のメモリからのル゛１
出し く４） タイマの読出し く５）当該タスクの断時間管理情報の生成（６）断時間
管理情報のメモνへの格納従来の情報処理装置において
は、上記オペレーションは（１）〜（６）の順を追って
実行されていた。しかしながら、（１）〜（２）の動作
と（３）〜（６）の動作とは互いに独立に実行できるた
め、本発明にょカば、まず本オペレーシミンの開始をマ
イクロプログラム制御装置１および６に対して同時に指
示すると、マイクロプログラム制御装置１は自分自身で
マイクロプログラムシーケンスを管理しつつ上記（１）
〜０）の動作を願を迫って演算装置３に指示して行く。
またマイクロプログラム制御装置６も自分自身でマイク
ロプログラムシーケンスを管理しつつ上記（３）〜（６
）の動作を加を追っそ演算装置８に指示して行く。これ
によシ、上記オペレージロンは（１）〜Ｃ）と（３）〜
（６）とが並行して実行されるため、大幅な処理時間の
短縮が実りできる。
ロプログラムシーケンスを管理しつつ上記（３）〜（６
）の動作を加を追っそ演算装置８に指示して行く。これ
によシ、上記オペレージロンは（１）〜Ｃ）と（３）〜
（６）とが並行して実行されるため、大幅な処理時間の
短縮が実りできる。
また、マイクロプログラム制御装置１と演算装置８との
間及びマイクロプログラム制御憧装置６と演算装置３と
の間には夫々制御信号が存在しｋいので、これらが互い
に物理的に離れていたとしてもマシンサイクル時間を長
ぐすることはない。
間及びマイクロプログラム制御憧装置６と演算装置３と
の間には夫々制御信号が存在しｋいので、これらが互い
に物理的に離れていたとしてもマシンサイクル時間を長
ぐすることはない。
以上欽明したように、本発明によれは、１つのオペレー
ションを複数のマイクロプログラムで分割し、て並行実
行するように構成したので、マシンサイクル時間の短縮
や処理サイクル数の削減が可能となシ、情報処理装置の
性能を大幅に改善できるという優れた効果が得られる。
ションを複数のマイクロプログラムで分割し、て並行実
行するように構成したので、マシンサイクル時間の短縮
や処理サイクル数の削減が可能となシ、情報処理装置の
性能を大幅に改善できるという優れた効果が得られる。
図は本発明の一実施例を示すブロック図である。
１．６・・・・・・マイクロプログラム制御装置、３゜
８・・・・・・演算装置。
８・・・・・・演算装置。
Claims (1)
- 各マイクロプログラムを各々独立に制御し得る複数のマ
イクロプログラム制御装置と、前記株数のマイクロプロ
グラム制御装置に各々対応して設けられかつ対応するマ
イクロプログラムによシ制御される複数の演算装置とを
備え、所定のオペレーション単位の実行に際して前記複
数の演舞装置が同時に動作し得るように前記複数のマイ
クロプログラム制御装置を起動し、かつ該オペレーショ
ン単位の実行過程で前記複数のマイクロプログラム制御
装置が同期して動作するように制御することを特徴とす
るマイクロプログラム制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP42184A JPS60144829A (ja) | 1984-01-05 | 1984-01-05 | マイクロプログラム制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP42184A JPS60144829A (ja) | 1984-01-05 | 1984-01-05 | マイクロプログラム制御システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60144829A true JPS60144829A (ja) | 1985-07-31 |
Family
ID=11473336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP42184A Pending JPS60144829A (ja) | 1984-01-05 | 1984-01-05 | マイクロプログラム制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60144829A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5293586A (en) * | 1988-09-30 | 1994-03-08 | Hitachi, Ltd. | Data processing system for development of outline fonts |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49132947A (ja) * | 1973-04-25 | 1974-12-20 | ||
| JPS5390840A (en) * | 1977-01-21 | 1978-08-10 | Mitsubishi Electric Corp | Arithmetic processor of microprogram control |
| JPS55143663A (en) * | 1979-04-25 | 1980-11-10 | Nec Corp | Data processor |
-
1984
- 1984-01-05 JP JP42184A patent/JPS60144829A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49132947A (ja) * | 1973-04-25 | 1974-12-20 | ||
| JPS5390840A (en) * | 1977-01-21 | 1978-08-10 | Mitsubishi Electric Corp | Arithmetic processor of microprogram control |
| JPS55143663A (en) * | 1979-04-25 | 1980-11-10 | Nec Corp | Data processor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5293586A (en) * | 1988-09-30 | 1994-03-08 | Hitachi, Ltd. | Data processing system for development of outline fonts |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100733943B1 (ko) | 프로세서 시스템, ｄｍａ 제어 회로, ｄｍａ 제어 방법,ｄｍａ 제어기의 제어 방법, 화상 처리 방법, 및 화상처리 회로 | |
| JP4536618B2 (ja) | リコンフィグ可能な集積回路装置 | |
| JPS61110256A (ja) | 複数の演算部を有するプロセツサ | |
| JPH06103460B2 (ja) | プログラム転送方式 | |
| JPS60144829A (ja) | マイクロプログラム制御システム | |
| JPH0520283A (ja) | 並列データ処理装置 | |
| WO1988004075A1 (en) | Coordination of processing elements in a multiprocessor computer | |
| JP2970082B2 (ja) | 仮想クラスタ間通信処理装置 | |
| JPS6315628B2 (ja) | ||
| JPS6314241A (ja) | メモリ拡張方式 | |
| JPS6146552A (ja) | 情報処理装置 | |
| JPS6240737B2 (ja) | ||
| JPS6226487B2 (ja) | ||
| JP2923869B2 (ja) | イベント入力回路 | |
| JPH0123812B2 (ja) | ||
| JPS6352240A (ja) | デ−タ処理装置 | |
| JPH027099B2 (ja) | ||
| JPH0375832A (ja) | 仮想計算機制御方式 | |
| JPS6214869B2 (ja) | ||
| JPS61175834A (ja) | マイクロプログラムデバツグ機能付きデ−タ処理装置 | |
| JPH0414106A (ja) | 多点アナログ入力処理装置 | |
| JPH04347756A (ja) | チャネル状態読み出し方式 | |
| JPS62147545A (ja) | 情報処理装置における転送命令処理方式 | |
| JPS62168231A (ja) | デ−タ処理装置 | |
| JPH01111250A (ja) | データ処理システム |