JPH0722209A - 積層型バリスタ - Google Patents
積層型バリスタInfo
- Publication number
- JPH0722209A JPH0722209A JP5164854A JP16485493A JPH0722209A JP H0722209 A JPH0722209 A JP H0722209A JP 5164854 A JP5164854 A JP 5164854A JP 16485493 A JP16485493 A JP 16485493A JP H0722209 A JPH0722209 A JP H0722209A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic layer
- varistor
- sintered body
- internal electrodes
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compositions Of Oxide Ceramics (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【目的】 静電気放電による破壊耐量の向上を図りなが
ら、エネルギー障壁を確実に形成して安定した電圧非直
線特性が得られる積層型バリスタを提供する。 【構成】 半導体セラミックからなる焼結体１内に少な
くとも一対の内部電極３を、電圧非直線特性を発現する
セラミック層２を挟んで重なり合うように埋設するとと
もに、上記内部電極３間のセラミック層２に、該両内部
電極３に接触する結晶粒子７を少なくとも１つ以上存在
させて積層型バリスタ１を構成する場合に、上記焼結体
４に含まれるＢｉの含有量をＢｉ2 Ｏ3 に換算して０．
５wt％以上とする。
ら、エネルギー障壁を確実に形成して安定した電圧非直
線特性が得られる積層型バリスタを提供する。 【構成】 半導体セラミックからなる焼結体１内に少な
くとも一対の内部電極３を、電圧非直線特性を発現する
セラミック層２を挟んで重なり合うように埋設するとと
もに、上記内部電極３間のセラミック層２に、該両内部
電極３に接触する結晶粒子７を少なくとも１つ以上存在
させて積層型バリスタ１を構成する場合に、上記焼結体
４に含まれるＢｉの含有量をＢｉ2 Ｏ3 に換算して０．
５wt％以上とする。
Description
【０００１】
【産業上の利用分野】本発明は、電圧非直線抵抗体とし
て機能する積層型バリスタに関し、詳細には静電気放電
による破壊耐量の向上を図りながら、エネルギー障壁を
確実に形成して安定した電圧非直線特性が得られるよう
にした構造に関する。
て機能する積層型バリスタに関し、詳細には静電気放電
による破壊耐量の向上を図りながら、エネルギー障壁を
確実に形成して安定した電圧非直線特性が得られるよう
にした構造に関する。
【０００２】
【従来の技術】近年、産業用機器，家電製品，及び通信
機器等のあらゆる装置にマイクロコンピュータが搭載さ
れるようになっている。このマイクロコンピュータが搭
載された機器では、半導体素子によるデジタル制御処理
が行われることから、静電気放電等の電磁障害に伴う半
導体素子の破壊や誤動作が生じるおそれがある。
機器等のあらゆる装置にマイクロコンピュータが搭載さ
れるようになっている。このマイクロコンピュータが搭
載された機器では、半導体素子によるデジタル制御処理
が行われることから、静電気放電等の電磁障害に伴う半
導体素子の破壊や誤動作が生じるおそれがある。
【０００３】このようなＥＭＩノイズの問題を解消する
には、機器からノイズを出さず，かつ機器に侵入させな
いことが必要である。このＥＭＩノイズの出入は電源部
分や信号配線部分の電線を経由する場合が多いことか
ら、電源部，信号配線部の入出力部近傍にノイズフィル
タを接続してノイズを吸収するようにしている。このよ
うなノイズフィルタとして、従来、コンデンサ素子，コ
ンデンサとインダクタとの複合素子，インダクタ素子，
あるいはバリスタ素子が用いられている。
には、機器からノイズを出さず，かつ機器に侵入させな
いことが必要である。このＥＭＩノイズの出入は電源部
分や信号配線部分の電線を経由する場合が多いことか
ら、電源部，信号配線部の入出力部近傍にノイズフィル
タを接続してノイズを吸収するようにしている。このよ
うなノイズフィルタとして、従来、コンデンサ素子，コ
ンデンサとインダクタとの複合素子，インダクタ素子，
あるいはバリスタ素子が用いられている。
【０００４】上記バリスタ素子はディスクタイプのもの
が主流であったが、このディスクタイプでは、近年にお
ける電子機器の小型化，電子部品の集積化に伴う実装密
度の向上を図るための超小型化，及び低電圧化の要求に
は対応できない。このような要求に対応できるものとし
て、従来、ディスクタイプに代わる積層型バリスタが提
案されている（例えば、特公昭５８−２３９２１号公報
参照）。この積層型バリスタによれば、半導体結晶粒子
を巨大に成長させることなく内部電極間の粒界数を減少
させることが可能であることから、動作電圧の低電圧化
が実現でき、かつ小型化にも対応できる。
が主流であったが、このディスクタイプでは、近年にお
ける電子機器の小型化，電子部品の集積化に伴う実装密
度の向上を図るための超小型化，及び低電圧化の要求に
は対応できない。このような要求に対応できるものとし
て、従来、ディスクタイプに代わる積層型バリスタが提
案されている（例えば、特公昭５８−２３９２１号公報
参照）。この積層型バリスタによれば、半導体結晶粒子
を巨大に成長させることなく内部電極間の粒界数を減少
させることが可能であることから、動作電圧の低電圧化
が実現でき、かつ小型化にも対応できる。
【０００５】ところで上記積層型バリスタの電圧非直線
特性は、内部電極と半導体結晶粒子との接合界面，及び
結晶粒子同士の接合界面（結晶粒界）で形成されるエネ
ルギー障壁によって発現する。この場合、静電気放電の
ような高速，かつ高電圧のパルスに対するイミュニティ
は、上記電極と結晶粒子との界面の方が圧倒的に大き
く、粒子同士の界面は容易に破壊に至ることが実験で明
らかとなっている。ところが、現在市販されている積層
型バリスタは、結晶粒子同士の接合界面を多く含んでい
るため、静電気放電に対する破壊耐圧が低いという欠点
がある。
特性は、内部電極と半導体結晶粒子との接合界面，及び
結晶粒子同士の接合界面（結晶粒界）で形成されるエネ
ルギー障壁によって発現する。この場合、静電気放電の
ような高速，かつ高電圧のパルスに対するイミュニティ
は、上記電極と結晶粒子との界面の方が圧倒的に大き
く、粒子同士の界面は容易に破壊に至ることが実験で明
らかとなっている。ところが、現在市販されている積層
型バリスタは、結晶粒子同士の接合界面を多く含んでい
るため、静電気放電に対する破壊耐圧が低いという欠点
がある。
【０００６】本件発明者らは、上記欠点を解消するため
に、内部電極間のセラミック層に、該両内部電極に接触
する結晶粒子を存在させてなる積層型バリスタを提案し
た。即ち、内部電極間のセラミック層に、両方の内部電
極に接触する結晶粒子を存在させることによって、電圧
非直線特性を発現する内部電極と結晶粒子との接合界面
を増やすことができ、それだけ静電気放電に対する破壊
耐圧を向上できる。
に、内部電極間のセラミック層に、該両内部電極に接触
する結晶粒子を存在させてなる積層型バリスタを提案し
た。即ち、内部電極間のセラミック層に、両方の内部電
極に接触する結晶粒子を存在させることによって、電圧
非直線特性を発現する内部電極と結晶粒子との接合界面
を増やすことができ、それだけ静電気放電に対する破壊
耐圧を向上できる。
【０００７】
【発明が解決しようとする課題】しかし上記積層型バリ
スタでは、破壊耐圧の向上は図れるものの、焼成時にお
けるエネルギー障壁が十分に形成されず、その結果安定
した電圧非直線特性が得られないという点がある。
スタでは、破壊耐圧の向上は図れるものの、焼成時にお
けるエネルギー障壁が十分に形成されず、その結果安定
した電圧非直線特性が得られないという点がある。
【０００８】本発明の目的は、静電気放電に対する破壊
耐圧の向上を図りながら、エネルギー障壁を確実に形成
して安定した電圧非直線特性が得られる積層型バリスタ
を提供することにある。
耐圧の向上を図りながら、エネルギー障壁を確実に形成
して安定した電圧非直線特性が得られる積層型バリスタ
を提供することにある。
【０００９】
【課題を解決するための手段】ここで、上記焼成時にお
けるエネルギー障壁の形成が不充分になっている原因に
ついて検討したところ、以下の点が判明した。即ち、内
部電極と結晶粒子との接合界面で形成されるエネルギー
障壁の高さは、上記電極と結晶粒子の仕事関数の差によ
ってのみ決定されるもではなく、結晶粒子同士の接合界
面に存在する不純物準位が、上記電極と結晶粒子との結
合界面にも存在することによって大きく影響を与えてい
る。
けるエネルギー障壁の形成が不充分になっている原因に
ついて検討したところ、以下の点が判明した。即ち、内
部電極と結晶粒子との接合界面で形成されるエネルギー
障壁の高さは、上記電極と結晶粒子の仕事関数の差によ
ってのみ決定されるもではなく、結晶粒子同士の接合界
面に存在する不純物準位が、上記電極と結晶粒子との結
合界面にも存在することによって大きく影響を与えてい
る。
【００１０】本件発明者らは、このような不純物準位を
電極界面に存在させることによってエネルギー障壁の形
成を向上できるという観点から、さらに検討を行ったと
ころ、上記不純物準位は焼成時における酸素イオンの吸
着等により形成されており、この現象は焼結体中のＢｉ
の存在が関与している。ところが従来では、この焼成中
に多量のＢｉが飛散しており、このため電極界面に残留
するＢｉ量が減少している。その結果、焼結体の絶縁抵
抗が急激に低下し、これが原因となってエネルギー障壁
の形成を阻害していることが判明した。従って、上記焼
結体の絶縁抵抗を高めるには電極界面にある程度のＢｉ
量を残留させることが必要であり、このＢｉ量の最下限
量を見出すことによって、エネルギー障壁を確実に形成
できることに想到し、本発明を成したものである。
電極界面に存在させることによってエネルギー障壁の形
成を向上できるという観点から、さらに検討を行ったと
ころ、上記不純物準位は焼成時における酸素イオンの吸
着等により形成されており、この現象は焼結体中のＢｉ
の存在が関与している。ところが従来では、この焼成中
に多量のＢｉが飛散しており、このため電極界面に残留
するＢｉ量が減少している。その結果、焼結体の絶縁抵
抗が急激に低下し、これが原因となってエネルギー障壁
の形成を阻害していることが判明した。従って、上記焼
結体の絶縁抵抗を高めるには電極界面にある程度のＢｉ
量を残留させることが必要であり、このＢｉ量の最下限
量を見出すことによって、エネルギー障壁を確実に形成
できることに想到し、本発明を成したものである。
【００１１】そこで本発明は、セラミック焼結体内に少
なくとも一対の内部電極を、電圧非直線特性を発現する
セラミック層を挟んで重なり合うように埋設し、上記内
部電極間のセラミック層に、該両内部電極に接触する結
晶粒子を少なくとも１つ以上存在させてなる積層型バリ
スタにおいて、上記焼結体に含まれるＢｉの含有量をＢ
ｉ2 Ｏ3 に換算して０．５wt％以上としたことを特徴と
している。
なくとも一対の内部電極を、電圧非直線特性を発現する
セラミック層を挟んで重なり合うように埋設し、上記内
部電極間のセラミック層に、該両内部電極に接触する結
晶粒子を少なくとも１つ以上存在させてなる積層型バリ
スタにおいて、上記焼結体に含まれるＢｉの含有量をＢ
ｉ2 Ｏ3 に換算して０．５wt％以上としたことを特徴と
している。
【００１２】ここで、上記焼結体に残留するＢｉ2 Ｏ3
量を０．５wt％以上にするには、セラミック層の厚さ，
焼成温度等を適宜設定することにより実現でき、具体的
にはセラミック層の厚さを薄く、焼成温度を低く設定す
るほど残留Ｂｉ2 Ｏ3 量を増大できる。例えば、厚さ２
０μm のセラミック層で１０００〜１１５０℃の温度に
設定することによりＢｉ2 Ｏ3 量を３．５〜０．５wt％
にできる。
量を０．５wt％以上にするには、セラミック層の厚さ，
焼成温度等を適宜設定することにより実現でき、具体的
にはセラミック層の厚さを薄く、焼成温度を低く設定す
るほど残留Ｂｉ2 Ｏ3 量を増大できる。例えば、厚さ２
０μm のセラミック層で１０００〜１１５０℃の温度に
設定することによりＢｉ2 Ｏ3 量を３．５〜０．５wt％
にできる。
【００１３】
【作用】本発明に係る積層型バリスタによれば、焼結体
に含まれるＢｉ2 Ｏ3 量を０．５wt％以上としたので、
上述のメカニズムで説明したように、このＢｉの存在に
より内部電極と結晶粒子との接合界面に不純物準位を形
成することができ、上記焼結体の絶縁抵抗を高めること
ができる。これにより焼成時におけるエネルギー障壁を
十分に形成することができ、安定した電圧非直線特性が
得られる。
に含まれるＢｉ2 Ｏ3 量を０．５wt％以上としたので、
上述のメカニズムで説明したように、このＢｉの存在に
より内部電極と結晶粒子との接合界面に不純物準位を形
成することができ、上記焼結体の絶縁抵抗を高めること
ができる。これにより焼成時におけるエネルギー障壁を
十分に形成することができ、安定した電圧非直線特性が
得られる。
【００１４】
【実施例】以下、本発明の実施例を図について説明す
る。図１及び図２は本発明の一実施例による積層型バリ
スタを説明するための図である。図において、１は本実
施例の積層型バリスタである。このバリスタ１は直方体
状のもので、ＺｎＯを主成分とする半導体セラミック層
２と、Ｐｔからなる内部電極３を交互に積層するととも
に、これの上部，下部にダミーとしてのセラミック層６
を重ねて積層し、この積層体を一体焼結して焼結体４を
形成して構成されている。
る。図１及び図２は本発明の一実施例による積層型バリ
スタを説明するための図である。図において、１は本実
施例の積層型バリスタである。このバリスタ１は直方体
状のもので、ＺｎＯを主成分とする半導体セラミック層
２と、Ｐｔからなる内部電極３を交互に積層するととも
に、これの上部，下部にダミーとしてのセラミック層６
を重ねて積層し、この積層体を一体焼結して焼結体４を
形成して構成されている。
【００１５】上記各内部電極３の一端面３ａは焼結体４
の左, 右端面４ａ，４ｂに交互に露出されており、残り
の端面はセラミック層２の内側に位置して焼結体４内に
埋設されている。また上記焼結体４の左, 右端面４ａ，
４ｂには、Ａｇからなる外部電極５が形成されており、
該外部電極５は上記各内部電極３の一端面３ａに電気的
に接続されている。
の左, 右端面４ａ，４ｂに交互に露出されており、残り
の端面はセラミック層２の内側に位置して焼結体４内に
埋設されている。また上記焼結体４の左, 右端面４ａ，
４ｂには、Ａｇからなる外部電極５が形成されており、
該外部電極５は上記各内部電極３の一端面３ａに電気的
に接続されている。
【００１６】また、上記焼結体４の各内部電極３間に挟
まれたセラミック層２は、電圧非直線特性を発現する部
分となっている。このセラミック層２は厚さ２０μm 以
下で、かつ平均粒径１０μm 程度の結晶粒子により構成
されている。さらにこのセラミック層２の中には互いに
対向する内部電極３の両方に接触する多数の結晶粒子７
が存在している。
まれたセラミック層２は、電圧非直線特性を発現する部
分となっている。このセラミック層２は厚さ２０μm 以
下で、かつ平均粒径１０μm 程度の結晶粒子により構成
されている。さらにこのセラミック層２の中には互いに
対向する内部電極３の両方に接触する多数の結晶粒子７
が存在している。
【００１７】そして、上記焼結体４に含まれるＢｉの含
有量はＢｉ2 Ｏ3 に換算して０．５wt％以上となってい
る。これにより内部電極３と結晶粒子７との接合界面に
は所定量の不純物準位が形成されている。
有量はＢｉ2 Ｏ3 に換算して０．５wt％以上となってい
る。これにより内部電極３と結晶粒子７との接合界面に
は所定量の不純物準位が形成されている。
【００１８】本実施例の積層型バリスタ１によれば、焼
結体４に含有するＢｉ2 Ｏ3 量を０．５wt％以上とした
ので、内部電極３と結晶粒子７との接合界面に焼結体４
の絶縁抵抗を高めるために必要な不純物準位を形成する
ことができる。その結果、焼成時におけるエネルギー障
壁を十分に形成することができ、安定した電圧非直線特
性が得られる。
結体４に含有するＢｉ2 Ｏ3 量を０．５wt％以上とした
ので、内部電極３と結晶粒子７との接合界面に焼結体４
の絶縁抵抗を高めるために必要な不純物準位を形成する
ことができる。その結果、焼成時におけるエネルギー障
壁を十分に形成することができ、安定した電圧非直線特
性が得られる。
【００１９】また、本実施例では、対向する内部電極３
間にこの両方に接触する結晶粒子７を存在させたので、
結晶粒子７同士の接合界面を少なくして内部電極３と結
晶粒子７との接合界面を増やすことができ、それだけ静
電気放電のような高速，高圧パルスに対する破壊耐圧を
向上でき、ノイズ対策部品としての信頼性を向上でき
る。
間にこの両方に接触する結晶粒子７を存在させたので、
結晶粒子７同士の接合界面を少なくして内部電極３と結
晶粒子７との接合界面を増やすことができ、それだけ静
電気放電のような高速，高圧パルスに対する破壊耐圧を
向上でき、ノイズ対策部品としての信頼性を向上でき
る。
【００２０】次に、本実施例の積層型バリスタ１を製造
し、これの効果を確認するために行った特性試験につい
て説明する。まず、上記積層型バリスタ１の製造方法に
ついて説明する。
し、これの効果を確認するために行った特性試験につい
て説明する。まず、上記積層型バリスタ１の製造方法に
ついて説明する。
【００２１】ＺｎＯ（９６．５モル％），Ｂｉ2 Ｏ
3 （１．０モル％），Ｃｏ2 Ｏ3 （１．０モル％），Ｍ
ｎＯ（１．０モル％），Ｓｂ2 Ｏ3 （０．５モル％）を
それぞれ上記モル比で混合してなるセラミック材料に、
Ｂ2 Ｏ3 ，ＳｉＯ2 ，及びＺｎＯからなるガラス粉末を
１．０重量％加えて原料粉を作成する。
3 （１．０モル％），Ｃｏ2 Ｏ3 （１．０モル％），Ｍ
ｎＯ（１．０モル％），Ｓｂ2 Ｏ3 （０．５モル％）を
それぞれ上記モル比で混合してなるセラミック材料に、
Ｂ2 Ｏ3 ，ＳｉＯ2 ，及びＺｎＯからなるガラス粉末を
１．０重量％加えて原料粉を作成する。
【００２２】次いで、上記原料粉にブチラール系有機バ
インダーを混合してスラリーを形成し、このスラリーを
ドクターブレード法により、厚さ２０μm と５０μm の
グリーンシートをそれぞれ形成し、各グリーンシートを
所定の大きさの矩形状に切り出して多数のセラミック層
２，６を形成する。
インダーを混合してスラリーを形成し、このスラリーを
ドクターブレード法により、厚さ２０μm と５０μm の
グリーンシートをそれぞれ形成し、各グリーンシートを
所定の大きさの矩形状に切り出して多数のセラミック層
２，６を形成する。
【００２３】次に、Ｐｔにビヒクルを混合して電極ペー
ストを作成し、該ペーストを各セラミック層２の上面に
スクリーン印刷して内部電極３を形成する。そして、図
２に示すように、セラミック層２と内部電極３とが交互
に重なり、かつ各内部電極３の一端面３ａが交互に位置
するように重ね、これの上面，下面にダミー用セラミッ
ク層６を重ねて積層する。この積層方向に２トン/cm2の
圧力を加えて圧着して積層体を形成する。ここで本実施
例では、厚さ２０μm のセラミック層２と、厚さ５０μ
m のセラミック層２とをそれぞれ採用し、ダミー用セラ
ミック層６については５０μm のものを採用して２種類
の積層体を作成した。
ストを作成し、該ペーストを各セラミック層２の上面に
スクリーン印刷して内部電極３を形成する。そして、図
２に示すように、セラミック層２と内部電極３とが交互
に重なり、かつ各内部電極３の一端面３ａが交互に位置
するように重ね、これの上面，下面にダミー用セラミッ
ク層６を重ねて積層する。この積層方向に２トン/cm2の
圧力を加えて圧着して積層体を形成する。ここで本実施
例では、厚さ２０μm のセラミック層２と、厚さ５０μ
m のセラミック層２とをそれぞれ採用し、ダミー用セラ
ミック層６については５０μm のものを採用して２種類
の積層体を作成した。
【００２４】次に、上記厚さ２０μm のセラミック層２
を用いた積層体は、空気中にて１１００℃で３時間焼成
し、また厚さ５０μm のセラミック層を用いた積層体
は、空気中にて１２５０℃で３時間焼成してそれぞれ焼
結体４を得た。このようにして得られた各焼結体４の
左, 右端面４ａ，４ｂにＡｇペーストを塗布した後、６
００℃の温度で１０分間焼き付けて外部電極５を形成す
る。これにより本実施例の積層型バリスタ１が製造され
る。
を用いた積層体は、空気中にて１１００℃で３時間焼成
し、また厚さ５０μm のセラミック層を用いた積層体
は、空気中にて１２５０℃で３時間焼成してそれぞれ焼
結体４を得た。このようにして得られた各焼結体４の
左, 右端面４ａ，４ｂにＡｇペーストを塗布した後、６
００℃の温度で１０分間焼き付けて外部電極５を形成す
る。これにより本実施例の積層型バリスタ１が製造され
る。
【００２５】
【表１】
【００２６】表１は、上記方法により製造された各積層
型バリスタについて、バリスタ電圧Ｖ1mA ，電圧非直線
係数ａ，及び絶縁抵抗値Ｉｎ（バリスタ電圧の５０％の
電圧を印加したときの抵抗値）を測定した結果を示す。
また、上記各積層型バリスタを研磨し、これにサーマル
エッチングして結晶粒子を観察した。その結果、結晶粒
子の平均粒径は、厚さ２０μm のセラミック層を用いた
試料は１０．３μm で、５０μm のセラミック層を用い
た試料は２８．４μm であった。また、この両試料につ
いて、内部電極の両方に接触する結晶粒子を調べたとこ
ろ、両試料とも存在することが確認できた。
型バリスタについて、バリスタ電圧Ｖ1mA ，電圧非直線
係数ａ，及び絶縁抵抗値Ｉｎ（バリスタ電圧の５０％の
電圧を印加したときの抵抗値）を測定した結果を示す。
また、上記各積層型バリスタを研磨し、これにサーマル
エッチングして結晶粒子を観察した。その結果、結晶粒
子の平均粒径は、厚さ２０μm のセラミック層を用いた
試料は１０．３μm で、５０μm のセラミック層を用い
た試料は２８．４μm であった。また、この両試料につ
いて、内部電極の両方に接触する結晶粒子を調べたとこ
ろ、両試料とも存在することが確認できた。
【００２７】表１において、厚さ５０μm ，焼成温度１
２５０℃とした試料No. ２の場合、絶縁抵抗値logIR は
１．９と低く、ほとんど短絡状態となっており、焼成時
にほとんどのＢｉが飛散している。一方、厚さ２０μm
，焼成温度１１００℃とした試料No. １の場合、絶縁
抵抗値logIR は７．６と高く、かつバリスタ電圧は４．
３Ｖ，電圧非直線係数は４２と満足できる値が得られて
いる。
２５０℃とした試料No. ２の場合、絶縁抵抗値logIR は
１．９と低く、ほとんど短絡状態となっており、焼成時
にほとんどのＢｉが飛散している。一方、厚さ２０μm
，焼成温度１１００℃とした試料No. １の場合、絶縁
抵抗値logIR は７．６と高く、かつバリスタ電圧は４．
３Ｖ，電圧非直線係数は４２と満足できる値が得られて
いる。
【００２８】
【表２】
【００２９】表２は、焼成温度と、焼成時に飛散するＢ
ｉ2 Ｏ3 量との関係を調べるとともに、これによる絶縁
抵抗値の変化を調べた結果を示す。なお、各試料とも内
部電極の両方に接触する結晶粒子の数は同じとした。
ｉ2 Ｏ3 量との関係を調べるとともに、これによる絶縁
抵抗値の変化を調べた結果を示す。なお、各試料とも内
部電極の両方に接触する結晶粒子の数は同じとした。
【００３０】表２に示すように、焼成温度が１２００℃
を越えるとＢｉ2 Ｏ3 のほとんどが飛散して残留量が
０．３６wt％以下となっており、これにより絶縁抵抗値
logIRも２．９と急激に低下している。これに対して、
焼成温度を１０００℃〜１１７５℃の範囲とした場合
は、この温度が低いほど残留Ｂｉ2 Ｏ3 量は０．５１〜
３．５２wt％と大きくなっており、絶縁抵抗値logIR も
６．７〜７．９と高くなっている。このことから焼成後
の焼結体に残留するＢｉ2 Ｏ3 量を０．５wt％以下にす
るには、セラミック層の厚さに応じて焼成温度を選定す
ることにより実現できることがわかる。
を越えるとＢｉ2 Ｏ3 のほとんどが飛散して残留量が
０．３６wt％以下となっており、これにより絶縁抵抗値
logIRも２．９と急激に低下している。これに対して、
焼成温度を１０００℃〜１１７５℃の範囲とした場合
は、この温度が低いほど残留Ｂｉ2 Ｏ3 量は０．５１〜
３．５２wt％と大きくなっており、絶縁抵抗値logIR も
６．７〜７．９と高くなっている。このことから焼成後
の焼結体に残留するＢｉ2 Ｏ3 量を０．５wt％以下にす
るには、セラミック層の厚さに応じて焼成温度を選定す
ることにより実現できることがわかる。
【００３１】
【発明の効果】以上のように本発明に係る積層型バリス
タによれば、焼結体に含まれるＢｉ量をＢｉ2 Ｏ3 に換
算して０．５wt％以上としたので、静電気放電による破
壊耐量の向上を図りながら焼結体の絶縁抵抗を高くする
ことができ、その結果エネルギー障壁を確実に形成で
き、安定した電圧非直線特性が得られる効果がある。
タによれば、焼結体に含まれるＢｉ量をＢｉ2 Ｏ3 に換
算して０．５wt％以上としたので、静電気放電による破
壊耐量の向上を図りながら焼結体の絶縁抵抗を高くする
ことができ、その結果エネルギー障壁を確実に形成で
き、安定した電圧非直線特性が得られる効果がある。
【図１】本発明の一実施例による積層型バリスタを説明
するための断面図である。
するための断面図である。
【図２】上記実施例の積層体の製造方法を示す分解斜視
図である。
図である。
１ 積層型バリスタ ２ セラミック層 ３ 内部電極 ４ 焼結体 ７ 結晶粒子
Claims (1)
- 【請求項１】 半導体セラミックからなる焼結体内に少
なくとも一対の内部電極を、電圧非直線特性を発現する
セラミック層を挟んで重なり合うように埋設し、上記内
部電極間のセラミック層に、この両方の内部電極に接触
する結晶粒子を少なくとも１つ以上存在させてなる積層
型バリスタにおいて、上記焼結体に含まれるＢｉの含有
量をＢｉ2 Ｏ3 に換算して０．５wt％以上としたことを
特徴とする積層型バリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5164854A JPH0722209A (ja) | 1993-07-02 | 1993-07-02 | 積層型バリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5164854A JPH0722209A (ja) | 1993-07-02 | 1993-07-02 | 積層型バリスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0722209A true JPH0722209A (ja) | 1995-01-24 |
Family
ID=15801182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5164854A Pending JPH0722209A (ja) | 1993-07-02 | 1993-07-02 | 積層型バリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722209A (ja) |
-
1993
- 1993-07-02 JP JP5164854A patent/JPH0722209A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4715248B2 (ja) | 積層セラミック電子部品 | |
| US7864025B2 (en) | Component with countermeasure to static electricity | |
| US5324986A (en) | Chip type varistor | |
| US8717120B2 (en) | Multi-layered component | |
| JP3008567B2 (ja) | チップ型バリスタ | |
| JP3186199B2 (ja) | 積層型バリスタ | |
| JPH1064703A (ja) | 積層チップ型電子部品 | |
| JPH0722209A (ja) | 積層型バリスタ | |
| JPH05226116A (ja) | 積層型バリスタ | |
| JPH07220906A (ja) | 複合機能素子 | |
| JPH0214501A (ja) | 電圧非直線抵抗器 | |
| JP2006245258A (ja) | 複合積層型電子部品 | |
| JP3286855B2 (ja) | チップ型ｐｔｃサーミスタの製造方法 | |
| JPH0714704A (ja) | 貫通型バリスタ | |
| JP2666605B2 (ja) | 積層型バリスタ | |
| JP2548299B2 (ja) | 電圧依存性非直線抵抗体素子の製造法 | |
| JP2007201143A (ja) | 接合中間層および複合積層型電子部品 | |
| KR20080087655A (ko) | 적층형 필터 | |
| JP2853061B2 (ja) | ノイズフィルタ | |
| JP2006216635A (ja) | 複合積層型電子部品 | |
| JPH0613206A (ja) | 積層型バリスタ | |
| KR100897390B1 (ko) | 전기적 과부하 방지용 세라믹 재료 및 이를 이용한 저 용량다층 칩 배리스터 | |
| JPH02260605A (ja) | 積層型バリスタ | |
| JPH01158702A (ja) | 複合機能電子部品 | |
| JP2897651B2 (ja) | チップ型バリスタとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020702 |