JPH0722191B2 - 半導体装置のリ−ドフレ−ム製造方法 - Google Patents
半導体装置のリ−ドフレ−ム製造方法Info
- Publication number
- JPH0722191B2 JPH0722191B2 JP60074299A JP7429985A JPH0722191B2 JP H0722191 B2 JPH0722191 B2 JP H0722191B2 JP 60074299 A JP60074299 A JP 60074299A JP 7429985 A JP7429985 A JP 7429985A JP H0722191 B2 JPH0722191 B2 JP H0722191B2
- Authority
- JP
- Japan
- Prior art keywords
- finger
- lead frame
- substrate
- tip
- electroforming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 title description 8
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 20
- 238000005323 electroforming Methods 0.000 claims description 15
- 238000000465 moulding Methods 0.000 claims description 4
- 239000002585 base Substances 0.000 description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- YMWUJEATGCHHMB-UHFFFAOYSA-N Dichloromethane Chemical compound ClCCl YMWUJEATGCHHMB-UHFFFAOYSA-N 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000011121 sodium hydroxide Nutrition 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4828—Etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49534—Multi-layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔技術分野〕 本発明はIC、LSI等の半導体チツプを固定するのに用い
るリードフレームの製造方法に関する。
るリードフレームの製造方法に関する。
従来より半導体チツプを樹脂モールドで一体化して複数
ピンを突設した半導体装置の組立てには金属製のリード
フレームが用いられている。このリードフレームは薄い
金属板をプレスで打ち抜いたり、エツチングなどによつ
て形成されており、その形状は第３図に示すように、半
導体チツプ１を取り付ける矩形のタブ２をその４隅にお
いて支持するタブリード３と、タブ２の周縁に内端を臨
ませる複数のフインガ４と、これらフインガ４及びタブ
リード３の外端を支持する枠部５と、枠部５の両側縁に
沿つて定間隔に設けられたスプロケツト孔６とからなつ
ている。
ピンを突設した半導体装置の組立てには金属製のリード
フレームが用いられている。このリードフレームは薄い
金属板をプレスで打ち抜いたり、エツチングなどによつ
て形成されており、その形状は第３図に示すように、半
導体チツプ１を取り付ける矩形のタブ２をその４隅にお
いて支持するタブリード３と、タブ２の周縁に内端を臨
ませる複数のフインガ４と、これらフインガ４及びタブ
リード３の外端を支持する枠部５と、枠部５の両側縁に
沿つて定間隔に設けられたスプロケツト孔６とからなつ
ている。
このようなリードフレーム７を用いて半導体装置を組立
てるには、まずタブ２上に半導体チツプ１を取り付けた
後、半導体チツプ１の各電極とこれに対応するフインガ
４の内端をワイヤあるいはワイヤを用いず直接に接続
し、その後矩形枠部５の内側領域を合成樹脂でモールド
し半導体チツプ１を被覆し、次いで枠部５を切除して半
導体装置を得るのである。
てるには、まずタブ２上に半導体チツプ１を取り付けた
後、半導体チツプ１の各電極とこれに対応するフインガ
４の内端をワイヤあるいはワイヤを用いず直接に接続
し、その後矩形枠部５の内側領域を合成樹脂でモールド
し半導体チツプ１を被覆し、次いで枠部５を切除して半
導体装置を得るのである。
ところで、リードフレーム７のフインガ４の先端は第４
図に示すように半導体チツプ１の電極1aに半田その他の
手段を用いて接続されるのであるが、一般に電極1aはシ
リコン1b上に薄膜状に形成されたアルミニウムパツドか
らなり、周囲の保護膜1cより凹んだ位置にある。そこで
フインガ４の先端部には電極1aと接続を容易にするため
バンプ4aが形成されるのであるが、近年において多数ピ
ンの半導体装置が望まれてくると、フインガ数は同様に
増加し、フインガ４の幅も極めて細いものとなるため、
上記バンプの形成が困難となつてきている。
図に示すように半導体チツプ１の電極1aに半田その他の
手段を用いて接続されるのであるが、一般に電極1aはシ
リコン1b上に薄膜状に形成されたアルミニウムパツドか
らなり、周囲の保護膜1cより凹んだ位置にある。そこで
フインガ４の先端部には電極1aと接続を容易にするため
バンプ4aが形成されるのであるが、近年において多数ピ
ンの半導体装置が望まれてくると、フインガ数は同様に
増加し、フインガ４の幅も極めて細いものとなるため、
上記バンプの形成が困難となつてきている。
本発明は上記の点に鑑みてなされたもので、多数のバン
プ付フインガを備えたリードフレームを容易に成形でき
るリードフレームの製造方法の提供を目的としている。
プ付フインガを備えたリードフレームを容易に成形でき
るリードフレームの製造方法の提供を目的としている。
上記目的を達成するための手段として、本発明は、半導
体チツプの電極と接続されるフインガを導電性金属薄板
にて形成したリードフレームの製造方法であつて、少な
くとも表面に導電性を有する基板に所望パターンのレジ
スト層を形成する工程と、レジスト層が形成されていな
い基板の表面に一次電鋳によりフインガを形成する工程
と、この基板をプレス成形して、フインガ基部の先方に
起立部を介してフインガ基部と略平行な先端部を形成す
る工程と、このプレス成形の後に二次電鋳により前記フ
インガ上に金属層を積層する工程と、一次電鋳ならびに
二次電鋳により形成されたリードフレームを基板より剥
離する工程とからなり、電鋳されたリードフレームを基
板より除去した状態そのままで、フインガ先端にバンプ
形状が得られるようにしたことを特徴としている。
体チツプの電極と接続されるフインガを導電性金属薄板
にて形成したリードフレームの製造方法であつて、少な
くとも表面に導電性を有する基板に所望パターンのレジ
スト層を形成する工程と、レジスト層が形成されていな
い基板の表面に一次電鋳によりフインガを形成する工程
と、この基板をプレス成形して、フインガ基部の先方に
起立部を介してフインガ基部と略平行な先端部を形成す
る工程と、このプレス成形の後に二次電鋳により前記フ
インガ上に金属層を積層する工程と、一次電鋳ならびに
二次電鋳により形成されたリードフレームを基板より剥
離する工程とからなり、電鋳されたリードフレームを基
板より除去した状態そのままで、フインガ先端にバンプ
形状が得られるようにしたことを特徴としている。
第１図は本発明の実施例におけるリードフレームの成形
工程を示す図である。
工程を示す図である。
まず第１図（ａ）の如くステンレス等の導電性金属から
なる基板８上に所望パターンのレジスト層９を形成す
る。このレジスト層９はリードフレーム７を形成しない
位置にのみ積層されるものであつて、非レジスト部8aの
形状は所望パターンのリードフレーム形状である。
なる基板８上に所望パターンのレジスト層９を形成す
る。このレジスト層９はリードフレーム７を形成しない
位置にのみ積層されるものであつて、非レジスト部8aの
形状は所望パターンのリードフレーム形状である。
次にこの基板８上に、レジストがアルカリ現像タイプで
はカセイソーダを、溶剤タイプの場合は塩化メチレン等
の溶剤を用いて剥離処理を行う。その後この基板８上に
電鋳により銅、ニツケル、金等の金属を積層させる。こ
れにより（ｂ）図の如くレジスト層９を除く非レジスト
部8a上にのみ金属層10が形状される。
はカセイソーダを、溶剤タイプの場合は塩化メチレン等
の溶剤を用いて剥離処理を行う。その後この基板８上に
電鋳により銅、ニツケル、金等の金属を積層させる。こ
れにより（ｂ）図の如くレジスト層９を除く非レジスト
部8a上にのみ金属層10が形状される。
このようにして一枚の板状に成形された基板８及び金属
層の積層体の一部をプレス成形により（ｃ）図の如く、
金属層側に突出するように折曲加工する。この成形部分
はリードフレーム７の中央部に位置するタブ２及びフイ
ンガ４先端部であつて、（ｃ）図ではタブ２に向かつて
対向して延出する一対のフインガ４を示しており、フイ
ンガ４は平坦なフインガ基部4b、基部4bより上方へ延び
る起立部4c、及び起立部4cから基部4bと略平行に延びる
先端部4dとをそれぞれ備えている。なおタブ２は特に必
要としない。
層の積層体の一部をプレス成形により（ｃ）図の如く、
金属層側に突出するように折曲加工する。この成形部分
はリードフレーム７の中央部に位置するタブ２及びフイ
ンガ４先端部であつて、（ｃ）図ではタブ２に向かつて
対向して延出する一対のフインガ４を示しており、フイ
ンガ４は平坦なフインガ基部4b、基部4bより上方へ延び
る起立部4c、及び起立部4cから基部4bと略平行に延びる
先端部4dとをそれぞれ備えている。なおタブ２は特に必
要としない。
次いで、上記の如く変形された積層体の金属層10上に再
び電鋳を施し、（ｄ）図の如き銅、ニツケル等の第２の
金属層11を積層する。この電鋳加工においては、平坦な
基部4b、先端部4dに対して起立部4cは傾斜した位置にあ
るため、電鋳による金属層11は起立部4cではその成長速
度が遅い。また、フインガ４の先端部4dは細い頸部によ
つて起立部4cに連結されているため、電流密度が大きく
なり、金属はこの部分でより成長する。従つて、図から
もわかるように起立部4cの肉厚t2は基部4bの肉厚t1より
小さく最小で、先端部4dの肉厚t3は最大（t3＞t1＞t2）
となる。
び電鋳を施し、（ｄ）図の如き銅、ニツケル等の第２の
金属層11を積層する。この電鋳加工においては、平坦な
基部4b、先端部4dに対して起立部4cは傾斜した位置にあ
るため、電鋳による金属層11は起立部4cではその成長速
度が遅い。また、フインガ４の先端部4dは細い頸部によ
つて起立部4cに連結されているため、電流密度が大きく
なり、金属はこの部分でより成長する。従つて、図から
もわかるように起立部4cの肉厚t2は基部4bの肉厚t1より
小さく最小で、先端部4dの肉厚t3は最大（t3＞t1＞t2）
となる。
更に（ｅ）図に示すように、フインガ４の先端部4dには
金、すず、半田の如き材料からなる接点材12が塗布され
る。この接点材12は半導体チツプ１の電極1aとの接続を
より良好にするためのもので、特に必要としないがレジ
スト層13により他の部分を被覆した状態でフインガ４の
先端部4d上面に塗布もしくはメツキを施せばよい。
金、すず、半田の如き材料からなる接点材12が塗布され
る。この接点材12は半導体チツプ１の電極1aとの接続を
より良好にするためのもので、特に必要としないがレジ
スト層13により他の部分を被覆した状態でフインガ４の
先端部4d上面に塗布もしくはメツキを施せばよい。
最後に積層体から基板８のみを剥離すれば、（ｆ）図に
示す如きフインガ４をもつリードフレーム７が得られ
る。得られたフインガ４の先端部4dはその突出方向に厚
みをもつバンプ4aを構成し、薄肉の起立部4cによつて適
度な可撓性を与えられることになる。
示す如きフインガ４をもつリードフレーム７が得られ
る。得られたフインガ４の先端部4dはその突出方向に厚
みをもつバンプ4aを構成し、薄肉の起立部4cによつて適
度な可撓性を与えられることになる。
特に起立部4cの肉厚t2を小さくすることにより、半導体
チツプとの接合時の加工力を緩和させて基部4bの変形、
横ずれを防止することができ、この部分をバツフア領域
として使用できる。
チツプとの接合時の加工力を緩和させて基部4bの変形、
横ずれを防止することができ、この部分をバツフア領域
として使用できる。
このバツフア領域は、先端部４を作るときのプレス加工
によつて同時に得られるので、特別な加工を必要とせ
ず、加工の簡素化が図れる。
によつて同時に得られるので、特別な加工を必要とせ
ず、加工の簡素化が図れる。
第２図は本発明の変形例を示す製造工程説明図である。
即ち、（ａ）図に示すように、まずはじめに基板８上に
レジスト層９を形成した状態で第一次の電鋳加工を行う
点は第１図の実施例と同様である。但し、基板８の非レ
ジスト部8a上には予め金、すず、半田等の接触材12を塗
布もしくはメツキを施しておく。
レジスト層９を形成した状態で第一次の電鋳加工を行う
点は第１図の実施例と同様である。但し、基板８の非レ
ジスト部8a上には予め金、すず、半田等の接触材12を塗
布もしくはメツキを施しておく。
次に（ｂ）図に示すように積層体全体にプレス加工を施
し、基板８を突出するようにフインガ相当部分を折り曲
げる。折り曲げ形状は第１図の実施例と同様に基部4b、
起立部4c、先端部4dから構成されるものであるが、先端
部4dの下面には同時にバンプ4aをプレスにより形成す
る。
し、基板８を突出するようにフインガ相当部分を折り曲
げる。折り曲げ形状は第１図の実施例と同様に基部4b、
起立部4c、先端部4dから構成されるものであるが、先端
部4dの下面には同時にバンプ4aをプレスにより形成す
る。
次いで金属層10上に第二次の電鋳加工を施し、（ｃ）図
の如き第２の金属層11を金属層10上に形成する。この際
前述したように先端部4d、基部4b、起立部4cの順でその
肉厚は大きく形成される。
の如き第２の金属層11を金属層10上に形成する。この際
前述したように先端部4d、基部4b、起立部4cの順でその
肉厚は大きく形成される。
最後に基板８を剥離すれば（ｄ）図の如き形状のフイン
ガ４を有するリードフレーム７が得られる。
ガ４を有するリードフレーム７が得られる。
特にこの場合には、フインガ４の、半導体チツプと接合
する側が、基板８のプレス形状及び寸法そのままとなる
ため、プレス精度に応じてフインガ４の精度を向上させ
ることができ、より一層多ピン化に対応できる。
する側が、基板８のプレス形状及び寸法そのままとなる
ため、プレス精度に応じてフインガ４の精度を向上させ
ることができ、より一層多ピン化に対応できる。
本発明は以上のように、平板の状態で一次電鋳してフイ
ンガを形成し、その後プレス成形してフインガ基部の先
方に起立部を介してフインガ基部と略平行な突出した先
端部を形成して、その後に二次電鋳により前記フインガ
上に金属層を積層している。
ンガを形成し、その後プレス成形してフインガ基部の先
方に起立部を介してフインガ基部と略平行な突出した先
端部を形成して、その後に二次電鋳により前記フインガ
上に金属層を積層している。
そのため、フインガの先端部の肉厚を厚くすることがで
き、半導体チップの電極との接続が容易かつ確実とな
る。
き、半導体チップの電極との接続が容易かつ確実とな
る。
一方、起立部の肉厚は特別な加工を施さずに必然的に薄
く抑えられ、この部分がバッファ領域として機能し、半
導体チップとの接合時の加圧力が緩和でき、フインガ基
部の変形、横ずれが防止できるなどの特長を有してい
る。
く抑えられ、この部分がバッファ領域として機能し、半
導体チップとの接合時の加圧力が緩和でき、フインガ基
部の変形、横ずれが防止できるなどの特長を有してい
る。
第１図は本発明の実施例におけるリードフレームの製造
工程を説明する図、第２図は本発明の他の実施例におけ
るリードフレームの製造工程を説明する図、第３図は本
発明を用いる一般的なリードフレームの平面図、第４図
はフインガ先端のバンプと半導体チツプの電極との関係
を示す断面図である。 １…半導体チツプ、1a…電極、２…タブ、４…フイン
ガ、4a…バンプ、4b…フインガ基部、4c…起立部、4d…
フインガ先端部、７…リードフレーム、８…基板、8a…
非レジスト部、９…レジスト層、10…金属層、11…金属
層。
工程を説明する図、第２図は本発明の他の実施例におけ
るリードフレームの製造工程を説明する図、第３図は本
発明を用いる一般的なリードフレームの平面図、第４図
はフインガ先端のバンプと半導体チツプの電極との関係
を示す断面図である。 １…半導体チツプ、1a…電極、２…タブ、４…フイン
ガ、4a…バンプ、4b…フインガ基部、4c…起立部、4d…
フインガ先端部、７…リードフレーム、８…基板、8a…
非レジスト部、９…レジスト層、10…金属層、11…金属
層。
フロントページの続き (72)発明者 坂田 栄二 福岡県田川郡方城町大字伊方4680番地 九 州日立マクセル株式会社内 (56)参考文献 特開 昭57−171681（ＪＰ，Ａ) 特開 昭55−110051（ＪＰ，Ａ) 特開 昭54−62128（ＪＰ，Ａ)
Claims (1)
- 【請求項１】半導体チツプの電極と接続されるフインガ
を導電性金属薄板にて形成したリードフレームの製造方
法であつて、 少なくとも表面に導電性を有する基板に所望パターンの
レジスト層を形成する工程と、 レジスト層が形成されていない基板の表面に一次電鋳に
よりフインガを形成する工程と、 この基板をプレス成形して、フインガ基部の先方に起立
部を介してフインガ基部と略平行な先端部を形成する工
程と、 このプレス成形の後に二次電鋳により前記フインガ上に
金属層を積層する工程と、 一次電鋳ならびに二次電鋳により形成されたリードフレ
ームを基板より剥離する工程とからなる半導体装置のリ
ードフレーム製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60074299A JPH0722191B2 (ja) | 1985-04-10 | 1985-04-10 | 半導体装置のリ−ドフレ−ム製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60074299A JPH0722191B2 (ja) | 1985-04-10 | 1985-04-10 | 半導体装置のリ−ドフレ−ム製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11798392A Division JPH07106481A (ja) | 1992-04-10 | 1992-04-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61234060A JPS61234060A (ja) | 1986-10-18 |
| JPH0722191B2 true JPH0722191B2 (ja) | 1995-03-08 |
Family
ID=13543112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60074299A Expired - Lifetime JPH0722191B2 (ja) | 1985-04-10 | 1985-04-10 | 半導体装置のリ−ドフレ−ム製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722191B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040050682A (ko) * | 2002-12-10 | 2004-06-16 | 김정식 | 전주가공에 의한 리드프레임 및 그 제작방법 |
| AU2003302847A1 (en) * | 2002-12-12 | 2004-06-30 | Graphion Technologies Usa, Llc | Chip-on-film and its methods of manufacturing by electro-forming |
| JP2004214265A (ja) * | 2002-12-27 | 2004-07-29 | Kyushu Hitachi Maxell Ltd | 半導体装置および半導体装置の製造方法 |
| JP2013058816A (ja) * | 2012-12-28 | 2013-03-28 | Hitachi Maxell Ltd | 半導体装置用の中間部品および半導体装置用の中間部品の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5462128A (en) * | 1977-10-26 | 1979-05-18 | Hamasawa Kogyo Kk | Peeling of electroforming exterior blade |
| JPS55110051A (en) * | 1979-02-15 | 1980-08-25 | Nec Corp | Lead frame and semiconductor device |
| JPS57171681A (en) * | 1981-04-17 | 1982-10-22 | Toshiba Corp | Lead frame and its manufacture |
-
1985
- 1985-04-10 JP JP60074299A patent/JPH0722191B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61234060A (ja) | 1986-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100721839B1 (ko) | 캐리어 기판의 제조 방법 및 반도체 장치의 제조 방법 | |
| JP2548939B2 (ja) | Ｉｃカード用リードフレーム | |
| JP2002009196A (ja) | 半導体装置の製造方法 | |
| JP2004207275A (ja) | 回路装置およびその製造方法 | |
| JPH0722191B2 (ja) | 半導体装置のリ−ドフレ−ム製造方法 | |
| JP2509882B2 (ja) | 半導体装置の製造方法 | |
| JPH0719865B2 (ja) | 半導体装置のリ−ドフレ−ム製造方法 | |
| JPH0656872B2 (ja) | 半導体装置のリ−ドフレ−ム | |
| JPH05267546A (ja) | 半導体装置 | |
| JPH07106481A (ja) | 半導体装置 | |
| JP2549277B2 (ja) | 半導体装置 | |
| JP2528765B2 (ja) | 半導体装置のリ―ドフレ―ム | |
| JP2001007274A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材および回路部材の製造方法 | |
| JPH05308092A (ja) | 半導体装置 | |
| JPH05326648A (ja) | フィルムキャリアとこれを用いた半導体装置の製造方法 | |
| JP2528766B2 (ja) | 半導体装置 | |
| JPH0766954B2 (ja) | 半導体装置 | |
| JP2663789B2 (ja) | バンプ付きキャリアテープの製造方法 | |
| JP3858396B2 (ja) | 半導体装置の製造方法 | |
| JPH0564854B2 (ja) | ||
| JPH069216B2 (ja) | リ−ドキヤリアフイルム | |
| JP4786464B2 (ja) | 透光性キャップ部材及びその製造方法 | |
| KR100414709B1 (ko) | 히이트싱크부착반도체장치및그히이트싱크의제조방법 | |
| JPH04216660A (ja) | 半導体素子用リードフレーム | |
| JPH06104318A (ja) | 半導体装置の製造中間体ならびにその製造方法 |