JPH07219672A - 高精度時計回路 - Google Patents
高精度時計回路Info
- Publication number
- JPH07219672A JPH07219672A JP6008072A JP807294A JPH07219672A JP H07219672 A JPH07219672 A JP H07219672A JP 6008072 A JP6008072 A JP 6008072A JP 807294 A JP807294 A JP 807294A JP H07219672 A JPH07219672 A JP H07219672A
- Authority
- JP
- Japan
- Prior art keywords
- timepiece
- clock
- power
- timer
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G7/00—Synchronisation
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G19/00—Electric power supply circuits specially adapted for use in electronic time-pieces
- G04G19/08—Arrangements for preventing voltage drop due to overloading the power supply
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electric Clocks (AREA)
Abstract
(57)【要約】
【目的】 電源安定供給時は極めて高精度であり、停電
時は低消費電力で時計機能を動作し、停電復旧後ただち
に、高精度の時計機能を実現することを目的とする。 【構成】 時計機能を有する時計ＩＣ２と、停電時のバ
ックアップ電源５と、時計ＩＣ２の時刻の補正を行う時
計ＩＣ補正装置４と、時計ＩＣ２と時計ＩＣ２との間の
時間データ転送を制御する制御回路３とを具備し、停電
時に時計ＩＣ２をバックアップ電源５で駆動し、停電復
旧時に時計ＩＣ２の出力で時計ＩＣ補正装置４のリセッ
トをするように構成した。
時は低消費電力で時計機能を動作し、停電復旧後ただち
に、高精度の時計機能を実現することを目的とする。 【構成】 時計機能を有する時計ＩＣ２と、停電時のバ
ックアップ電源５と、時計ＩＣ２の時刻の補正を行う時
計ＩＣ補正装置４と、時計ＩＣ２と時計ＩＣ２との間の
時間データ転送を制御する制御回路３とを具備し、停電
時に時計ＩＣ２をバックアップ電源５で駆動し、停電復
旧時に時計ＩＣ２の出力で時計ＩＣ補正装置４のリセッ
トをするように構成した。
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータシステム
等に使用する高精度時計回路に関する。近年、コンピュ
ータシステムの高精度化及びノンストップ化に伴い、時
計ＩＣ回路による時計機能も電源安定供給時の高精度
化、電源停電時の時計機能のノンストップ化、及び低消
費電力化が求められている。
等に使用する高精度時計回路に関する。近年、コンピュ
ータシステムの高精度化及びノンストップ化に伴い、時
計ＩＣ回路による時計機能も電源安定供給時の高精度
化、電源停電時の時計機能のノンストップ化、及び低消
費電力化が求められている。
【０００２】
【従来の技術】従来の時計回路は、（１）時計ＩＣと水
晶振動子によって構成する方式と、（２）高精度発振器
を用いる方式があった。
晶振動子によって構成する方式と、（２）高精度発振器
を用いる方式があった。
【０００３】上記（１）の時計ＩＣと水晶振動子を用い
る方式は、水晶振動子の振動周波数を時計ＩＣで分周し
て時計機能を実現するものであった。また、上記（２）
の高精度発振器を用いる方式は、原子のスペクトル周波
数を測定して時計機能（原子時計）を実現するものであ
った。
る方式は、水晶振動子の振動周波数を時計ＩＣで分周し
て時計機能を実現するものであった。また、上記（２）
の高精度発振器を用いる方式は、原子のスペクトル周波
数を測定して時計機能（原子時計）を実現するものであ
った。
【０００４】
【発明が解決しようとする課題】上記従来のものにおい
ては、次のような課題があった。 （１）時計回路を時計ＩＣと水晶振動子によって構成す
る方式は、万一、停電が発生した場合でも低消費電力で
時計機能を実現するのは容易な回路構成である。しかし
ながら、この時計回路の精度は、水晶振動子そのものの
精度、水晶振動子の電圧、温度特性等に左右されてしま
うため、高精度の時計機能を実現するのは不可能であっ
た。
ては、次のような課題があった。 （１）時計回路を時計ＩＣと水晶振動子によって構成す
る方式は、万一、停電が発生した場合でも低消費電力で
時計機能を実現するのは容易な回路構成である。しかし
ながら、この時計回路の精度は、水晶振動子そのものの
精度、水晶振動子の電圧、温度特性等に左右されてしま
うため、高精度の時計機能を実現するのは不可能であっ
た。
【０００５】（２）高精度発振器を用いる方式は、電源
安定供給時には高精度の時計機能を実現することが可能
である。しかしながら、停電時には時計機能が停止して
しまい、コンピュータのシステム時間が狂ってしまった
場合、ユーザの手により時刻の補正をしなければならな
いが、大型電算機のようなユーザによる保守が困難なシ
ステムの場合、大きな問題を生じていた。
安定供給時には高精度の時計機能を実現することが可能
である。しかしながら、停電時には時計機能が停止して
しまい、コンピュータのシステム時間が狂ってしまった
場合、ユーザの手により時刻の補正をしなければならな
いが、大型電算機のようなユーザによる保守が困難なシ
ステムの場合、大きな問題を生じていた。
【０００６】また、高精度発振器は、消費電力が大きい
ため、長時間の停電に対してバッテリーバックアップ機
能を実現することは不可能なものであった。本発明は、
このような従来の課題を解決し、電源安定供給時は極め
て高精度であり、停電時は低消費電力で時計機能のノン
ストップ化をし、停電復旧後ただちに、高精度の時計機
能を実現することを目的とする。
ため、長時間の停電に対してバッテリーバックアップ機
能を実現することは不可能なものであった。本発明は、
このような従来の課題を解決し、電源安定供給時は極め
て高精度であり、停電時は低消費電力で時計機能のノン
ストップ化をし、停電復旧後ただちに、高精度の時計機
能を実現することを目的とする。
【０００７】
【課題を解決するための手段】図１は本発明の原理説明
図であり、図中、１は高精度時計回路、２は時計ＩＣ、
３は制御回路、４は時計ＩＣ補正装置、５はバッテリ
ー、６は電源を示す。
図であり、図中、１は高精度時計回路、２は時計ＩＣ、
３は制御回路、４は時計ＩＣ補正装置、５はバッテリ
ー、６は電源を示す。
【０００８】本発明は、上記課題を解決するために次の
ように構成した。時計機能を有する時計ＩＣ２と、停電
時に時計ＩＣ２のバックアップを行うバックアップ電源
５と、時計ＩＣ２の補正を行う時計ＩＣ補正装置４と、
時計ＩＣ２と時計ＩＣ補正装置４との間の時間データ転
送を制御する制御回路３とを具備し、停電時に時計ＩＣ
２をバックアップ電源５で駆動し、停電復旧時に前記時
計ＩＣ２の出力で時計ＩＣ補正装置４のリセットをする
ようにした。
ように構成した。時計機能を有する時計ＩＣ２と、停電
時に時計ＩＣ２のバックアップを行うバックアップ電源
５と、時計ＩＣ２の補正を行う時計ＩＣ補正装置４と、
時計ＩＣ２と時計ＩＣ補正装置４との間の時間データ転
送を制御する制御回路３とを具備し、停電時に時計ＩＣ
２をバックアップ電源５で駆動し、停電復旧時に前記時
計ＩＣ２の出力で時計ＩＣ補正装置４のリセットをする
ようにした。
【０００９】
【作用】上記構成に基づく本発明の作用を、図１を参照
して説明する。通常動作時（電源安定供給時）は、電源
（Ｖｃｃ）６から高精度時計回路１に電源が供給される
ものである。この時は、時計ＩＣ補正装置４から制御回
路３を通して一定時間毎に時計ＩＣ２に補正をかけるこ
とで時計ＩＣ２の時計機能の高精度化を行う。
して説明する。通常動作時（電源安定供給時）は、電源
（Ｖｃｃ）６から高精度時計回路１に電源が供給される
ものである。この時は、時計ＩＣ補正装置４から制御回
路３を通して一定時間毎に時計ＩＣ２に補正をかけるこ
とで時計ＩＣ２の時計機能の高精度化を行う。
【００１０】停電時は電源（Ｖｃｃ）６が停止し、時計
ＩＣ２には、バックアップ電源としてバッテリー５から
電源が供給される。これにより、時計ＩＣ２は、バッテ
リー５からのバッテリーバックアップ機能で動作するこ
とになる。この時は時計ＩＣ補正装置４は動作していな
いので、低消費電力となる。
ＩＣ２には、バックアップ電源としてバッテリー５から
電源が供給される。これにより、時計ＩＣ２は、バッテ
リー５からのバッテリーバックアップ機能で動作するこ
とになる。この時は時計ＩＣ補正装置４は動作していな
いので、低消費電力となる。
【００１１】停電の復旧時は、時計ＩＣ２から制御回路
３を通して時計ＩＣ補正装置４にリセットをかけること
により、ただちに高精度の時計機能を実現することがで
きる。
３を通して時計ＩＣ補正装置４にリセットをかけること
により、ただちに高精度の時計機能を実現することがで
きる。
【００１２】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図２〜図４は、本発明の実施例を示した図であ
り、図中、図１と同符号は同一のものを示す。また、３
１はパワーオンリセット回路、３２はフリップフロップ
（ＦＦ）、３３はＣＰＵ、３４はアンドゲート、３５は
インバータ、３６はアンドゲート、３７は外部入出力回
路、３８は基準信号変換回路、３９はパルス出力回路、
４ａは高精度発振器、４ｂは外部回路（機器）、４１は
モデム、４２は受信機を示す。
する。図２〜図４は、本発明の実施例を示した図であ
り、図中、図１と同符号は同一のものを示す。また、３
１はパワーオンリセット回路、３２はフリップフロップ
（ＦＦ）、３３はＣＰＵ、３４はアンドゲート、３５は
インバータ、３６はアンドゲート、３７は外部入出力回
路、３８は基準信号変換回路、３９はパルス出力回路、
４ａは高精度発振器、４ｂは外部回路（機器）、４１は
モデム、４２は受信機を示す。
【００１３】（１）第１実施例の説明 図２は第１実施例の説明図、図３は動作説明図である。
以下、図２に基づいて高精度時計回路の構成を説明す
る。
以下、図２に基づいて高精度時計回路の構成を説明す
る。
【００１４】この例では、高精度時計回路１は、通常動
作時は電源Ｖｃｃ（図示せず）から電源が安定に供給さ
れているものであり、この高精度時計回路１には、時計
機能を有する時計ＩＣ２と、時計ＩＣ２と高精度発振器
４ａ間の制御を行う制御回路３と、時計ＩＣ２の時刻の
補正装置である高精度発振器４ａが設けてある。
作時は電源Ｖｃｃ（図示せず）から電源が安定に供給さ
れているものであり、この高精度時計回路１には、時計
機能を有する時計ＩＣ２と、時計ＩＣ２と高精度発振器
４ａ間の制御を行う制御回路３と、時計ＩＣ２の時刻の
補正装置である高精度発振器４ａが設けてある。
【００１５】時計ＩＣ２には、３０秒アジャスト端子、
アラーム端子、バッテリーバックアップ端子が設けてあ
り、この時計ＩＣ２は、３０秒アジャスト入力がないと
き±５ｐｐｍ／月程度の精度で動作する水晶振動子等を
有する時計機能をもつものである。
アラーム端子、バッテリーバックアップ端子が設けてあ
り、この時計ＩＣ２は、３０秒アジャスト入力がないと
き±５ｐｐｍ／月程度の精度で動作する水晶振動子等を
有する時計機能をもつものである。
【００１６】３０秒アジャスト端子は、３０秒の遅れ進
みを調整するためのリセットパルスが入力するものであ
り、アラーム端子は、１分毎にパルスを出力しており、
停電の復旧時に高精度発振器４ａのリセットをするもの
である。バッテリーバックアップ端子は、停電時にバッ
テリー５から電力が供給されるものである。
みを調整するためのリセットパルスが入力するものであ
り、アラーム端子は、１分毎にパルスを出力しており、
停電の復旧時に高精度発振器４ａのリセットをするもの
である。バッテリーバックアップ端子は、停電時にバッ
テリー５から電力が供給されるものである。
【００１７】制御回路３には、パワーオンリセット回路
３１、フリップフロップ３２、ＣＰＵ３３、アンドゲー
ト３４、３６、インバータ３５が設けてある。パワーオ
ンリセット回路３１は、電源Ｖｃｃが投入（停電復旧
時）の一定時間だけオンとなるものである。フリップフ
ロップ３２は、リセット入力がある時にオンとなる出力
をアンドゲート３４とインバータ３５に出力するもので
ある。ＣＰＵ３３は、電源の状態を監視してフリップフ
ロップ３２等の制御（セット）を行うものである。
３１、フリップフロップ３２、ＣＰＵ３３、アンドゲー
ト３４、３６、インバータ３５が設けてある。パワーオ
ンリセット回路３１は、電源Ｖｃｃが投入（停電復旧
時）の一定時間だけオンとなるものである。フリップフ
ロップ３２は、リセット入力がある時にオンとなる出力
をアンドゲート３４とインバータ３５に出力するもので
ある。ＣＰＵ３３は、電源の状態を監視してフリップフ
ロップ３２等の制御（セット）を行うものである。
【００１８】アンドゲート３４は、時計ＩＣ２からのア
ラーム出力とフリップフロップ３２からの論理積をと
り、停電の復旧時に高精度発振器４ａにリセットパルス
を出力するものである。アンドゲート３６は、高精度発
振器４ａの１分毎の出力パルスとフリップフロップ３２
からのインバータ３５を通した出力との論理積をとり、
通常動作時（電源安定供給時）に時計ＩＣ２の３０秒ア
ジャスト端子に補正パルスを出力するものである。
ラーム出力とフリップフロップ３２からの論理積をと
り、停電の復旧時に高精度発振器４ａにリセットパルス
を出力するものである。アンドゲート３６は、高精度発
振器４ａの１分毎の出力パルスとフリップフロップ３２
からのインバータ３５を通した出力との論理積をとり、
通常動作時（電源安定供給時）に時計ＩＣ２の３０秒ア
ジャスト端子に補正パルスを出力するものである。
【００１９】高精度発振器（１分計）４ａは、例えば原
子時計により構成され、１分毎にパルスを出力するもの
であり、温度、電圧等の周囲の環境変化に係わらず、
０．５ｐｐｍ／月以下の精度を有するものである。
子時計により構成され、１分毎にパルスを出力するもの
であり、温度、電圧等の周囲の環境変化に係わらず、
０．５ｐｐｍ／月以下の精度を有するものである。
【００２０】次に、第１実施例の動作を図３に基づいて
説明する。 図３において、先ず、電源Ｖｃｃがオン（電源安定供
給時）で、時刻が０時１５分から１６分の間で時計ＩＣ
２が、例えば１秒遅れている場合。この場合、時計ＩＣ
２の時刻が０時１５分５９秒になった時に高精度発振器
４ａからリセットパルスが出力され、このリセットパル
スを３０秒アジャスト端子に入力し、時計ＩＣ２の時刻
を強制的に０時１６分０秒に補正するものである。
説明する。 図３において、先ず、電源Ｖｃｃがオン（電源安定供
給時）で、時刻が０時１５分から１６分の間で時計ＩＣ
２が、例えば１秒遅れている場合。この場合、時計ＩＣ
２の時刻が０時１５分５９秒になった時に高精度発振器
４ａからリセットパルスが出力され、このリセットパル
スを３０秒アジャスト端子に入力し、時計ＩＣ２の時刻
を強制的に０時１６分０秒に補正するものである。
【００２１】次に、電源Ｖｃｃがオンで時刻が０時１５
分から１６分の間で時計ＩＣ２が、例えば１秒進んでい
る場合。この場合、時計ＩＣ２の時刻が０時１６分１秒
になった時に高精度発振器４ａからリセットパルスが出
力され、このリセットパルスを３０秒アジャスト端子に
入力し、時計ＩＣ２の時刻を強制的に０時１６分０秒に
補正するものである。
分から１６分の間で時計ＩＣ２が、例えば１秒進んでい
る場合。この場合、時計ＩＣ２の時刻が０時１６分１秒
になった時に高精度発振器４ａからリセットパルスが出
力され、このリセットパルスを３０秒アジャスト端子に
入力し、時計ＩＣ２の時刻を強制的に０時１６分０秒に
補正するものである。
【００２２】以上のように、通常時である電源安定供給
時は、時計ＩＣ２は１分毎に高精度発振器４ａにより補
正される。 電源Ｖｃｃがオフ（バッテリーバックアップ時）の場
合。この場合、時計ＩＣ２のみがバッテリー５により、
内蔵水晶振動子で時計機能の動作を行っている。そし
て、当然、高精度発振器４ａは動作を停止するものであ
る。これにより、低消費電力を実現するものである。
時は、時計ＩＣ２は１分毎に高精度発振器４ａにより補
正される。 電源Ｖｃｃがオフ（バッテリーバックアップ時）の場
合。この場合、時計ＩＣ２のみがバッテリー５により、
内蔵水晶振動子で時計機能の動作を行っている。そし
て、当然、高精度発振器４ａは動作を停止するものであ
る。これにより、低消費電力を実現するものである。
【００２３】停電の復旧時（電源Ｖｃｃを立ち上げ
時）、高精度発振器４ａは、でたらめなカウントを開始
するが、パワーオンリセット回路３１が停電の復旧時に
オンとなり、フリップフロップ３２をリセットする。こ
れにより、フリップフロップ３２からオンの出力がアン
ドゲート３４とインバータ３５に入力される。このフリ
ップフロップ３２のオン出力は、ＣＰＵ３３により一定
時間後オフとなるものである。
時）、高精度発振器４ａは、でたらめなカウントを開始
するが、パワーオンリセット回路３１が停電の復旧時に
オンとなり、フリップフロップ３２をリセットする。こ
れにより、フリップフロップ３２からオンの出力がアン
ドゲート３４とインバータ３５に入力される。このフリ
ップフロップ３２のオン出力は、ＣＰＵ３３により一定
時間後オフとなるものである。
【００２４】このため停電の復旧後の一定時間（高精度
発振器４ａのリセット可能時間）、アンドゲート３６
は、インバータ３５からのオフ出力により高精度発振器
４ａのリセットパルスを阻止すると共に、アンドゲート
３４はフリップフロップ３２のオン出力により時計ＩＣ
２のアラーム端子からのリセットパルスを高精度発振器
４ａに出力するものである。
発振器４ａのリセット可能時間）、アンドゲート３６
は、インバータ３５からのオフ出力により高精度発振器
４ａのリセットパルスを阻止すると共に、アンドゲート
３４はフリップフロップ３２のオン出力により時計ＩＣ
２のアラーム端子からのリセットパルスを高精度発振器
４ａに出力するものである。
【００２５】図３において、電源Ｖｃｃが０時２６分前
にオフからオンとなった場合を示している。この場合、
時計ＩＣ２の時刻が０時２６分０秒になった時、時計Ｉ
Ｃ２のアラーム端子から高精度発振器４ａにリセットパ
ルスが出力される。これにより、高精度発振器４ａがリ
セットされ、その後、フリップフロップ３２の出力はオ
フとなる。このため、この高精度時計回路１は再び上記
の電源安定供給時の動作を行うことになる。
にオフからオンとなった場合を示している。この場合、
時計ＩＣ２の時刻が０時２６分０秒になった時、時計Ｉ
Ｃ２のアラーム端子から高精度発振器４ａにリセットパ
ルスが出力される。これにより、高精度発振器４ａがリ
セットされ、その後、フリップフロップ３２の出力はオ
フとなる。このため、この高精度時計回路１は再び上記
の電源安定供給時の動作を行うことになる。
【００２６】（２）第２実施例の説明 図４は第２実施例の説明図である。以下、図４に基づい
て第２実施例の高精度時計回路の説明をする。この例で
は、高精度時計回路１は、通常動作時は電源Ｖｃｃ（図
示せず）から電源が供給されているものであり、この高
精度時計回路１には、時計機能を有する時計ＩＣ２と外
部回路又は外部機器４ｂからの基準となる時計信号で時
計ＩＣ２を補正する制御回路３が設けてある。
て第２実施例の高精度時計回路の説明をする。この例で
は、高精度時計回路１は、通常動作時は電源Ｖｃｃ（図
示せず）から電源が供給されているものであり、この高
精度時計回路１には、時計機能を有する時計ＩＣ２と外
部回路又は外部機器４ｂからの基準となる時計信号で時
計ＩＣ２を補正する制御回路３が設けてある。
【００２７】時計ＩＣ２には、３０秒の遅れ進みを補正
する３０秒アジャスト端子とバッテリー５でバックアッ
プをするバッテリーバックアップ端子が設けてあり、こ
の時計ＩＣ２は、１０ｐｐｍ／月程度の精度で動作する
水晶振動子等を有する時計機能を持つものである。
する３０秒アジャスト端子とバッテリー５でバックアッ
プをするバッテリーバックアップ端子が設けてあり、こ
の時計ＩＣ２は、１０ｐｐｍ／月程度の精度で動作する
水晶振動子等を有する時計機能を持つものである。
【００２８】制御回路３は、外部入出力回路３７、基準
信号変換回路３８、パルス出力回路３９が設けてある。
外部入出力回路３７は、電話回線の場合はモデム４１か
ら、電波の場合は受信機４２から基準となる時計信号を
入力し、基準信号変換回路３８に出力するものである。
信号変換回路３８、パルス出力回路３９が設けてある。
外部入出力回路３７は、電話回線の場合はモデム４１か
ら、電波の場合は受信機４２から基準となる時計信号を
入力し、基準信号変換回路３８に出力するものである。
【００２９】基準信号変換回路３８は、外部入出力回路
３７から出力される基準となる時計信号から、必要な部
分だけ抜き出すものである。パルス出力回路３９は、基
準信号変換回路３８からの信号をパルスとして時計ＩＣ
２の３０秒アジャスト端子に出力するものである。
３７から出力される基準となる時計信号から、必要な部
分だけ抜き出すものである。パルス出力回路３９は、基
準信号変換回路３８からの信号をパルスとして時計ＩＣ
２の３０秒アジャスト端子に出力するものである。
【００３０】モデム４１は、外部の基準となる時計信号
（時報）を電話回線から受け取る場合のものであり、受
信機４２は、外部の基準となる時計信号を電波（時報電
波）から受信する場合のものである。
（時報）を電話回線から受け取る場合のものであり、受
信機４２は、外部の基準となる時計信号を電波（時報電
波）から受信する場合のものである。
【００３１】次に、第２実施例の動作を説明する。 まず、通常動作時（電源安定供給時）は、時計ＩＣ２
本来の時計機能により動作している。この時の精度は、
１０ｐｐｍ／月前後（月差３０秒程度）である。ここ
で、あるタイミングで、例えば５時間に一度程度、シス
テム側からの指示により、制御回路３及びモデム又は受
信機の電源を投入する。このモデム又は受信機のいずれ
かから外部の基準となる時計信号を外部入出力回路３７
に入力し、基準信号変換回路３８で基準信号を作成し、
これを入力したパルス出力回路３９からのパルスを時計
ＩＣ２の３０秒アジャスト端子に入力し、時計ＩＣ２を
リセット（補正）する。そして、このリセット後は、モ
デム又は受信機等の電源は、次のタイミングが近づくま
で切るものである。
本来の時計機能により動作している。この時の精度は、
１０ｐｐｍ／月前後（月差３０秒程度）である。ここ
で、あるタイミングで、例えば５時間に一度程度、シス
テム側からの指示により、制御回路３及びモデム又は受
信機の電源を投入する。このモデム又は受信機のいずれ
かから外部の基準となる時計信号を外部入出力回路３７
に入力し、基準信号変換回路３８で基準信号を作成し、
これを入力したパルス出力回路３９からのパルスを時計
ＩＣ２の３０秒アジャスト端子に入力し、時計ＩＣ２を
リセット（補正）する。そして、このリセット後は、モ
デム又は受信機等の電源は、次のタイミングが近づくま
で切るものである。
【００３２】このように、時計ＩＣ２は、５時間で最大
でも１秒以上の誤差はないものであるから、十分に高精
度を保つことができる。また、常に補正（リセット）を
かけないで、補正前に受信機等の電源投入を行うので低
消費電力をも実現するものである。
でも１秒以上の誤差はないものであるから、十分に高精
度を保つことができる。また、常に補正（リセット）を
かけないで、補正前に受信機等の電源投入を行うので低
消費電力をも実現するものである。
【００３３】停電時は、時計ＩＣ２で時計機能の動作
をするものであり、停電復旧後には、モデム又は受信機
により外部の基準となる時計信号を用いて、あるタイミ
ング、例えば５時間に一度程度補正をかけることで、極
めて高精度の時計回路とすることができる。
をするものであり、停電復旧後には、モデム又は受信機
により外部の基準となる時計信号を用いて、あるタイミ
ング、例えば５時間に一度程度補正をかけることで、極
めて高精度の時計回路とすることができる。
【００３４】なお、時計ＩＣ２の補正を行う時間間隔
は、前記実施例に限定されるものではなく、必要精度等
に応じて変更することができる。
は、前記実施例に限定されるものではなく、必要精度等
に応じて変更することができる。
【００３５】
【発明の効果】以上のように、本発明によれば次の効果
がある。電源安定供給時は極めて高精度の時計機能をも
ち、電源の停電時には、低消費電力で時計機能の動作を
行うことができ、また停電復旧時には、ただちに高精度
の時計機能を実現することができる。
がある。電源安定供給時は極めて高精度の時計機能をも
ち、電源の停電時には、低消費電力で時計機能の動作を
行うことができ、また停電復旧時には、ただちに高精度
の時計機能を実現することができる。
【図１】本発明の原理説明図である。
【図２】第１実施例の説明図である。
【図３】動作説明図である。
【図４】第２実施例の説明図である。
１ 高精度時計回路 ２ 時計ＩＣ ３ 制御回路 ４ 時計ＩＣ補正装置 ５ バッテリー ６ 電源（Ｖｃｃ）
Claims (2)
- 【請求項１】 時計機能を有する時計ＩＣ（２）と、 停電時に前記時計ＩＣ（２）のバックアップを行うバッ
クアップ電源（５）と、 前記時計ＩＣ（２）の時刻の補正を行う時計ＩＣ補正装
置（４）と、 前記時計ＩＣ（２）と時計ＩＣ補正装置（４）との間の
時間データ転送を制御する制御回路（３）とを具備し、 停電時に前記時計ＩＣ（２）をバックアップ電源（５）
で駆動し、 停電復旧時に前記時計ＩＣ（２）の出力で前記時計ＩＣ
補正装置（４）のリセットをするように構成することを
特徴とした高精度時計回路。 - 【請求項２】 時計機能を有する時計ＩＣ（２）と、 停電時に前記時計ＩＣ（２）のバックアップを行うバッ
クアップ電源（５）と、電源供給時に前記時計ＩＣ
（２）に対し、外部の基準となる時計信号により時刻の
補正を行う制御回路（３）とを具備し、 前記制御回路（３）は、高精度を保つことができるタイ
ミングで、外部の基準となる時計信号を入力するように
構成することを特徴とした高精度時計回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6008072A JPH07219672A (ja) | 1994-01-28 | 1994-01-28 | 高精度時計回路 |
| US08/378,972 US5657297A (en) | 1994-01-28 | 1995-01-27 | Clock apparatus having high accuracy |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6008072A JPH07219672A (ja) | 1994-01-28 | 1994-01-28 | 高精度時計回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07219672A true JPH07219672A (ja) | 1995-08-18 |
Family
ID=11683145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6008072A Pending JPH07219672A (ja) | 1994-01-28 | 1994-01-28 | 高精度時計回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5657297A (ja) |
| JP (1) | JPH07219672A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003091864A1 (fr) * | 2002-04-25 | 2003-11-06 | Nippon Sogo Seisaku Co., Ltd. | Traitement de calcul de donnees faisant appel a un oscillateur de reference pour un dispositif numerique et procede de transmission/enregistrement/reproduction |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060215495A1 (en) * | 2005-03-25 | 2006-09-28 | Soled Stephen R | Automated programmable medication reminder and dispensing system |
| US8815450B1 (en) * | 2008-01-28 | 2014-08-26 | Oak Ridge Micro-Energy, Inc. | Low voltage thin film batteries |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH382073A (fr) * | 1962-07-28 | 1964-03-31 | Suisse Horlogerie Rech Lab | Groupe horaire de haute précision |
| US3902311A (en) * | 1972-12-15 | 1975-09-02 | Johnson Service Co | Remote time clock system with standby power means |
| US4358836A (en) * | 1978-11-20 | 1982-11-09 | Ricoh Watch Co., Ltd. | Electronic watch with an automatic time indication modifier |
| US4427302A (en) * | 1980-06-06 | 1984-01-24 | Citizen Watch Company Limited | Timekeeping signal source for an electronic timepiece |
| CH643106B (fr) * | 1980-11-26 | Suisse Horlogerie | Garde-temps comprenant une chaine de diviseurs au rapport de division ajustable. | |
| US4582434A (en) * | 1984-04-23 | 1986-04-15 | Heath Company | Time corrected, continuously updated clock |
| GB2202950B (en) * | 1987-03-17 | 1990-09-12 | Citizen Watch Co Ltd | Sensor signal processor |
| IL86301A0 (en) * | 1988-05-06 | 1988-11-15 | Tfl Time & Frequency Ltd | Elimination of magnetic influence on atomic clocks |
| US5412624A (en) * | 1991-12-16 | 1995-05-02 | Abb Power T & D Company, Inc. | Real-life timer interval adjustment |
| US5425004A (en) * | 1994-03-07 | 1995-06-13 | Industrial Electronic Service | Two-wire electronic module for remote digital clocks |
-
1994
- 1994-01-28 JP JP6008072A patent/JPH07219672A/ja active Pending
-
1995
- 1995-01-27 US US08/378,972 patent/US5657297A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003091864A1 (fr) * | 2002-04-25 | 2003-11-06 | Nippon Sogo Seisaku Co., Ltd. | Traitement de calcul de donnees faisant appel a un oscillateur de reference pour un dispositif numerique et procede de transmission/enregistrement/reproduction |
Also Published As
| Publication number | Publication date |
|---|---|
| US5657297A (en) | 1997-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Dunning et al. | An all-digital phase-locked loop with 50-cycle lock time suitable for high-performance microprocessors | |
| US5150079A (en) | Two-mode oscillator | |
| US7412266B2 (en) | Aligning a frame pulse of a high frequency timer using a low frequency timer | |
| EP1793301A1 (en) | Method and apparatus for providing a stable clock signal | |
| US4871982A (en) | Low-voltage oscillator with separate startup mode | |
| EP1145438B1 (en) | Oscillator using a calibration means | |
| US4912435A (en) | Low-voltage oscillator with separate startup mode | |
| JP2000174615A (ja) | 集積回路の内部クロック周波数を自動補正する方法と装置 | |
| EP0924947A1 (en) | Power saving in a digital cellular system terminal | |
| JPH07219672A (ja) | 高精度時計回路 | |
| US6304979B1 (en) | Logic to enable/disable a clock generator in a secure way | |
| US6176611B1 (en) | System and method for reducing power consumption in waiting mode | |
| US6496078B1 (en) | Activating on-chip oscillator using ring oscillator | |
| US8630386B2 (en) | Clock recovery in a battery powered device | |
| Alsubhi et al. | Can Crystal Oscillators Keep Time Without Power? | |
| US5175699A (en) | Low-power clock/calendar architecture | |
| JPS6148726B2 (ja) | ||
| JP2003270369A (ja) | リアルタイムクロックの時刻補正方法及び時刻補正装置 | |
| JP3905649B2 (ja) | 計時装置 | |
| JPS62214418A (ja) | 処理装置内蔵時計の時刻修正方式 | |
| JP2830216B2 (ja) | スタンバイ回路 | |
| JP2008224481A (ja) | 電子機器用回路 | |
| JPH066211A (ja) | 基準発振器およびその制御方法 | |
| JPS59189426A (ja) | クロツク供給制御方式 | |
| JPH09327135A (ja) | 時計装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030729 |