JPH07219672A - 高精度時計回路 - Google Patents
高精度時計回路Info
- Publication number
- JPH07219672A JPH07219672A JP6008072A JP807294A JPH07219672A JP H07219672 A JPH07219672 A JP H07219672A JP 6008072 A JP6008072 A JP 6008072A JP 807294 A JP807294 A JP 807294A JP H07219672 A JPH07219672 A JP H07219672A
- Authority
- JP
- Japan
- Prior art keywords
- timepiece
- clock
- power
- timer
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G7/00—Synchronisation
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G19/00—Electric power supply circuits specially adapted for use in electronic time-pieces
- G04G19/08—Arrangements for preventing voltage drop due to overloading the power supply
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electric Clocks (AREA)
Abstract
(57)【要約】
【目的】 電源安定供給時は極めて高精度であり、停電
時は低消費電力で時計機能を動作し、停電復旧後ただち
に、高精度の時計機能を実現することを目的とする。 【構成】 時計機能を有する時計IC2と、停電時のバ
ックアップ電源5と、時計IC2の時刻の補正を行う時
計IC補正装置4と、時計IC2と時計IC2との間の
時間データ転送を制御する制御回路3とを具備し、停電
時に時計IC2をバックアップ電源5で駆動し、停電復
旧時に時計IC2の出力で時計IC補正装置4のリセッ
トをするように構成した。
時は低消費電力で時計機能を動作し、停電復旧後ただち
に、高精度の時計機能を実現することを目的とする。 【構成】 時計機能を有する時計IC2と、停電時のバ
ックアップ電源5と、時計IC2の時刻の補正を行う時
計IC補正装置4と、時計IC2と時計IC2との間の
時間データ転送を制御する制御回路3とを具備し、停電
時に時計IC2をバックアップ電源5で駆動し、停電復
旧時に時計IC2の出力で時計IC補正装置4のリセッ
トをするように構成した。
Description
【0001】
【産業上の利用分野】本発明は、コンピュータシステム
等に使用する高精度時計回路に関する。近年、コンピュ
ータシステムの高精度化及びノンストップ化に伴い、時
計IC回路による時計機能も電源安定供給時の高精度
化、電源停電時の時計機能のノンストップ化、及び低消
費電力化が求められている。
等に使用する高精度時計回路に関する。近年、コンピュ
ータシステムの高精度化及びノンストップ化に伴い、時
計IC回路による時計機能も電源安定供給時の高精度
化、電源停電時の時計機能のノンストップ化、及び低消
費電力化が求められている。
【0002】
【従来の技術】従来の時計回路は、(1)時計ICと水
晶振動子によって構成する方式と、(2)高精度発振器
を用いる方式があった。
晶振動子によって構成する方式と、(2)高精度発振器
を用いる方式があった。
【0003】上記(1)の時計ICと水晶振動子を用い
る方式は、水晶振動子の振動周波数を時計ICで分周し
て時計機能を実現するものであった。また、上記(2)
の高精度発振器を用いる方式は、原子のスペクトル周波
数を測定して時計機能(原子時計)を実現するものであ
った。
る方式は、水晶振動子の振動周波数を時計ICで分周し
て時計機能を実現するものであった。また、上記(2)
の高精度発振器を用いる方式は、原子のスペクトル周波
数を測定して時計機能(原子時計)を実現するものであ
った。
【0004】
【発明が解決しようとする課題】上記従来のものにおい
ては、次のような課題があった。 (1)時計回路を時計ICと水晶振動子によって構成す
る方式は、万一、停電が発生した場合でも低消費電力で
時計機能を実現するのは容易な回路構成である。しかし
ながら、この時計回路の精度は、水晶振動子そのものの
精度、水晶振動子の電圧、温度特性等に左右されてしま
うため、高精度の時計機能を実現するのは不可能であっ
た。
ては、次のような課題があった。 (1)時計回路を時計ICと水晶振動子によって構成す
る方式は、万一、停電が発生した場合でも低消費電力で
時計機能を実現するのは容易な回路構成である。しかし
ながら、この時計回路の精度は、水晶振動子そのものの
精度、水晶振動子の電圧、温度特性等に左右されてしま
うため、高精度の時計機能を実現するのは不可能であっ
た。
【0005】(2)高精度発振器を用いる方式は、電源
安定供給時には高精度の時計機能を実現することが可能
である。しかしながら、停電時には時計機能が停止して
しまい、コンピュータのシステム時間が狂ってしまった
場合、ユーザの手により時刻の補正をしなければならな
いが、大型電算機のようなユーザによる保守が困難なシ
ステムの場合、大きな問題を生じていた。
安定供給時には高精度の時計機能を実現することが可能
である。しかしながら、停電時には時計機能が停止して
しまい、コンピュータのシステム時間が狂ってしまった
場合、ユーザの手により時刻の補正をしなければならな
いが、大型電算機のようなユーザによる保守が困難なシ
ステムの場合、大きな問題を生じていた。
【0006】また、高精度発振器は、消費電力が大きい
ため、長時間の停電に対してバッテリーバックアップ機
能を実現することは不可能なものであった。本発明は、
このような従来の課題を解決し、電源安定供給時は極め
て高精度であり、停電時は低消費電力で時計機能のノン
ストップ化をし、停電復旧後ただちに、高精度の時計機
能を実現することを目的とする。
ため、長時間の停電に対してバッテリーバックアップ機
能を実現することは不可能なものであった。本発明は、
このような従来の課題を解決し、電源安定供給時は極め
て高精度であり、停電時は低消費電力で時計機能のノン
ストップ化をし、停電復旧後ただちに、高精度の時計機
能を実現することを目的とする。
【0007】
【課題を解決するための手段】図1は本発明の原理説明
図であり、図中、1は高精度時計回路、2は時計IC、
3は制御回路、4は時計IC補正装置、5はバッテリ
ー、6は電源を示す。
図であり、図中、1は高精度時計回路、2は時計IC、
3は制御回路、4は時計IC補正装置、5はバッテリ
ー、6は電源を示す。
【0008】本発明は、上記課題を解決するために次の
ように構成した。時計機能を有する時計IC2と、停電
時に時計IC2のバックアップを行うバックアップ電源
5と、時計IC2の補正を行う時計IC補正装置4と、
時計IC2と時計IC補正装置4との間の時間データ転
送を制御する制御回路3とを具備し、停電時に時計IC
2をバックアップ電源5で駆動し、停電復旧時に前記時
計IC2の出力で時計IC補正装置4のリセットをする
ようにした。
ように構成した。時計機能を有する時計IC2と、停電
時に時計IC2のバックアップを行うバックアップ電源
5と、時計IC2の補正を行う時計IC補正装置4と、
時計IC2と時計IC補正装置4との間の時間データ転
送を制御する制御回路3とを具備し、停電時に時計IC
2をバックアップ電源5で駆動し、停電復旧時に前記時
計IC2の出力で時計IC補正装置4のリセットをする
ようにした。
【0009】
【作用】上記構成に基づく本発明の作用を、図1を参照
して説明する。通常動作時(電源安定供給時)は、電源
(Vcc)6から高精度時計回路1に電源が供給される
ものである。この時は、時計IC補正装置4から制御回
路3を通して一定時間毎に時計IC2に補正をかけるこ
とで時計IC2の時計機能の高精度化を行う。
して説明する。通常動作時(電源安定供給時)は、電源
(Vcc)6から高精度時計回路1に電源が供給される
ものである。この時は、時計IC補正装置4から制御回
路3を通して一定時間毎に時計IC2に補正をかけるこ
とで時計IC2の時計機能の高精度化を行う。
【0010】停電時は電源(Vcc)6が停止し、時計
IC2には、バックアップ電源としてバッテリー5から
電源が供給される。これにより、時計IC2は、バッテ
リー5からのバッテリーバックアップ機能で動作するこ
とになる。この時は時計IC補正装置4は動作していな
いので、低消費電力となる。
IC2には、バックアップ電源としてバッテリー5から
電源が供給される。これにより、時計IC2は、バッテ
リー5からのバッテリーバックアップ機能で動作するこ
とになる。この時は時計IC補正装置4は動作していな
いので、低消費電力となる。
【0011】停電の復旧時は、時計IC2から制御回路
3を通して時計IC補正装置4にリセットをかけること
により、ただちに高精度の時計機能を実現することがで
きる。
3を通して時計IC補正装置4にリセットをかけること
により、ただちに高精度の時計機能を実現することがで
きる。
【0012】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図2〜図4は、本発明の実施例を示した図であ
り、図中、図1と同符号は同一のものを示す。また、3
1はパワーオンリセット回路、32はフリップフロップ
(FF)、33はCPU、34はアンドゲート、35は
インバータ、36はアンドゲート、37は外部入出力回
路、38は基準信号変換回路、39はパルス出力回路、
4aは高精度発振器、4bは外部回路(機器)、41は
モデム、42は受信機を示す。
する。図2〜図4は、本発明の実施例を示した図であ
り、図中、図1と同符号は同一のものを示す。また、3
1はパワーオンリセット回路、32はフリップフロップ
(FF)、33はCPU、34はアンドゲート、35は
インバータ、36はアンドゲート、37は外部入出力回
路、38は基準信号変換回路、39はパルス出力回路、
4aは高精度発振器、4bは外部回路(機器)、41は
モデム、42は受信機を示す。
【0013】(1)第1実施例の説明 図2は第1実施例の説明図、図3は動作説明図である。
以下、図2に基づいて高精度時計回路の構成を説明す
る。
以下、図2に基づいて高精度時計回路の構成を説明す
る。
【0014】この例では、高精度時計回路1は、通常動
作時は電源Vcc(図示せず)から電源が安定に供給さ
れているものであり、この高精度時計回路1には、時計
機能を有する時計IC2と、時計IC2と高精度発振器
4a間の制御を行う制御回路3と、時計IC2の時刻の
補正装置である高精度発振器4aが設けてある。
作時は電源Vcc(図示せず)から電源が安定に供給さ
れているものであり、この高精度時計回路1には、時計
機能を有する時計IC2と、時計IC2と高精度発振器
4a間の制御を行う制御回路3と、時計IC2の時刻の
補正装置である高精度発振器4aが設けてある。
【0015】時計IC2には、30秒アジャスト端子、
アラーム端子、バッテリーバックアップ端子が設けてあ
り、この時計IC2は、30秒アジャスト入力がないと
き±5ppm/月程度の精度で動作する水晶振動子等を
有する時計機能をもつものである。
アラーム端子、バッテリーバックアップ端子が設けてあ
り、この時計IC2は、30秒アジャスト入力がないと
き±5ppm/月程度の精度で動作する水晶振動子等を
有する時計機能をもつものである。
【0016】30秒アジャスト端子は、30秒の遅れ進
みを調整するためのリセットパルスが入力するものであ
り、アラーム端子は、1分毎にパルスを出力しており、
停電の復旧時に高精度発振器4aのリセットをするもの
である。バッテリーバックアップ端子は、停電時にバッ
テリー5から電力が供給されるものである。
みを調整するためのリセットパルスが入力するものであ
り、アラーム端子は、1分毎にパルスを出力しており、
停電の復旧時に高精度発振器4aのリセットをするもの
である。バッテリーバックアップ端子は、停電時にバッ
テリー5から電力が供給されるものである。
【0017】制御回路3には、パワーオンリセット回路
31、フリップフロップ32、CPU33、アンドゲー
ト34、36、インバータ35が設けてある。パワーオ
ンリセット回路31は、電源Vccが投入(停電復旧
時)の一定時間だけオンとなるものである。フリップフ
ロップ32は、リセット入力がある時にオンとなる出力
をアンドゲート34とインバータ35に出力するもので
ある。CPU33は、電源の状態を監視してフリップフ
ロップ32等の制御(セット)を行うものである。
31、フリップフロップ32、CPU33、アンドゲー
ト34、36、インバータ35が設けてある。パワーオ
ンリセット回路31は、電源Vccが投入(停電復旧
時)の一定時間だけオンとなるものである。フリップフ
ロップ32は、リセット入力がある時にオンとなる出力
をアンドゲート34とインバータ35に出力するもので
ある。CPU33は、電源の状態を監視してフリップフ
ロップ32等の制御(セット)を行うものである。
【0018】アンドゲート34は、時計IC2からのア
ラーム出力とフリップフロップ32からの論理積をと
り、停電の復旧時に高精度発振器4aにリセットパルス
を出力するものである。アンドゲート36は、高精度発
振器4aの1分毎の出力パルスとフリップフロップ32
からのインバータ35を通した出力との論理積をとり、
通常動作時(電源安定供給時)に時計IC2の30秒ア
ジャスト端子に補正パルスを出力するものである。
ラーム出力とフリップフロップ32からの論理積をと
り、停電の復旧時に高精度発振器4aにリセットパルス
を出力するものである。アンドゲート36は、高精度発
振器4aの1分毎の出力パルスとフリップフロップ32
からのインバータ35を通した出力との論理積をとり、
通常動作時(電源安定供給時)に時計IC2の30秒ア
ジャスト端子に補正パルスを出力するものである。
【0019】高精度発振器(1分計)4aは、例えば原
子時計により構成され、1分毎にパルスを出力するもの
であり、温度、電圧等の周囲の環境変化に係わらず、
0.5ppm/月以下の精度を有するものである。
子時計により構成され、1分毎にパルスを出力するもの
であり、温度、電圧等の周囲の環境変化に係わらず、
0.5ppm/月以下の精度を有するものである。
【0020】次に、第1実施例の動作を図3に基づいて
説明する。 図3において、先ず、電源Vccがオン(電源安定供
給時)で、時刻が0時15分から16分の間で時計IC
2が、例えば1秒遅れている場合。この場合、時計IC
2の時刻が0時15分59秒になった時に高精度発振器
4aからリセットパルスが出力され、このリセットパル
スを30秒アジャスト端子に入力し、時計IC2の時刻
を強制的に0時16分0秒に補正するものである。
説明する。 図3において、先ず、電源Vccがオン(電源安定供
給時)で、時刻が0時15分から16分の間で時計IC
2が、例えば1秒遅れている場合。この場合、時計IC
2の時刻が0時15分59秒になった時に高精度発振器
4aからリセットパルスが出力され、このリセットパル
スを30秒アジャスト端子に入力し、時計IC2の時刻
を強制的に0時16分0秒に補正するものである。
【0021】次に、電源Vccがオンで時刻が0時15
分から16分の間で時計IC2が、例えば1秒進んでい
る場合。この場合、時計IC2の時刻が0時16分1秒
になった時に高精度発振器4aからリセットパルスが出
力され、このリセットパルスを30秒アジャスト端子に
入力し、時計IC2の時刻を強制的に0時16分0秒に
補正するものである。
分から16分の間で時計IC2が、例えば1秒進んでい
る場合。この場合、時計IC2の時刻が0時16分1秒
になった時に高精度発振器4aからリセットパルスが出
力され、このリセットパルスを30秒アジャスト端子に
入力し、時計IC2の時刻を強制的に0時16分0秒に
補正するものである。
【0022】以上のように、通常時である電源安定供給
時は、時計IC2は1分毎に高精度発振器4aにより補
正される。 電源Vccがオフ(バッテリーバックアップ時)の場
合。この場合、時計IC2のみがバッテリー5により、
内蔵水晶振動子で時計機能の動作を行っている。そし
て、当然、高精度発振器4aは動作を停止するものであ
る。これにより、低消費電力を実現するものである。
時は、時計IC2は1分毎に高精度発振器4aにより補
正される。 電源Vccがオフ(バッテリーバックアップ時)の場
合。この場合、時計IC2のみがバッテリー5により、
内蔵水晶振動子で時計機能の動作を行っている。そし
て、当然、高精度発振器4aは動作を停止するものであ
る。これにより、低消費電力を実現するものである。
【0023】停電の復旧時(電源Vccを立ち上げ
時)、高精度発振器4aは、でたらめなカウントを開始
するが、パワーオンリセット回路31が停電の復旧時に
オンとなり、フリップフロップ32をリセットする。こ
れにより、フリップフロップ32からオンの出力がアン
ドゲート34とインバータ35に入力される。このフリ
ップフロップ32のオン出力は、CPU33により一定
時間後オフとなるものである。
時)、高精度発振器4aは、でたらめなカウントを開始
するが、パワーオンリセット回路31が停電の復旧時に
オンとなり、フリップフロップ32をリセットする。こ
れにより、フリップフロップ32からオンの出力がアン
ドゲート34とインバータ35に入力される。このフリ
ップフロップ32のオン出力は、CPU33により一定
時間後オフとなるものである。
【0024】このため停電の復旧後の一定時間(高精度
発振器4aのリセット可能時間)、アンドゲート36
は、インバータ35からのオフ出力により高精度発振器
4aのリセットパルスを阻止すると共に、アンドゲート
34はフリップフロップ32のオン出力により時計IC
2のアラーム端子からのリセットパルスを高精度発振器
4aに出力するものである。
発振器4aのリセット可能時間)、アンドゲート36
は、インバータ35からのオフ出力により高精度発振器
4aのリセットパルスを阻止すると共に、アンドゲート
34はフリップフロップ32のオン出力により時計IC
2のアラーム端子からのリセットパルスを高精度発振器
4aに出力するものである。
【0025】図3において、電源Vccが0時26分前
にオフからオンとなった場合を示している。この場合、
時計IC2の時刻が0時26分0秒になった時、時計I
C2のアラーム端子から高精度発振器4aにリセットパ
ルスが出力される。これにより、高精度発振器4aがリ
セットされ、その後、フリップフロップ32の出力はオ
フとなる。このため、この高精度時計回路1は再び上記
の電源安定供給時の動作を行うことになる。
にオフからオンとなった場合を示している。この場合、
時計IC2の時刻が0時26分0秒になった時、時計I
C2のアラーム端子から高精度発振器4aにリセットパ
ルスが出力される。これにより、高精度発振器4aがリ
セットされ、その後、フリップフロップ32の出力はオ
フとなる。このため、この高精度時計回路1は再び上記
の電源安定供給時の動作を行うことになる。
【0026】(2)第2実施例の説明 図4は第2実施例の説明図である。以下、図4に基づい
て第2実施例の高精度時計回路の説明をする。この例で
は、高精度時計回路1は、通常動作時は電源Vcc(図
示せず)から電源が供給されているものであり、この高
精度時計回路1には、時計機能を有する時計IC2と外
部回路又は外部機器4bからの基準となる時計信号で時
計IC2を補正する制御回路3が設けてある。
て第2実施例の高精度時計回路の説明をする。この例で
は、高精度時計回路1は、通常動作時は電源Vcc(図
示せず)から電源が供給されているものであり、この高
精度時計回路1には、時計機能を有する時計IC2と外
部回路又は外部機器4bからの基準となる時計信号で時
計IC2を補正する制御回路3が設けてある。
【0027】時計IC2には、30秒の遅れ進みを補正
する30秒アジャスト端子とバッテリー5でバックアッ
プをするバッテリーバックアップ端子が設けてあり、こ
の時計IC2は、10ppm/月程度の精度で動作する
水晶振動子等を有する時計機能を持つものである。
する30秒アジャスト端子とバッテリー5でバックアッ
プをするバッテリーバックアップ端子が設けてあり、こ
の時計IC2は、10ppm/月程度の精度で動作する
水晶振動子等を有する時計機能を持つものである。
【0028】制御回路3は、外部入出力回路37、基準
信号変換回路38、パルス出力回路39が設けてある。
外部入出力回路37は、電話回線の場合はモデム41か
ら、電波の場合は受信機42から基準となる時計信号を
入力し、基準信号変換回路38に出力するものである。
信号変換回路38、パルス出力回路39が設けてある。
外部入出力回路37は、電話回線の場合はモデム41か
ら、電波の場合は受信機42から基準となる時計信号を
入力し、基準信号変換回路38に出力するものである。
【0029】基準信号変換回路38は、外部入出力回路
37から出力される基準となる時計信号から、必要な部
分だけ抜き出すものである。パルス出力回路39は、基
準信号変換回路38からの信号をパルスとして時計IC
2の30秒アジャスト端子に出力するものである。
37から出力される基準となる時計信号から、必要な部
分だけ抜き出すものである。パルス出力回路39は、基
準信号変換回路38からの信号をパルスとして時計IC
2の30秒アジャスト端子に出力するものである。
【0030】モデム41は、外部の基準となる時計信号
(時報)を電話回線から受け取る場合のものであり、受
信機42は、外部の基準となる時計信号を電波(時報電
波)から受信する場合のものである。
(時報)を電話回線から受け取る場合のものであり、受
信機42は、外部の基準となる時計信号を電波(時報電
波)から受信する場合のものである。
【0031】次に、第2実施例の動作を説明する。 まず、通常動作時(電源安定供給時)は、時計IC2
本来の時計機能により動作している。この時の精度は、
10ppm/月前後(月差30秒程度)である。ここ
で、あるタイミングで、例えば5時間に一度程度、シス
テム側からの指示により、制御回路3及びモデム又は受
信機の電源を投入する。このモデム又は受信機のいずれ
かから外部の基準となる時計信号を外部入出力回路37
に入力し、基準信号変換回路38で基準信号を作成し、
これを入力したパルス出力回路39からのパルスを時計
IC2の30秒アジャスト端子に入力し、時計IC2を
リセット(補正)する。そして、このリセット後は、モ
デム又は受信機等の電源は、次のタイミングが近づくま
で切るものである。
本来の時計機能により動作している。この時の精度は、
10ppm/月前後(月差30秒程度)である。ここ
で、あるタイミングで、例えば5時間に一度程度、シス
テム側からの指示により、制御回路3及びモデム又は受
信機の電源を投入する。このモデム又は受信機のいずれ
かから外部の基準となる時計信号を外部入出力回路37
に入力し、基準信号変換回路38で基準信号を作成し、
これを入力したパルス出力回路39からのパルスを時計
IC2の30秒アジャスト端子に入力し、時計IC2を
リセット(補正)する。そして、このリセット後は、モ
デム又は受信機等の電源は、次のタイミングが近づくま
で切るものである。
【0032】このように、時計IC2は、5時間で最大
でも1秒以上の誤差はないものであるから、十分に高精
度を保つことができる。また、常に補正(リセット)を
かけないで、補正前に受信機等の電源投入を行うので低
消費電力をも実現するものである。
でも1秒以上の誤差はないものであるから、十分に高精
度を保つことができる。また、常に補正(リセット)を
かけないで、補正前に受信機等の電源投入を行うので低
消費電力をも実現するものである。
【0033】停電時は、時計IC2で時計機能の動作
をするものであり、停電復旧後には、モデム又は受信機
により外部の基準となる時計信号を用いて、あるタイミ
ング、例えば5時間に一度程度補正をかけることで、極
めて高精度の時計回路とすることができる。
をするものであり、停電復旧後には、モデム又は受信機
により外部の基準となる時計信号を用いて、あるタイミ
ング、例えば5時間に一度程度補正をかけることで、極
めて高精度の時計回路とすることができる。
【0034】なお、時計IC2の補正を行う時間間隔
は、前記実施例に限定されるものではなく、必要精度等
に応じて変更することができる。
は、前記実施例に限定されるものではなく、必要精度等
に応じて変更することができる。
【0035】
【発明の効果】以上のように、本発明によれば次の効果
がある。電源安定供給時は極めて高精度の時計機能をも
ち、電源の停電時には、低消費電力で時計機能の動作を
行うことができ、また停電復旧時には、ただちに高精度
の時計機能を実現することができる。
がある。電源安定供給時は極めて高精度の時計機能をも
ち、電源の停電時には、低消費電力で時計機能の動作を
行うことができ、また停電復旧時には、ただちに高精度
の時計機能を実現することができる。
【図1】本発明の原理説明図である。
【図2】第1実施例の説明図である。
【図3】動作説明図である。
【図4】第2実施例の説明図である。
1 高精度時計回路 2 時計IC 3 制御回路 4 時計IC補正装置 5 バッテリー 6 電源(Vcc)
Claims (2)
- 【請求項1】 時計機能を有する時計IC(2)と、 停電時に前記時計IC(2)のバックアップを行うバッ
クアップ電源(5)と、 前記時計IC(2)の時刻の補正を行う時計IC補正装
置(4)と、 前記時計IC(2)と時計IC補正装置(4)との間の
時間データ転送を制御する制御回路(3)とを具備し、 停電時に前記時計IC(2)をバックアップ電源(5)
で駆動し、 停電復旧時に前記時計IC(2)の出力で前記時計IC
補正装置(4)のリセットをするように構成することを
特徴とした高精度時計回路。 - 【請求項2】 時計機能を有する時計IC(2)と、 停電時に前記時計IC(2)のバックアップを行うバッ
クアップ電源(5)と、電源供給時に前記時計IC
(2)に対し、外部の基準となる時計信号により時刻の
補正を行う制御回路(3)とを具備し、 前記制御回路(3)は、高精度を保つことができるタイ
ミングで、外部の基準となる時計信号を入力するように
構成することを特徴とした高精度時計回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6008072A JPH07219672A (ja) | 1994-01-28 | 1994-01-28 | 高精度時計回路 |
US08/378,972 US5657297A (en) | 1994-01-28 | 1995-01-27 | Clock apparatus having high accuracy |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6008072A JPH07219672A (ja) | 1994-01-28 | 1994-01-28 | 高精度時計回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07219672A true JPH07219672A (ja) | 1995-08-18 |
Family
ID=11683145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6008072A Pending JPH07219672A (ja) | 1994-01-28 | 1994-01-28 | 高精度時計回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5657297A (ja) |
JP (1) | JPH07219672A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003091864A1 (fr) * | 2002-04-25 | 2003-11-06 | Nippon Sogo Seisaku Co., Ltd. | Traitement de calcul de donnees faisant appel a un oscillateur de reference pour un dispositif numerique et procede de transmission/enregistrement/reproduction |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060215495A1 (en) * | 2005-03-25 | 2006-09-28 | Soled Stephen R | Automated programmable medication reminder and dispensing system |
US8815450B1 (en) * | 2008-01-28 | 2014-08-26 | Oak Ridge Micro-Energy, Inc. | Low voltage thin film batteries |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH382073A (fr) * | 1962-07-28 | 1964-03-31 | Suisse Horlogerie Rech Lab | Groupe horaire de haute précision |
US3902311A (en) * | 1972-12-15 | 1975-09-02 | Johnson Service Co | Remote time clock system with standby power means |
US4358836A (en) * | 1978-11-20 | 1982-11-09 | Ricoh Watch Co., Ltd. | Electronic watch with an automatic time indication modifier |
US4427302A (en) * | 1980-06-06 | 1984-01-24 | Citizen Watch Company Limited | Timekeeping signal source for an electronic timepiece |
CH643106B (fr) * | 1980-11-26 | Suisse Horlogerie | Garde-temps comprenant une chaine de diviseurs au rapport de division ajustable. | |
US4582434A (en) * | 1984-04-23 | 1986-04-15 | Heath Company | Time corrected, continuously updated clock |
GB2202950B (en) * | 1987-03-17 | 1990-09-12 | Citizen Watch Co Ltd | Sensor signal processor |
IL86301A0 (en) * | 1988-05-06 | 1988-11-15 | Tfl Time & Frequency Ltd | Elimination of magnetic influence on atomic clocks |
US5412624A (en) * | 1991-12-16 | 1995-05-02 | Abb Power T & D Company, Inc. | Real-life timer interval adjustment |
US5425004A (en) * | 1994-03-07 | 1995-06-13 | Industrial Electronic Service | Two-wire electronic module for remote digital clocks |
-
1994
- 1994-01-28 JP JP6008072A patent/JPH07219672A/ja active Pending
-
1995
- 1995-01-27 US US08/378,972 patent/US5657297A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003091864A1 (fr) * | 2002-04-25 | 2003-11-06 | Nippon Sogo Seisaku Co., Ltd. | Traitement de calcul de donnees faisant appel a un oscillateur de reference pour un dispositif numerique et procede de transmission/enregistrement/reproduction |
Also Published As
Publication number | Publication date |
---|---|
US5657297A (en) | 1997-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Dunning et al. | An all-digital phase-locked loop with 50-cycle lock time suitable for high-performance microprocessors | |
US5150079A (en) | Two-mode oscillator | |
US7412266B2 (en) | Aligning a frame pulse of a high frequency timer using a low frequency timer | |
EP1793301A1 (en) | Method and apparatus for providing a stable clock signal | |
US4871982A (en) | Low-voltage oscillator with separate startup mode | |
EP1145438B1 (en) | Oscillator using a calibration means | |
US4912435A (en) | Low-voltage oscillator with separate startup mode | |
JP2000174615A (ja) | 集積回路の内部クロック周波数を自動補正する方法と装置 | |
EP0924947A1 (en) | Power saving in a digital cellular system terminal | |
JPH07219672A (ja) | 高精度時計回路 | |
US6304979B1 (en) | Logic to enable/disable a clock generator in a secure way | |
US6176611B1 (en) | System and method for reducing power consumption in waiting mode | |
US6496078B1 (en) | Activating on-chip oscillator using ring oscillator | |
US8630386B2 (en) | Clock recovery in a battery powered device | |
Alsubhi et al. | Can Crystal Oscillators Keep Time Without Power? | |
US5175699A (en) | Low-power clock/calendar architecture | |
JPS6148726B2 (ja) | ||
JP2003270369A (ja) | リアルタイムクロックの時刻補正方法及び時刻補正装置 | |
JP3905649B2 (ja) | 計時装置 | |
JPS62214418A (ja) | 処理装置内蔵時計の時刻修正方式 | |
JP2830216B2 (ja) | スタンバイ回路 | |
JP2008224481A (ja) | 電子機器用回路 | |
JPH066211A (ja) | 基準発振器およびその制御方法 | |
JPS59189426A (ja) | クロツク供給制御方式 | |
JPH09327135A (ja) | 時計装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030729 |