JPS6148726B2 - - Google Patents
Info
- Publication number
- JPS6148726B2 JPS6148726B2 JP55050855A JP5085580A JPS6148726B2 JP S6148726 B2 JPS6148726 B2 JP S6148726B2 JP 55050855 A JP55050855 A JP 55050855A JP 5085580 A JP5085580 A JP 5085580A JP S6148726 B2 JPS6148726 B2 JP S6148726B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- system clock
- data processing
- circuit
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 51
- 230000007704 transition Effects 0.000 description 6
- 230000006266 hibernation Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000007958 sleep Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
【発明の詳細な説明】
本発明はクロツクの制御回路を有するデータ処
理装置に関するものである。
理装置に関するものである。
電池駆動の電子機器は低消費電力であることが
必須条件であり、そのためPチヤンネル型とNチ
ヤンネル型の電界効果トランジスタ、特にMOS
電界効果トランジスタを電源端子間に直列接続し
たC−MOS構成を基本回路とする集積回路装置
が使用されている。このC−MOS集積回路装置
の電力消費は出力が反転する時に大きく発生す
る。出力が一定の時にはリーク電流だけでほとん
ど電力消費がない。
必須条件であり、そのためPチヤンネル型とNチ
ヤンネル型の電界効果トランジスタ、特にMOS
電界効果トランジスタを電源端子間に直列接続し
たC−MOS構成を基本回路とする集積回路装置
が使用されている。このC−MOS集積回路装置
の電力消費は出力が反転する時に大きく発生す
る。出力が一定の時にはリーク電流だけでほとん
ど電力消費がない。
この消費電力について更に詳しく説明する。第
1図にC−MOSインバータの基本構成を示す。
C−MOS回路は電源端子(電位VDD)300と接地
端子400との間に直列接続されたPチヤンネル型
電界効果トランジスタ(以下P−MOSという)
100とNチヤンネル型電界効果トランジスタ(以
下N−MOSという)200によつて構成されてい
る。入力端子500に印加される入力電圧VINは出
力端子600から出力電圧VOUTとして位相が反転し
て出力される。すなわち、入力電圧VINが接地レ
ベル(以下0レベルという)のときはP−
MOS100は導通し、N−MOS200は遮断して出力
電圧VOUTはVDDレベル(VDD>GND)(以下
“1”レベルという)となり、入力電圧VINが
“1”レベルのときはP−MOS100は遮断し、N
−MOS200は導通して出力電圧VOUTは接地レベ
ル(以下、“0”レベルという)になる。この様
なC−MOS回路で、P−MOS100とN−MOS200
の対でインバータの他にアンド・オア等の各種論
理回路を構成している。
1図にC−MOSインバータの基本構成を示す。
C−MOS回路は電源端子(電位VDD)300と接地
端子400との間に直列接続されたPチヤンネル型
電界効果トランジスタ(以下P−MOSという)
100とNチヤンネル型電界効果トランジスタ(以
下N−MOSという)200によつて構成されてい
る。入力端子500に印加される入力電圧VINは出
力端子600から出力電圧VOUTとして位相が反転し
て出力される。すなわち、入力電圧VINが接地レ
ベル(以下0レベルという)のときはP−
MOS100は導通し、N−MOS200は遮断して出力
電圧VOUTはVDDレベル(VDD>GND)(以下
“1”レベルという)となり、入力電圧VINが
“1”レベルのときはP−MOS100は遮断し、N
−MOS200は導通して出力電圧VOUTは接地レベ
ル(以下、“0”レベルという)になる。この様
なC−MOS回路で、P−MOS100とN−MOS200
の対でインバータの他にアンド・オア等の各種論
理回路を構成している。
第2図にインバータの入出力特性を示す。すで
に述べた様に、出力反転のない安定状態a,
cにおいては、P−MOS100とN−MOS200との
両方が同時に導通状態になる事は無く、どちらか
一方が遮断状態であるため、電流は流れない。こ
の状態では各構成素子の構造に基づくリーク電流
だけが流れる。
に述べた様に、出力反転のない安定状態a,
cにおいては、P−MOS100とN−MOS200との
両方が同時に導通状態になる事は無く、どちらか
一方が遮断状態であるため、電流は流れない。こ
の状態では各構成素子の構造に基づくリーク電流
だけが流れる。
入力・出力電圧が“0”レベルから“1”レベ
ル又は“1”レベルから“0”レベルに変化する
遷移状態bにおいて、P−MOS100とN−
MOS200とが両方導通に近い状態になり、貫通電
流とこのインバータの負荷容量を充放電する電流
とが流れる。この遷移状態における電流がC−
MOS回路の消費電力の大部分である。
ル又は“1”レベルから“0”レベルに変化する
遷移状態bにおいて、P−MOS100とN−
MOS200とが両方導通に近い状態になり、貫通電
流とこのインバータの負荷容量を充放電する電流
とが流れる。この遷移状態における電流がC−
MOS回路の消費電力の大部分である。
実際のC−MOS構成を基本回路とする集積回
路においてはデータを処理している第1の状態と
データを処理していない第2の状態がある。第1
の状態ではクロツク発生回路からのシステム・ク
ロツクに同期して、入力データを読み、データ処
理し、出力するという一連の動作するため、集積
回路の全回路−すなわちクロツク発生回路、デー
タ処理回路−が動作しているため、遷移状態時に
生じる大きな消費電力は避けることができない。
一方、データを処理していない第2の状態ではデ
ータ処理回路は状態の遷移がなく安定状態になつ
ている。この状態ではデータ処理装置ではリーク
以外電力の消費はなく、クロツク発生回路のみ電
力を消費する。通常第1の状態が第2の状態の数
パーセント以下であり、電力消費の大きな部分を
占めている。
路においてはデータを処理している第1の状態と
データを処理していない第2の状態がある。第1
の状態ではクロツク発生回路からのシステム・ク
ロツクに同期して、入力データを読み、データ処
理し、出力するという一連の動作するため、集積
回路の全回路−すなわちクロツク発生回路、デー
タ処理回路−が動作しているため、遷移状態時に
生じる大きな消費電力は避けることができない。
一方、データを処理していない第2の状態ではデ
ータ処理回路は状態の遷移がなく安定状態になつ
ている。この状態ではデータ処理装置ではリーク
以外電力の消費はなく、クロツク発生回路のみ電
力を消費する。通常第1の状態が第2の状態の数
パーセント以下であり、電力消費の大きな部分を
占めている。
本発明の目的は上記の点も鑑み、集積回路の電
力消費を低減することにあり、特にデータを処理
していない状態での消費電力を大幅に減らすこと
ができるクロツク制御回路を有するデータ処理装
置を提供することにある。
力消費を低減することにあり、特にデータを処理
していない状態での消費電力を大幅に減らすこと
ができるクロツク制御回路を有するデータ処理装
置を提供することにある。
本発明によれば、クロツク発振の発振状態を制
御できるクロツク発振回路と、このクロツク発振
回路の出力信号(基本クロツク)に同期したシス
テムクロツクをデータ処理装置に供給するシステ
ムクロツク発生回路と、クロツク発振回路及びシ
ステムクロツク発生回路を制御する制御回路から
構成され、データ処理の行なわれていない状態で
はクロツク発振回路の発振状態を停止し、データ
処理が必要な時は発振を再開するようにしたデー
タ処理装置を得る。
御できるクロツク発振回路と、このクロツク発振
回路の出力信号(基本クロツク)に同期したシス
テムクロツクをデータ処理装置に供給するシステ
ムクロツク発生回路と、クロツク発振回路及びシ
ステムクロツク発生回路を制御する制御回路から
構成され、データ処理の行なわれていない状態で
はクロツク発振回路の発振状態を停止し、データ
処理が必要な時は発振を再開するようにしたデー
タ処理装置を得る。
本発明は上記のように構成することにより、デ
ータ処理を行なつていないときはシステムクロツ
ク、基本クロツクを停止し、C−MOS構成の遷
移状態の期間を短かくして消費電力を大幅に低減
する効果がある。
ータ処理を行なつていないときはシステムクロツ
ク、基本クロツクを停止し、C−MOS構成の遷
移状態の期間を短かくして消費電力を大幅に低減
する効果がある。
次に、図面を参照して本発明をより詳細に説明
する。
する。
第3図から第9図は本発明の一実施例を説明す
るものである。まず第3図によれば、C−MOS
構成を基本回路とする集積回路のブロツク図で、
クロツク制御装置4とデータ処理装置5とから構
成され、クロツク制御装置4はクロツク発振回路
1とシステムクロツク発生回路2と制御装置3と
から構成されている。
るものである。まず第3図によれば、C−MOS
構成を基本回路とする集積回路のブロツク図で、
クロツク制御装置4とデータ処理装置5とから構
成され、クロツク制御装置4はクロツク発振回路
1とシステムクロツク発生回路2と制御装置3と
から構成されている。
データを処理している期間はクロツク発振回路
1が水晶発振子やCR素子等により発振し、基本
クロツク11をシステムクロツク発生回路2に供
給する。システムクロツク発生回路2はこの基本
クロツク11を分周してデータ処理装置5にシス
テムクロツク12を供給している。データ処理装
置5はこのシステムクロツク12に同期して各種
データ処理を実行する。したがつて、この期間は
クロツク発振回路1が発振して基本クロツク11
を生じ、システムクロツク12をシステムクロツ
ク発生回路2からデータ処理装置5に供給してい
るため、システムクロツク12の周波数に比例し
てデータ処理装置5内のC−MOS構成の遷移状
態に基づく消費電力を増大する。この時の消費電
力が最大になる。しかし、この電力の消費は有効
データ処理のためで低減することは困難である。
データ処理装置が実行すべき仕事がなくなつた時
点になると、休止状態に入るためのホールド信号
15をクロツク制御装置3に送る。制御回路3は
ホールド信号15を受けるとクロツク発振回路1
に発振を停止させる発振停止信号13を供給して
クロツク発振回路1の発振を停止させ、基本クロ
ツク11の発振を停止させ、さらにシステムクロ
ツク供給信号14をシステムクロツク発生回路2
に供給してデータ処理装置5へのシステムクロツ
ク12の供給を停止する。このように休止状態に
なると、クロツク制御装置3はクロツク発振回路
1とシステムクロツク発生回路2の動作を停止し
て安定状態になり、データ処理装置5もシステ
ム・クロツク12の供給が停止されるので回路の
動作状態の変化がなくなり、安定状態になる。こ
の時にはC−MOS構成を基本回路とする集積回
路はリーク電流以外に電流が流れなくなり、電力
の消費は大幅に低減する。この休止状態が長けれ
ば長いほど平均の消費電力が低減される。データ
処理が再度必要になつた時点にデータ処理装置5
を再起動させるリスタート信号16が制御回路3
に入力されて発振停止信号13がなくなり、クロ
ツク発振回路1はクロツク発振が再び始まる。制
御回路3からのシステムクロツク供給信号14も
なくなり、システムクロツク発生回路2は基本ク
ロツク11を分周しはじめる。
1が水晶発振子やCR素子等により発振し、基本
クロツク11をシステムクロツク発生回路2に供
給する。システムクロツク発生回路2はこの基本
クロツク11を分周してデータ処理装置5にシス
テムクロツク12を供給している。データ処理装
置5はこのシステムクロツク12に同期して各種
データ処理を実行する。したがつて、この期間は
クロツク発振回路1が発振して基本クロツク11
を生じ、システムクロツク12をシステムクロツ
ク発生回路2からデータ処理装置5に供給してい
るため、システムクロツク12の周波数に比例し
てデータ処理装置5内のC−MOS構成の遷移状
態に基づく消費電力を増大する。この時の消費電
力が最大になる。しかし、この電力の消費は有効
データ処理のためで低減することは困難である。
データ処理装置が実行すべき仕事がなくなつた時
点になると、休止状態に入るためのホールド信号
15をクロツク制御装置3に送る。制御回路3は
ホールド信号15を受けるとクロツク発振回路1
に発振を停止させる発振停止信号13を供給して
クロツク発振回路1の発振を停止させ、基本クロ
ツク11の発振を停止させ、さらにシステムクロ
ツク供給信号14をシステムクロツク発生回路2
に供給してデータ処理装置5へのシステムクロツ
ク12の供給を停止する。このように休止状態に
なると、クロツク制御装置3はクロツク発振回路
1とシステムクロツク発生回路2の動作を停止し
て安定状態になり、データ処理装置5もシステ
ム・クロツク12の供給が停止されるので回路の
動作状態の変化がなくなり、安定状態になる。こ
の時にはC−MOS構成を基本回路とする集積回
路はリーク電流以外に電流が流れなくなり、電力
の消費は大幅に低減する。この休止状態が長けれ
ば長いほど平均の消費電力が低減される。データ
処理が再度必要になつた時点にデータ処理装置5
を再起動させるリスタート信号16が制御回路3
に入力されて発振停止信号13がなくなり、クロ
ツク発振回路1はクロツク発振が再び始まる。制
御回路3からのシステムクロツク供給信号14も
なくなり、システムクロツク発生回路2は基本ク
ロツク11を分周しはじめる。
クロツク発振回路1の一実施例を第4図に示
す。発振停止信号13はインバータ25を介して
NANDゲート20の他の入力端には出力が水晶発
振子6を介して帰還されている。NANDゲート2
0の出力はインバータ26を介して基本クロツク
11として取り出されている。発振停止13が
“1”レベルのときは発振が停止し、“0”レベル
のときは水晶発振子6とNANDゲート20とによ
り所定の周波数での発振を行ない、基本クロツク
11を出力する。
す。発振停止信号13はインバータ25を介して
NANDゲート20の他の入力端には出力が水晶発
振子6を介して帰還されている。NANDゲート2
0の出力はインバータ26を介して基本クロツク
11として取り出されている。発振停止13が
“1”レベルのときは発振が停止し、“0”レベル
のときは水晶発振子6とNANDゲート20とによ
り所定の周波数での発振を行ない、基本クロツク
11を出力する。
発振停止信号13が“1”レベルの状態から
“0”レベルの状態に変化して再び発振する場
合、水晶発振子6は機械的振動のために定常発振
になるまでに数十ミリ秒必要となる。この過渡状
態では、基本クロツク11は正常な出力でないた
めに、システムクロツク発生回路1からの出力は
その初期において所定の電圧レベル以下であつた
りあるいは所定の周波数からずれた周波数で発振
する可能性がある。このため、定常発振するまで
の期間システムクロツク発生回路2からのシステ
ムクロツク12の供給を停止状態にして、定常発
振になつたらシステムクロツク12をデータ処理
装置5に供給する。
“0”レベルの状態に変化して再び発振する場
合、水晶発振子6は機械的振動のために定常発振
になるまでに数十ミリ秒必要となる。この過渡状
態では、基本クロツク11は正常な出力でないた
めに、システムクロツク発生回路1からの出力は
その初期において所定の電圧レベル以下であつた
りあるいは所定の周波数からずれた周波数で発振
する可能性がある。このため、定常発振するまで
の期間システムクロツク発生回路2からのシステ
ムクロツク12の供給を停止状態にして、定常発
振になつたらシステムクロツク12をデータ処理
装置5に供給する。
第5図にシステムクロツク発生回路の一実施例
を示してあり、第6図にそのタイミングチヤート
を示してある。基本クロツク11をANDゲート
55a,55b、NORゲート51a,51b、
ORゲート56a,56b、NANDゲート52
a,52bで1/2分周して、ANDゲート53a,
53bにより2相のクロツクを作り出している。
この2相クロツクをシステムクロツク供給信号1
4によつてANDゲート54a,54bを制御し
てシステムクロツク12a,12bとして取り出
している。システムクロツク供給信号14が
“1”レベルの時は2相クロツクをシステムクロ
ツク12a,12bとしてデータ処理装置5に供
給し、“0”レベルの時は2相クロツクをANDゲ
ート54a,54bにより“0”レベルにしてシ
ステムクロツク12a,12bの供給を停止して
いる。一方のANDゲート53aの出力はインバ
ータ57を介して出力20として取り出されてい
る。したがつて制御回路3は定常発振するまでの
期間システムクロツク供給信号14を“0”レベ
ルにしてシステムクロツク12の供給を停止する
必要がある。定常発振になつた時点になるとシス
テムクロツク供給信号14が“1”レベルにな
り、システムクロツク12の供給が開始される。
を示してあり、第6図にそのタイミングチヤート
を示してある。基本クロツク11をANDゲート
55a,55b、NORゲート51a,51b、
ORゲート56a,56b、NANDゲート52
a,52bで1/2分周して、ANDゲート53a,
53bにより2相のクロツクを作り出している。
この2相クロツクをシステムクロツク供給信号1
4によつてANDゲート54a,54bを制御し
てシステムクロツク12a,12bとして取り出
している。システムクロツク供給信号14が
“1”レベルの時は2相クロツクをシステムクロ
ツク12a,12bとしてデータ処理装置5に供
給し、“0”レベルの時は2相クロツクをANDゲ
ート54a,54bにより“0”レベルにしてシ
ステムクロツク12a,12bの供給を停止して
いる。一方のANDゲート53aの出力はインバ
ータ57を介して出力20として取り出されてい
る。したがつて制御回路3は定常発振するまでの
期間システムクロツク供給信号14を“0”レベ
ルにしてシステムクロツク12の供給を停止する
必要がある。定常発振になつた時点になるとシス
テムクロツク供給信号14が“1”レベルにな
り、システムクロツク12の供給が開始される。
第7a図から第7c図にこの制御回路3の実施
例を示し、第8a図と第8b図にそのタイミング
チヤートを示してある。
例を示し、第8a図と第8b図にそのタイミング
チヤートを示してある。
第7a図は制御回路3の一実施例で、ホールド
信号15はフリツプフロツプ17のセツト端子S
に、またリスタート信号16はフリツプフロツプ
17のリセツト端子とNORゲート22に与えら
れ、フリツプフロツプ17の出力端子Qは発振停
止信号13として取り出されるとともにNORゲ
ート22でリスタート信号16との論理がとられ
てシステムクロツク供給信号14を得る。この制
御回路3は第8a図に示すようにホールド信号1
5が“1”レベルになるとフリツプフロツプ17
がセツトされ発振停止信号13が“1”レベルに
なり、かつシステムクロツク供給信号14が
“0”レベルになり、クロツク発振回路1の発振
が停止し、システムクロツク12の供給も停止さ
れる。
信号15はフリツプフロツプ17のセツト端子S
に、またリスタート信号16はフリツプフロツプ
17のリセツト端子とNORゲート22に与えら
れ、フリツプフロツプ17の出力端子Qは発振停
止信号13として取り出されるとともにNORゲ
ート22でリスタート信号16との論理がとられ
てシステムクロツク供給信号14を得る。この制
御回路3は第8a図に示すようにホールド信号1
5が“1”レベルになるとフリツプフロツプ17
がセツトされ発振停止信号13が“1”レベルに
なり、かつシステムクロツク供給信号14が
“0”レベルになり、クロツク発振回路1の発振
が停止し、システムクロツク12の供給も停止さ
れる。
制御端子からリスタート信号16が“1”レベ
ルになると、発振停止信号13が“0”レベルにな
り、クロツク発振回路1の発振が開始する。定常
発振するまでの期間リスタート信号16は“1”
レベルになつていて、NORゲート22によりシ
ステムクロツク供給信号14が“0”レベルのま
まで、システムクロツク12の供給が停止されて
いる。リスタート信号16が“0”レベルになる
とシステムクロツク供給信号14が“1”レベル
になり、システムクロツク12の供給が開始され
る。
ルになると、発振停止信号13が“0”レベルにな
り、クロツク発振回路1の発振が開始する。定常
発振するまでの期間リスタート信号16は“1”
レベルになつていて、NORゲート22によりシ
ステムクロツク供給信号14が“0”レベルのま
まで、システムクロツク12の供給が停止されて
いる。リスタート信号16が“0”レベルになる
とシステムクロツク供給信号14が“1”レベル
になり、システムクロツク12の供給が開始され
る。
第7b図は制御回路の他の実施例で、第7a図
に他の機能を追加したもので、リスタート信号1
6の加わるANDゲート21により誤動作の低減
をはかり、フリツプフロツプ18,19とシステ
ムクロツク供給回路2の出力信号20により同期
化をはかり、所定のシステムクロツクから停止
し、所定のシステムクロツクから供給開始するよ
うにした実施例である。
に他の機能を追加したもので、リスタート信号1
6の加わるANDゲート21により誤動作の低減
をはかり、フリツプフロツプ18,19とシステ
ムクロツク供給回路2の出力信号20により同期
化をはかり、所定のシステムクロツクから停止
し、所定のシステムクロツクから供給開始するよ
うにした実施例である。
第7c図は制御回路3の更に他の実施例で第8
b図はそのタイミングチヤートである。この制御
回路3によれば、ホールド信号15とリスタート
信号16とはそれぞれフリツプフロツプ17のセ
ツト端子Sとリセツト端子Rとに加えられてお
り、フリツプフロツプ17の出力端子Qは他のフ
リツプフロツプ18のD端子に与えられ、このフ
リツプフロツプ18の出力端子Qから発振停止信
号13が得られる。フリツプフロツプ17の出力
端子Qは直接及び遅延回路23を介してそれぞれ
NORゲート24の各入力端に加えられ、この
NORゲート24の出力がフリツプフロツプ19
のD端子に与えられ、フリツプフロツプ19の出
力端子Qからシステムクロツク供給信号14が得
られる。システムクロツク供給回路2からの出力
信号20はフリツプフロツプ18と19に与えら
れている。
b図はそのタイミングチヤートである。この制御
回路3によれば、ホールド信号15とリスタート
信号16とはそれぞれフリツプフロツプ17のセ
ツト端子Sとリセツト端子Rとに加えられてお
り、フリツプフロツプ17の出力端子Qは他のフ
リツプフロツプ18のD端子に与えられ、このフ
リツプフロツプ18の出力端子Qから発振停止信
号13が得られる。フリツプフロツプ17の出力
端子Qは直接及び遅延回路23を介してそれぞれ
NORゲート24の各入力端に加えられ、この
NORゲート24の出力がフリツプフロツプ19
のD端子に与えられ、フリツプフロツプ19の出
力端子Qからシステムクロツク供給信号14が得
られる。システムクロツク供給回路2からの出力
信号20はフリツプフロツプ18と19に与えら
れている。
第7a図、第7b図の実施例では定常発振する
までの期間−発振開始してからシステムクロツク
12の供給を開始するまでの期間−を外部からの
リスタート信号16の“1”レベルの期間によつ
て制御しているが、第7c図の実施例では遅延回
路23によつて制御している。遅延回路23とし
ては抵抗素子と容量素子による遅延とカウンタに
よる遅延とが考えられる。この場合はリスタート
信号16はパルス信号にて制御できるため、外部
に遅延回路23を組む必要はなくなる。
までの期間−発振開始してからシステムクロツク
12の供給を開始するまでの期間−を外部からの
リスタート信号16の“1”レベルの期間によつ
て制御しているが、第7c図の実施例では遅延回
路23によつて制御している。遅延回路23とし
ては抵抗素子と容量素子による遅延とカウンタに
よる遅延とが考えられる。この場合はリスタート
信号16はパルス信号にて制御できるため、外部
に遅延回路23を組む必要はなくなる。
今、第4図のクロツク発振回路1と、第5図の
システムクロツク発生回路2と、第7図bの制御
回路3とを第3図の如く組み合せると第9図の如
きタイミングチヤートで動作する。この場合、t0
がデータを処理している期間、t1で休止状態に入
り、t2で休止状態が解除され、t3からデータの処
理が再開され、以後処理期間t0に入る。
システムクロツク発生回路2と、第7図bの制御
回路3とを第3図の如く組み合せると第9図の如
きタイミングチヤートで動作する。この場合、t0
がデータを処理している期間、t1で休止状態に入
り、t2で休止状態が解除され、t3からデータの処
理が再開され、以後処理期間t0に入る。
本発明のクロツク制御装置を備えることによ
り、休止状態になるとクロツク発振を停止させて
消費電力を大幅に低減でき、しかもデータ処理を
再開するときは定常発振するまでの期間システム
クロツクの供給を停止させることにより正常にデ
ータ処理を再開できる効果がある。
り、休止状態になるとクロツク発振を停止させて
消費電力を大幅に低減でき、しかもデータ処理を
再開するときは定常発振するまでの期間システム
クロツクの供給を停止させることにより正常にデ
ータ処理を再開できる効果がある。
第1図はC−MOSインバータの構成図で第2
図はインバータの入出力特性図である。第3図は
本発明の一実施例によるブロツク図である。 1……クロツク発振回路、2……システムクロ
ツク供給回路、3……制御回路、4……クロツク
制御装置、5……データ処理装置、11……基本
クロツク、12……システムクロツク、13……
発振停止信号、14……システムクロツク供給信
号、15……ホールド信号、16……リスタート
信号。 第4図はクロツク発振回路の一実施例で、第5
図はシステムクロツク供給回路の一実施例で、第
6図はそのタイミングチヤートである。第7a
図、第7b図、第7c図は制御回路の各実施例
で、第8a図と第8b図がタイミングチヤートで
ある。第9図は第4図と第5図と第7b図とを組
み合せた時の総合タイミングチヤートである。 t0……データを処理している期間、t1……休止
状態になる時点、t2……休止状態を解除する時
点、t3……システムクロツクを供給する時点。
図はインバータの入出力特性図である。第3図は
本発明の一実施例によるブロツク図である。 1……クロツク発振回路、2……システムクロ
ツク供給回路、3……制御回路、4……クロツク
制御装置、5……データ処理装置、11……基本
クロツク、12……システムクロツク、13……
発振停止信号、14……システムクロツク供給信
号、15……ホールド信号、16……リスタート
信号。 第4図はクロツク発振回路の一実施例で、第5
図はシステムクロツク供給回路の一実施例で、第
6図はそのタイミングチヤートである。第7a
図、第7b図、第7c図は制御回路の各実施例
で、第8a図と第8b図がタイミングチヤートで
ある。第9図は第4図と第5図と第7b図とを組
み合せた時の総合タイミングチヤートである。 t0……データを処理している期間、t1……休止
状態になる時点、t2……休止状態を解除する時
点、t3……システムクロツクを供給する時点。
Claims (1)
- 1 発振器と帰還ループとを有し基本クロツクを
発生する発振回路と、該基本クロツクをうけてシ
ステムクロツクを発生するシステムクロツク発生
部と、発生されたシステムクロツクに基いてデー
タ処理を行なうデータ処理部とを有するデータ処
理装置において、前記データ処理部において処理
の必要がない時、前記発振回路の帰還ループを電
気的に切断することによつて発振動作を停止せし
めることによつて前記システムクロツクの発生を
も禁止し、前記データ処理部にて処理の必要が生
じた時前記帰還ループを形成することによつて発
振動作を起動せしめ、かつ発振開始から所定時間
経過後システムクロツクを前記データ処理部に供
給することを特徴とするデータ処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5085580A JPS56147220A (en) | 1980-04-17 | 1980-04-17 | Clock controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5085580A JPS56147220A (en) | 1980-04-17 | 1980-04-17 | Clock controller |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS56147220A JPS56147220A (en) | 1981-11-16 |
JPS6148726B2 true JPS6148726B2 (ja) | 1986-10-25 |
Family
ID=12870331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5085580A Granted JPS56147220A (en) | 1980-04-17 | 1980-04-17 | Clock controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS56147220A (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58101233U (ja) * | 1981-12-25 | 1983-07-09 | 富士通株式会社 | スタンバイモ−ド制御装置 |
JPH0724006B2 (ja) * | 1984-07-04 | 1995-03-15 | 株式会社日立製作所 | デ−タ処理装置 |
JPH0431620Y2 (ja) * | 1985-03-20 | 1992-07-29 | ||
JPH0431621Y2 (ja) * | 1985-04-02 | 1992-07-29 | ||
JPH04107623A (ja) * | 1990-08-28 | 1992-04-09 | Seiko Epson Corp | 表示装置 |
DE69432697T2 (de) * | 1993-12-01 | 2004-03-25 | Advanced Micro Devices, Inc., Sunnyvale | Stromverwaltung für Rechnersystem und Verfahren hierfür |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS521293Y2 (ja) * | 1971-12-25 | 1977-01-13 |
-
1980
- 1980-04-17 JP JP5085580A patent/JPS56147220A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS56147220A (en) | 1981-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2902434B2 (ja) | 半導体集積回路内の電圧変換回路 | |
JP2840613B2 (ja) | Mos技術による集積回路用のパワーオンリセット回路 | |
US7030709B2 (en) | Oscillator circuit with an inverter amplifier having reduced consumption | |
US4864255A (en) | Oscillator capable of quickly supplying a stable oscillation signal | |
US5929713A (en) | Oscillating circuitry built in integrated circuitry | |
EP0872784B1 (en) | Oscillation circuit, electronic circuit using the same, and semiconductor device, electronic equipment, and timepiece using the same | |
JPS6148726B2 (ja) | ||
US6903616B2 (en) | Startup circuit and method for starting an oscillator after power-off | |
EP0403047B1 (en) | A frequency divider circuit | |
JPH0128408B2 (ja) | ||
US5751175A (en) | Control of clock signal in semiconductor device | |
US6496078B1 (en) | Activating on-chip oscillator using ring oscillator | |
JP2002091575A (ja) | 定電圧出力装置 | |
JPH0512756B2 (ja) | ||
JP3964652B2 (ja) | 水晶発振装置 | |
JP3105510B2 (ja) | 半導体集積回路 | |
JPH06152390A (ja) | 半導体集積回路 | |
JPH06259164A (ja) | クロック信号生成集積回路 | |
JP2722348B2 (ja) | 発振回路 | |
JPS6036644B2 (ja) | 発振回路 | |
JPH0548968B2 (ja) | ||
JPH03235087A (ja) | 低電力基準パルス発生回路 | |
JPS5943765B2 (ja) | 半導体集積回路 | |
JPH0722245B2 (ja) | 発振回路 | |
JPH11186849A (ja) | 発振回路 |