JPH07212428A - 位相誤差検出器を備えた判定による搬送波復元回路 - Google Patents
位相誤差検出器を備えた判定による搬送波復元回路Info
- Publication number
- JPH07212428A JPH07212428A JP6317915A JP31791594A JPH07212428A JP H07212428 A JPH07212428 A JP H07212428A JP 6317915 A JP6317915 A JP 6317915A JP 31791594 A JP31791594 A JP 31791594A JP H07212428 A JPH07212428 A JP H07212428A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- value
- phase error
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/14—Relay systems
- H04B7/15—Active relay systems
- H04B7/155—Ground-based stations
- H04B7/165—Ground-based stations employing angle modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
- H04L27/3818—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers
- H04L27/3827—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers in which the carrier is recovered using only the demodulated baseband signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 回路構成の簡略化と、演算所要時間の短縮に
よる位相固定ループの追従性能向上を図ることができる
搬送波復元回路を提供する。 【構成】 この発明の搬送波復元回路は、入力された搬
送波の周波数及び位相を調整して原信号として復調出力
する復調器１と、その復調器１の出力信号(Re(qk),Im(q
k)) と信号判定器２の出力信号(Re(Ak),Im(Ak)) とを受
けてビット移動を用いて位相誤差を演算して出力する位
相誤差検出器６と、その検出器６の出力信号を受けてそ
の信号を低域通過させるループフィルタ４と、ループフ
ィルタ４の出力信号を受けて復調器１に入力される搬送
波の周波数及び位相を調整するための信号を復調器１へ
出力する電圧制御発振器５とから構成されている。
よる位相固定ループの追従性能向上を図ることができる
搬送波復元回路を提供する。 【構成】 この発明の搬送波復元回路は、入力された搬
送波の周波数及び位相を調整して原信号として復調出力
する復調器１と、その復調器１の出力信号(Re(qk),Im(q
k)) と信号判定器２の出力信号(Re(Ak),Im(Ak)) とを受
けてビット移動を用いて位相誤差を演算して出力する位
相誤差検出器６と、その検出器６の出力信号を受けてそ
の信号を低域通過させるループフィルタ４と、ループフ
ィルタ４の出力信号を受けて復調器１に入力される搬送
波の周波数及び位相を調整するための信号を復調器１へ
出力する電圧制御発振器５とから構成されている。
Description
【０００１】
【産業上の利用分野】本発明は、位相誤差検出器を備え
た判定による搬送波復元(Decision DirectedCarrier Re
covery ) 回路に係わり、特に直交位相振幅変調 (Quadr
ature Amplitude Modulation 、以下QAM と称する）方
式のディジタル伝送に主に用いられる判定による搬送波
復元回路の位相誤差検出器の改善に関する。
た判定による搬送波復元(Decision DirectedCarrier Re
covery ) 回路に係わり、特に直交位相振幅変調 (Quadr
ature Amplitude Modulation 、以下QAM と称する）方
式のディジタル伝送に主に用いられる判定による搬送波
復元回路の位相誤差検出器の改善に関する。
【０００２】
【従来の技術】従来の判定による搬送波復元回路は、図
５に示すように、複素数乗算器で構成され、入力された
搬送波の周波数及び位相を調整して原信号として復調出
力する復調器１と、その復調器１の出力信号(Re(qk),Im
(qk)) を特定シンボルと判定して出力する信号判定器２
と、復調器１の出力信号(Re(qk),Im(qk)) と信号判定器
２の出力信号(Re(Ak),Im(Ak)) とを受けて、それらの信
号の位相誤差を除算器と乗算器とを用いて計算して出力
する位相誤差検出器３と、位相誤差検出器３の出力信号
を受けて低域通過させるループフィルタ４と、ループフ
ィルタ４の出力信号を受けて復調器１に入力される搬送
波の周波数及び位相を調整するための信号を復調器１へ
出力する電圧制御発振器５とを備えて位相固定ループ(P
LL) を構成している。
５に示すように、複素数乗算器で構成され、入力された
搬送波の周波数及び位相を調整して原信号として復調出
力する復調器１と、その復調器１の出力信号(Re(qk),Im
(qk)) を特定シンボルと判定して出力する信号判定器２
と、復調器１の出力信号(Re(qk),Im(qk)) と信号判定器
２の出力信号(Re(Ak),Im(Ak)) とを受けて、それらの信
号の位相誤差を除算器と乗算器とを用いて計算して出力
する位相誤差検出器３と、位相誤差検出器３の出力信号
を受けて低域通過させるループフィルタ４と、ループフ
ィルタ４の出力信号を受けて復調器１に入力される搬送
波の周波数及び位相を調整するための信号を復調器１へ
出力する電圧制御発振器５とを備えて位相固定ループ(P
LL) を構成している。
【０００３】前記従来の位相誤差検出器３は、図８に示
すように、復調器１の出力信号(Re(qk),Im (qk)) と
信号判定器２の出力信号(Re(Ak),Im(Ak)) とを受けて分
子項を計算して出力する分子項計算部３１と、前記信号
判定器２の出力信号(Im(Ak))を受けて絶対値を出力する
第１絶対値変換部３２と、前記信号判定器２の出力信号
(Re(Ak))を受けて絶対値を出力する第２絶対値変換部３
３と、第１絶対値変換部３２の出力値と第２絶対値変換
部３３の出力値とを乗じる乗算器３４と、分子項計算部
３１の出力値(X) を乗算器３４の出力値(Y) で除する除
算器３５とから構成されている。
すように、復調器１の出力信号(Re(qk),Im (qk)) と
信号判定器２の出力信号(Re(Ak),Im(Ak)) とを受けて分
子項を計算して出力する分子項計算部３１と、前記信号
判定器２の出力信号(Im(Ak))を受けて絶対値を出力する
第１絶対値変換部３２と、前記信号判定器２の出力信号
(Re(Ak))を受けて絶対値を出力する第２絶対値変換部３
３と、第１絶対値変換部３２の出力値と第２絶対値変換
部３３の出力値とを乗じる乗算器３４と、分子項計算部
３１の出力値(X) を乗算器３４の出力値(Y) で除する除
算器３５とから構成されている。
【０００４】以上のような構成を有する判定による搬送
波復元回路は、次のように動作する。すなわち、複素数
乗算器で構成された復調器１により復調された信号が信
号判定器２により特定シンボルと判定され、復調器１に
より復調された信号とともに位相誤差検出器３で位相誤
差を計算するのに用いられる。そして、その計算結果は
ループフィルタ４で低域成分が濾波され、次いで電圧制
御発振器５で復調用搬送波の周波数及び位相を調整す
る。
波復元回路は、次のように動作する。すなわち、複素数
乗算器で構成された復調器１により復調された信号が信
号判定器２により特定シンボルと判定され、復調器１に
より復調された信号とともに位相誤差検出器３で位相誤
差を計算するのに用いられる。そして、その計算結果は
ループフィルタ４で低域成分が濾波され、次いで電圧制
御発振器５で復調用搬送波の周波数及び位相を調整す
る。
【０００５】次に、このような従来の位相誤差検出器の
動作を３２値直交位相振幅変調(32QAM) の信号座標を表
す図６に基づいて説明する。３２値直交位相振幅変調
は、一度に３２シンボル、つまり２の５乗のシンボル中
の一つを伝送することができるので、５ビットの２進デ
ータを一単位として送る。伝送中にチャンネルの特性に
より周波数及び位相変化が生じるため、受信側に到着す
る信号はそれに応じて回転する。これを補償するために
搬送波復元ループが必要となる。この位相誤差は、図７
の位相図を参照して次のように求められる。
動作を３２値直交位相振幅変調(32QAM) の信号座標を表
す図６に基づいて説明する。３２値直交位相振幅変調
は、一度に３２シンボル、つまり２の５乗のシンボル中
の一つを伝送することができるので、５ビットの２進デ
ータを一単位として送る。伝送中にチャンネルの特性に
より周波数及び位相変化が生じるため、受信側に到着す
る信号はそれに応じて回転する。これを補償するために
搬送波復元ループが必要となる。この位相誤差は、図７
の位相図を参照して次のように求められる。
【０００６】図７において、原信号Ａk が伝送中に回転
してｑk となったとすると、Ａk の共役複素数Ａk*とｑ
k との乗算値は｜ｑk ｜｜Ａk ｜であり、回転角度はφ
−θとなる。ここで、｜ｑk ｜＝｜Ａk ｜であるから、
｜ｑk ｜｜Ａk ｜＝｜Ａk ｜2 となり、また、φ−θ＝
εk であるから、位相誤差εk は、 εk ＝ｓｉｎ-1〔Ｉｍ（ｑk ・Ａk*）／｜Ａk ｜2 〕……(1) となる。ここで、位相誤差が小さい場合には、εk はｓ
ｉｎεk とほぼ等しいので、(1) 式の位相誤差は次のよ
うに表される。 εk ＝〔Ｉｍ（ｑk ・Ａk*）／｜Ａk ｜2 〕 ……(2)
してｑk となったとすると、Ａk の共役複素数Ａk*とｑ
k との乗算値は｜ｑk ｜｜Ａk ｜であり、回転角度はφ
−θとなる。ここで、｜ｑk ｜＝｜Ａk ｜であるから、
｜ｑk ｜｜Ａk ｜＝｜Ａk ｜2 となり、また、φ−θ＝
εk であるから、位相誤差εk は、 εk ＝ｓｉｎ-1〔Ｉｍ（ｑk ・Ａk*）／｜Ａk ｜2 〕……(1) となる。ここで、位相誤差が小さい場合には、εk はｓ
ｉｎεk とほぼ等しいので、(1) 式の位相誤差は次のよ
うに表される。 εk ＝〔Ｉｍ（ｑk ・Ａk*）／｜Ａk ｜2 〕 ……(2)
【０００７】この他に、ビデオディスプレイ装置で位相
誤差を検出する技術が、米国特許第５，１８４，０９１
号に開示されている。この技術は、ディスプレイスキャ
ンシステムの同調装置及び制御装置に関するもので、基
準周波数に対してオシレータ信号の周波数及び位相に誤
差が発生しないように、オシレータが広い周波数帯域で
動作できるようにしたものであるが、その解決しようと
する課題は本発明のそれとは異なる。
誤差を検出する技術が、米国特許第５，１８４，０９１
号に開示されている。この技術は、ディスプレイスキャ
ンシステムの同調装置及び制御装置に関するもので、基
準周波数に対してオシレータ信号の周波数及び位相に誤
差が発生しないように、オシレータが広い周波数帯域で
動作できるようにしたものであるが、その解決しようと
する課題は本発明のそれとは異なる。
【０００８】
【発明が解決しようとする課題】このように、従来の位
相誤差検出器では、除算処理を行うために多くの論理素
子が必要とされる除算器が使用されるため、回路実装に
際して小型化が難しく、製造コストの点でも有利とは言
えなかった。また、演算時間が長いので、位相固定ルー
プそのものの性能を十分に高めることも困難であった。
相誤差検出器では、除算処理を行うために多くの論理素
子が必要とされる除算器が使用されるため、回路実装に
際して小型化が難しく、製造コストの点でも有利とは言
えなかった。また、演算時間が長いので、位相固定ルー
プそのものの性能を十分に高めることも困難であった。
【０００９】この発明は上記の問題点を考慮してなされ
たものであり、その目的は、位相誤差の演算に関してビ
ット移動を用い、除算処理を行った場合の結果に対する
最近似値を得られるようにすることによって、回路構成
を簡略化するとともに、演算所要時間を短縮して位相固
定ループの追従性能を向上させることができる位相誤差
検出器を備えた判定による搬送波復元回路を提供するこ
とである。
たものであり、その目的は、位相誤差の演算に関してビ
ット移動を用い、除算処理を行った場合の結果に対する
最近似値を得られるようにすることによって、回路構成
を簡略化するとともに、演算所要時間を短縮して位相固
定ループの追従性能を向上させることができる位相誤差
検出器を備えた判定による搬送波復元回路を提供するこ
とである。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の位相誤差検出器を備えた判定による搬
送波復元回路は、入力される搬送波の周波数及び位相を
調整して原信号として復調出力する復調器と、この復調
器の出力信号を特定シンボルと判定して出力する信号判
定器と、復調器の出力信号と信号判定器の出力信号とを
受け、ビット移動することによって位相誤差を計算して
出力するビット移動を用いる位相誤差検出器と、位相誤
差検出器の出力信号を受けて低域通過させるループフィ
ルタと、ループフィルタの出力信号を受けて、前記復調
器に入力される搬送波の周波数及び位相を調整するため
の信号を復調器へ出力する電圧制御発振器とから構成さ
れることを特徴とする。
めに、この発明の位相誤差検出器を備えた判定による搬
送波復元回路は、入力される搬送波の周波数及び位相を
調整して原信号として復調出力する復調器と、この復調
器の出力信号を特定シンボルと判定して出力する信号判
定器と、復調器の出力信号と信号判定器の出力信号とを
受け、ビット移動することによって位相誤差を計算して
出力するビット移動を用いる位相誤差検出器と、位相誤
差検出器の出力信号を受けて低域通過させるループフィ
ルタと、ループフィルタの出力信号を受けて、前記復調
器に入力される搬送波の周波数及び位相を調整するため
の信号を復調器へ出力する電圧制御発振器とから構成さ
れることを特徴とする。
【００１１】ここで、前記ビット移動を用いる位相誤差
検出器は、前記復調器の出力信号と前記信号判定器の出
力信号とを受けて加算及び乗算のみを行って出力する分
子項計算部と、前記信号判定器の出力信号を受けて組合
せて出力する組合せ論理部と、組合せ論理部の出力信号
を制御信号とし、前記分子項計算部から出力された値を
存在可能な分母項の全ての場合に対してそれぞれビット
移動して受ける複数の端子を通じて入力された値の内、
実際値に最も近い一つの値を選択して出力するマルチプ
レクサとから構成されることが好ましい。
検出器は、前記復調器の出力信号と前記信号判定器の出
力信号とを受けて加算及び乗算のみを行って出力する分
子項計算部と、前記信号判定器の出力信号を受けて組合
せて出力する組合せ論理部と、組合せ論理部の出力信号
を制御信号とし、前記分子項計算部から出力された値を
存在可能な分母項の全ての場合に対してそれぞれビット
移動して受ける複数の端子を通じて入力された値の内、
実際値に最も近い一つの値を選択して出力するマルチプ
レクサとから構成されることが好ましい。
【００１２】また好ましくは、前記ビット移動による位
相誤差検出器は、前記復調器の出力信号と前記信号判定
器の出力信号とを受けて加算及び乗算のみを行って出力
する分子項計算部と、前記信号判定器の出力信号を受け
て組合せて出力する組合せ論理部と、前記分子項計算部
から出力された分子項計算値を存在可能な分母項の全て
の場合に対してそれぞれビット移動した値の内、一部を
加算して実際値により近い値を得るようにする加算器
と、前記分子項計算部から出力された分子項計算値を存
在可能な分母項の全ての場合に対してそれぞれビット移
動した値の内、一部を減算して実際値により近い値を得
るようにする減算器と、前記組合せ論理部の出力信号を
制御信号とし、複数の端子を通じて入力される前記分子
項計算部から出力された値を存在可能な分母項の全ての
場合に対してそれぞれビット移動した値と前記加算器及
び減算器の出力値の内、実際値に最も近い一つの値を選
択して出力するマルチプレクサとから構成される。
相誤差検出器は、前記復調器の出力信号と前記信号判定
器の出力信号とを受けて加算及び乗算のみを行って出力
する分子項計算部と、前記信号判定器の出力信号を受け
て組合せて出力する組合せ論理部と、前記分子項計算部
から出力された分子項計算値を存在可能な分母項の全て
の場合に対してそれぞれビット移動した値の内、一部を
加算して実際値により近い値を得るようにする加算器
と、前記分子項計算部から出力された分子項計算値を存
在可能な分母項の全ての場合に対してそれぞれビット移
動した値の内、一部を減算して実際値により近い値を得
るようにする減算器と、前記組合せ論理部の出力信号を
制御信号とし、複数の端子を通じて入力される前記分子
項計算部から出力された値を存在可能な分母項の全ての
場合に対してそれぞれビット移動した値と前記加算器及
び減算器の出力値の内、実際値に最も近い一つの値を選
択して出力するマルチプレクサとから構成される。
【００１３】さらにまた、前記ビット移動を用いる位相
誤差検出器は、ＲＯＭ又は組合せ論理回路からなる信号
判定器と、前記復調器の出力信号と前記ＲＯＭ又は組合
せ論理回路からなる信号判定器の出力信号とを受けて加
算及び乗算のみを行って出力する分子項計算部と、前記
ＲＯＭ又は組合せ論理回路からなる信号判定器の出力信
号を制御信号とし、前記分子項計算部から出力された値
を存在可能な分母項の全ての場合に対してそれぞれビッ
ト移動した値を受ける複数の端子を通じて入力された値
の内、実際値に最も近い一つの値を選択して出力するマ
ルチプレクサとから構成されることが望ましい。
誤差検出器は、ＲＯＭ又は組合せ論理回路からなる信号
判定器と、前記復調器の出力信号と前記ＲＯＭ又は組合
せ論理回路からなる信号判定器の出力信号とを受けて加
算及び乗算のみを行って出力する分子項計算部と、前記
ＲＯＭ又は組合せ論理回路からなる信号判定器の出力信
号を制御信号とし、前記分子項計算部から出力された値
を存在可能な分母項の全ての場合に対してそれぞれビッ
ト移動した値を受ける複数の端子を通じて入力された値
の内、実際値に最も近い一つの値を選択して出力するマ
ルチプレクサとから構成されることが望ましい。
【００１４】
【実施例】以下、本発明の好適実施例について、添付図
面を参照して詳細に説明する。図１に示されているよう
に、この発明の位相誤差検出器を備えた判定による搬送
波復元回路は、複素数乗算器で構成され入力された搬送
波の周波数及び位相を調整して原信号として復調出力す
る復調器１と、復調器１の出力信号(Re(qk),Im(qk)) を
特定シンボルと判定して出力する信号判定器２と、復調
器１の出力信号(Re(qk),Im(qk))と信号判定器２の出力
信号(Re (Ak),Im(Ak))とを受けてビット移動を用いて位
相誤差を演算して出力する位相誤差検出器６と、その位
相誤差検出器６の出力信号を受けて低域通過させるルー
プフィルタ４と、ループフィルタ４の出力信号を受けて
復調器１に入力される搬送波の周波数及び位相を調整す
るための信号を復調器１へ出力する電圧制御発振器５と
から構成されている。
面を参照して詳細に説明する。図１に示されているよう
に、この発明の位相誤差検出器を備えた判定による搬送
波復元回路は、複素数乗算器で構成され入力された搬送
波の周波数及び位相を調整して原信号として復調出力す
る復調器１と、復調器１の出力信号(Re(qk),Im(qk)) を
特定シンボルと判定して出力する信号判定器２と、復調
器１の出力信号(Re(qk),Im(qk))と信号判定器２の出力
信号(Re (Ak),Im(Ak))とを受けてビット移動を用いて位
相誤差を演算して出力する位相誤差検出器６と、その位
相誤差検出器６の出力信号を受けて低域通過させるルー
プフィルタ４と、ループフィルタ４の出力信号を受けて
復調器１に入力される搬送波の周波数及び位相を調整す
るための信号を復調器１へ出力する電圧制御発振器５と
から構成されている。
【００１５】前記のビット移動を用いる位相誤差検出器
６は、図２に示す構成を備えている。ここで、分母項｜
Ａk ｜2 の数は、一例として図６に示した信号座標を有
する３２値直交位相振幅変調（３２ＱＡＭ）の場合と同
様に五つ存在する。すなわち、図２の位相誤差検出器６
は、復調器１の出力信号(Re(qk),Im(qk)) と信号判定器
２の出力信号(Re(Ak),Im(Ak)) とを受けて加算及び乗算
処理のみを行って出力する分子項計算部３１と、信号判
定器２の出力信号(Re(Ak),Im(Ak)) を受けて組合せて出
力する組合せ論理部３６と、組合せ論理部３６の出力信
号を制御信号とし分子項計算部３１から出力された値を
１ビット移動して受ける端子（Ａ）、３ビット移動して
受ける端子（Ｂ）、４ビット移動して受ける端子
（Ｃ）、及び５ビット移動して受ける端子（Ｄ，Ｅ）を
通じて入力された値の内、実際の値に最も近い一つの値
を選択して出力するマルチプレクサ３７とから構成され
る。
６は、図２に示す構成を備えている。ここで、分母項｜
Ａk ｜2 の数は、一例として図６に示した信号座標を有
する３２値直交位相振幅変調（３２ＱＡＭ）の場合と同
様に五つ存在する。すなわち、図２の位相誤差検出器６
は、復調器１の出力信号(Re(qk),Im(qk)) と信号判定器
２の出力信号(Re(Ak),Im(Ak)) とを受けて加算及び乗算
処理のみを行って出力する分子項計算部３１と、信号判
定器２の出力信号(Re(Ak),Im(Ak)) を受けて組合せて出
力する組合せ論理部３６と、組合せ論理部３６の出力信
号を制御信号とし分子項計算部３１から出力された値を
１ビット移動して受ける端子（Ａ）、３ビット移動して
受ける端子（Ｂ）、４ビット移動して受ける端子
（Ｃ）、及び５ビット移動して受ける端子（Ｄ，Ｅ）を
通じて入力された値の内、実際の値に最も近い一つの値
を選択して出力するマルチプレクサ３７とから構成され
る。
【００１６】このように構成された本発明は、位相誤差
演算においてビット移動を用い、除算演算した結果に最
も近い値が得られるようにしている。すなわち、２のＮ
乗で除算又は乗算するものである。ここで、分母項（｜
Ａk ｜2 ）はＡ，Ｂ，Ｃ，Ｄ，Ｅの５種が存在し、各場
合に対する最も近似の２のＮ乗の値は次のようになる。
演算においてビット移動を用い、除算演算した結果に最
も近い値が得られるようにしている。すなわち、２のＮ
乗で除算又は乗算するものである。ここで、分母項（｜
Ａk ｜2 ）はＡ，Ｂ，Ｃ，Ｄ，Ｅの５種が存在し、各場
合に対する最も近似の２のＮ乗の値は次のようになる。
【００１７】
【００１８】ここで、Ｎが負数である場合は最下位ビッ
ト（ＬＳＢ）方向に移動し、正数である場合には最上位
ビット（ＭＳＢ）方向に移動する。したがって、分母項
（｜Ａk ｜2 ）に応じて位相誤差計算式の分子項を計算
した結果をＮだけ移動すると、除算した結果に近い値を
得ることができる。分子項の計算が出力されると、存在
可能な分母項（｜Ａk ｜2 ）の全ての場合に対してそれ
ぞれ最も近似の値を得るようにビット移動を行い、その
内該当する分母項（｜Ａk ｜2 ）に合致する値をマルチ
プレクサ３７へ出力させる。マルチプレクサ３７の出力
は、分母項（｜Ａk ｜2 ）により制御されるべきである
ので、判定基準出力を入力として簡単な組合せ論理回路
で構成することができる。すなわち、ビット移動はシフ
トレジスタによってではなくマルチプレクサ３７に連結
する方法に変更して実行することができる。例えば、分
子項の演算出力と同じビット長のマルチプレクサ３７の
出力を得ようとすると、Ｎビット移動するためには最上
位ビット（ＭＳＢ）をＮビット拡張し、その代わりに最
下位ビット（ＬＳＢ）からＮビットは捨ててマルチプレ
クサ３７に連結する。
ト（ＬＳＢ）方向に移動し、正数である場合には最上位
ビット（ＭＳＢ）方向に移動する。したがって、分母項
（｜Ａk ｜2 ）に応じて位相誤差計算式の分子項を計算
した結果をＮだけ移動すると、除算した結果に近い値を
得ることができる。分子項の計算が出力されると、存在
可能な分母項（｜Ａk ｜2 ）の全ての場合に対してそれ
ぞれ最も近似の値を得るようにビット移動を行い、その
内該当する分母項（｜Ａk ｜2 ）に合致する値をマルチ
プレクサ３７へ出力させる。マルチプレクサ３７の出力
は、分母項（｜Ａk ｜2 ）により制御されるべきである
ので、判定基準出力を入力として簡単な組合せ論理回路
で構成することができる。すなわち、ビット移動はシフ
トレジスタによってではなくマルチプレクサ３７に連結
する方法に変更して実行することができる。例えば、分
子項の演算出力と同じビット長のマルチプレクサ３７の
出力を得ようとすると、Ｎビット移動するためには最上
位ビット（ＭＳＢ）をＮビット拡張し、その代わりに最
下位ビット（ＬＳＢ）からＮビットは捨ててマルチプレ
クサ３７に連結する。
【００１９】前記のビット移動を用いた位相誤差検出器
の他の実施例の構成を図３に示す。ここで、分母項（｜
Ａk ｜2 ）の数は、一例として図６に示した信号座標を
有する３２値直交位相振幅変調（３２ＱＡＭ）の場合と
同様に五つ存在する。すなわち、この実施例のビット移
動を用いた位相誤差検出器６は、復調器１の出力信号(R
e(qk),Im(qk)) と信号判定器２の出力信号(Re(Ak),Im(A
k)) とを受けて、加算及び乗算演算のみを行って出力す
る分子項計算部３１と、信号判定器２の出力信号(Re(A
k),Im(Ak)) を受けて組合せて出力する組合せ論理部３
６と、分子項計算部３１から出力された分子項計算値を
４ビット移動した値と５ビット移動した値とを加算する
加算器３８と、分子項計算部３１から出力された分子項
計算値を４ビット移動した値から７ビット移動した値を
減算する減算器３９と、組合せ論理部３６の出力信号を
制御信号とし、分子項計算部３１から出力された値を１
ビット移動して受ける端子（Ａ）、加算器３８の出力値
を受ける端子（Ｂ）、減算器３９の出力値を受ける端子
（Ｃ）、及び分子項計算部３１から出力された値を５ビ
ット移動して受ける端子（Ｄ，Ｅ）を通じて入力された
値の内、実際の値に最も近似した一つの値を選択して出
力するマルチプレクサ３７とから構成される。
の他の実施例の構成を図３に示す。ここで、分母項（｜
Ａk ｜2 ）の数は、一例として図６に示した信号座標を
有する３２値直交位相振幅変調（３２ＱＡＭ）の場合と
同様に五つ存在する。すなわち、この実施例のビット移
動を用いた位相誤差検出器６は、復調器１の出力信号(R
e(qk),Im(qk)) と信号判定器２の出力信号(Re(Ak),Im(A
k)) とを受けて、加算及び乗算演算のみを行って出力す
る分子項計算部３１と、信号判定器２の出力信号(Re(A
k),Im(Ak)) を受けて組合せて出力する組合せ論理部３
６と、分子項計算部３１から出力された分子項計算値を
４ビット移動した値と５ビット移動した値とを加算する
加算器３８と、分子項計算部３１から出力された分子項
計算値を４ビット移動した値から７ビット移動した値を
減算する減算器３９と、組合せ論理部３６の出力信号を
制御信号とし、分子項計算部３１から出力された値を１
ビット移動して受ける端子（Ａ）、加算器３８の出力値
を受ける端子（Ｂ）、減算器３９の出力値を受ける端子
（Ｃ）、及び分子項計算部３１から出力された値を５ビ
ット移動して受ける端子（Ｄ，Ｅ）を通じて入力された
値の内、実際の値に最も近似した一つの値を選択して出
力するマルチプレクサ３７とから構成される。
【００２０】この実施例に係るビット移動を用いた位相
誤差検出器の動作は、図２の位相誤差検出器の動作と同
様である。ここで、端子（Ｂ）の場合は、（１／１６）
＋（１／３２）の結果が３ビット移動した結果である１
／８より１／１０に近いので、４ビット移動した結果と
５ビット移動した結果とを加算して得る。端子（Ｃ）の
場合は、（１／１６）−（１／２８）の結果が４ビット
移動した結果である１／１６より１／１８に近いので、
４ビット移動した結果から７ビット移動した結果を引い
て得る。
誤差検出器の動作は、図２の位相誤差検出器の動作と同
様である。ここで、端子（Ｂ）の場合は、（１／１６）
＋（１／３２）の結果が３ビット移動した結果である１
／８より１／１０に近いので、４ビット移動した結果と
５ビット移動した結果とを加算して得る。端子（Ｃ）の
場合は、（１／１６）−（１／２８）の結果が４ビット
移動した結果である１／１６より１／１８に近いので、
４ビット移動した結果から７ビット移動した結果を引い
て得る。
【００２１】前記のビット移動を用いた位相誤差検出器
３のさらに他の実施例の構成を図４に示す。ここで、分
母項（｜Ａk ｜2 ）の数は、一例として図６に示した信
号座標を有する３２値直交位相振幅変調（３２ＱＡＭ）
の場合と同様に五つ存在する。すなわち、この実施例の
位相誤差検出器は、図１での信号判定器２をＲＯＭ又は
組合せ論理回路でなる信号判定器７で構成し、復調器１
の出力信号(Re(qk),Im(qk)) とＲＯＭ又は組合せ論理回
路でなる信号判定器７の出力信号(Re(Ak),Im(Ak)) とを
受けて、加算及び乗算演算のみを行って出力する分子項
計算部３１と、ＲＯＭ又は組合せ論理回路でなる信号判
定器７の出力信号(Re (Ak),Im(Ak))を制御信号とし、分
子項計算部３１から出力された値を１ビット移動して受
ける端子（Ａ）、３ビット移動して受ける端子（Ｂ）、
４ビット移動して受ける端子（Ｃ）、及び５ビット移動
して受ける端子（Ｄ，Ｅ）を通じて入力された値の内、
実際の値に最も近似した一つの値を選択して出力するマ
ルチプレクサ３７とから構成される。
３のさらに他の実施例の構成を図４に示す。ここで、分
母項（｜Ａk ｜2 ）の数は、一例として図６に示した信
号座標を有する３２値直交位相振幅変調（３２ＱＡＭ）
の場合と同様に五つ存在する。すなわち、この実施例の
位相誤差検出器は、図１での信号判定器２をＲＯＭ又は
組合せ論理回路でなる信号判定器７で構成し、復調器１
の出力信号(Re(qk),Im(qk)) とＲＯＭ又は組合せ論理回
路でなる信号判定器７の出力信号(Re(Ak),Im(Ak)) とを
受けて、加算及び乗算演算のみを行って出力する分子項
計算部３１と、ＲＯＭ又は組合せ論理回路でなる信号判
定器７の出力信号(Re (Ak),Im(Ak))を制御信号とし、分
子項計算部３１から出力された値を１ビット移動して受
ける端子（Ａ）、３ビット移動して受ける端子（Ｂ）、
４ビット移動して受ける端子（Ｃ）、及び５ビット移動
して受ける端子（Ｄ，Ｅ）を通じて入力された値の内、
実際の値に最も近似した一つの値を選択して出力するマ
ルチプレクサ３７とから構成される。
【００２２】この実施例の位相誤差検出器の動作は、図
２の位相誤差検出器の動作と同様である。マルチプレク
サ３７の制御信号は、ＲＯＭ又は組合せ論理回路でなる
信号判定器７を通じて出力されるように動作する。
２の位相誤差検出器の動作と同様である。マルチプレク
サ３７の制御信号は、ＲＯＭ又は組合せ論理回路でなる
信号判定器７を通じて出力されるように動作する。
【００２３】前述のように構成された本発明の判定によ
る搬送波復元回路に用いられる位相誤差検出器は、分母
項（｜Ａk ｜2 ）が五つに限定されることなく、分母項
（｜Ａk ｜2 ）の大きさに応じてビット移動されるビッ
ト数を変化させることが可能であり、ビット移動してマ
ルチプレクサ３７に入力する端子の数も変化させること
ができる。
る搬送波復元回路に用いられる位相誤差検出器は、分母
項（｜Ａk ｜2 ）が五つに限定されることなく、分母項
（｜Ａk ｜2 ）の大きさに応じてビット移動されるビッ
ト数を変化させることが可能であり、ビット移動してマ
ルチプレクサ３７に入力する端子の数も変化させること
ができる。
【００２４】
【発明の効果】以上説明したように、この発明に係る判
定による搬送波復元回路によれば、全体回路構成が簡略
化され、復調に要する演算時間が短縮されて、位相固定
ループの追従性能を向上させることができる。
定による搬送波復元回路によれば、全体回路構成が簡略
化され、復調に要する演算時間が短縮されて、位相固定
ループの追従性能を向上させることができる。
【図１】本発明の搬送波復元回路の全体ブロック図であ
る。
る。
【図２】本発明の一実施例に係る位相誤差検出器のブロ
ック図である。
ック図である。
【図３】本発明の他の実施例に係る位相誤差検出器のブ
ロック図である。
ロック図である。
【図４】本発明のさらに他の実施例に係る位相誤差検出
器のブロック図である。
器のブロック図である。
【図５】従来の搬送波復元回路の全体ブロック図であ
る。
る。
【図６】３２値直交位相振幅変調の信号座標を示す説明
図である。
図である。
【図７】伝送信号の位相回転を示す説明図である。
【図８】従来の位相誤差検出器のブロック図である。
１ 復調器 ２ 信号判定器 ３ 位相誤差検出器 ４ ループフィルタ ５ 電圧制御発振器 ６ ビット移動を用いた位相誤差検出器 ７ ＲＯＭ又は組合せ論理回路からなる信号判定器 ３１ 分子項計算部 ３２ 第１絶対値変換部 ３３ 第２絶対値変換部 ３４ 乗算器 ３５ 除算器 ３６ 組合せ論理部 ３７ マルチプレクサ
Claims (4)
- 【請求項１】 入力される搬送波の周波数及び位相を調
整して原信号として復調出力する復調器(1) と、該復調
器(1) の出力信号(Re(qk),Im(qk)) を特定シンボルと判
定して出力する信号判定器(2) と、前記復調器(1) の出
力信号 (Re(qk),Im(qk))と前記信号判定器(2) の出力信
号(Re(Ak),Im(Ak)) とを受け、ビット移動することによ
って位相誤差を計算して出力するビット移動を用いる位
相誤差検出器(6) と、該ビット移動を用いる位相誤差検
出器(6) の出力信号を受けて低域通過させるループフィ
ルタ(4) と、該ループフィルタ(4) の出力信号を受け
て、前記復調器(1) に入力される搬送波の周波数及び位
相を調整するための信号を該復調器(1) へ出力する電圧
制御発振器(5) とから構成されることを特徴とする位相
誤差検出器を備えた判定による搬送波復元回路。 - 【請求項２】 前記ビット移動を用いる位相誤差検出器
(6) は、前記復調器(1) の出力信号(Re(qk),Im(qk)) と
前記信号判定器(2) の出力信号(Re(Ak),Im(Ak)) とを受
けて加算及び乗算のみを行って出力する分子項計算部(3
1)と、前記信号判定器(2) の出力信号 (Re(Ak),Im(A
k)) を受けて組合せて出力する組合せ論理部(36)と、該
組合せ論理部(36)の出力信号を制御信号とし、前記分子
項計算部(31)から出力された値を存在可能な分母項（｜
Ａｋ｜2 ）の全ての場合に対してそれぞれビット移動し
て受ける複数の端子を通じて入力された値の内、実際値
に最も近い一つの値を選択して出力するマルチプレクサ
(37)とから構成されることを特徴とする請求項１に記載
の位相誤差検出器を備えた判定による搬送波復元回路。 - 【請求項３】 前記ビット移動を用いる位相誤差検出器
(6) は、前記復調器(1) の出力信号(Re(qk),Im(qk)) と
前記信号判定器(2) の出力信号(Re(Ak),Im(Ak)) とを受
けて加算及び乗算のみを行って出力する分子項計算部(3
1)と、前記信号判定器(2) の出力信号 (Re(Ak),Im(A
k)) を受けて組合せて出力する組合せ論理部(36)と、前
記分子項計算部(31)から出力された分子項計算値を存在
可能な分母項（｜Ａｋ｜2 ）の全ての場合に対してそれ
ぞれビット移動した値の内、一部を加算して実際値によ
り近い値を得るようにする加算器(38)と、前記分子項計
算部(31)から出力された分子項計算値を存在可能な分母
項（｜Ａｋ｜2 ）の全ての場合に対してそれぞれビット
移動した値の内、一部を減算して実際値により近い値を
得るようにする減算器(39)と、前記組合せ論理部(36)の
出力信号を制御信号とし、複数の端子を通じて入力され
る前記分子項計算部(31)から出力された値を存在可能な
分母項（｜Ａｋ｜2 ）の全ての場合に対してそれぞれビ
ット移動した値と前記加算器(38)及び減算器(39)の出力
値の内、実際値に最も近い一つの値を選択して出力する
マルチプレクサ(37)とから構成されることを特徴とする
請求項１に記載の位相誤差検出器を備えた判定による搬
送波復元回路。 - 【請求項４】 前記ビット移動を用いる位相誤差検出器
(6) は、ＲＯＭ又は組合せ論理回路からなる信号判定器
(7) と、前記復調器(1) の出力信号(Re(qk),Im(qk)) と
前記ＲＯＭ又は組合せ論理回路からなる信号判定器(7)
の出力信号(Re(Ak),Im(Ak)) とを受けて加算及び乗算の
みを行って出力する分子項計算部(31)と、前記ＲＯＭ又
は組合せ論理回路からなる信号判定器(7) の出力信号を
制御信号とし、前記分子項計算部(31)から出力された値
を存在可能な分母項（｜Ａｋ｜2 ）の全ての場合に対し
てそれぞれビット移動した値を受ける複数の端子を通じ
て入力された値の内、実際値に最も近い一つの値を選択
して出力するマルチプレクサ(37)とから構成されること
を特徴とする請求項１に記載の位相誤差検出器を備えた
判定による搬送波復元回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930030554A KR970000661B1 (ko) | 1993-12-29 | 1993-12-29 | 위상오차 검출기를 사용한 판정의거 반송파 복원회로 |
| KR93-30554 | 1993-12-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07212428A true JPH07212428A (ja) | 1995-08-11 |
| JP2869353B2 JP2869353B2 (ja) | 1999-03-10 |
Family
ID=19373565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6317915A Expired - Fee Related JP2869353B2 (ja) | 1993-12-29 | 1994-12-21 | 位相誤差検出器を備えた判定による搬送波復元回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5572550A (ja) |
| JP (1) | JP2869353B2 (ja) |
| KR (1) | KR970000661B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100937406B1 (ko) * | 2002-10-31 | 2010-01-18 | 엘지전자 주식회사 | 반송파 복구를 위한 간략화된 위상 오차 검출기 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6738429B1 (en) | 1999-06-01 | 2004-05-18 | Harris Corporation | Decision-directed carrier frequency detector and method for QAM |
| KR100333704B1 (ko) * | 1999-06-21 | 2002-04-24 | 박종섭 | 위상잡음에 따른 위상회전오류 극복을 위한 결정영역 수정회로 |
| US7218697B2 (en) * | 2003-11-25 | 2007-05-15 | Itt Manufacturing Enterprises, Inc. | Digital phase detector for periodically alternating signals |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03237841A (ja) * | 1990-02-15 | 1991-10-23 | Nec Corp | 搬送波位相制御ループ回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2505111B1 (fr) * | 1981-04-29 | 1986-04-18 | Labo Electronique Physique | Dispositif de recuperation de porteuse pour une modulation d'amplitude et de phase a seize etats et systeme de reception de donnees numeriques comprenant un tel dispositif |
| CA1279906C (en) * | 1987-12-24 | 1991-02-05 | Hizuru Nawata | Carrier recovery circuit for offset qpsk demodulators |
| US5150384A (en) * | 1990-09-28 | 1992-09-22 | Motorola, Inc. | Carrier recovery method and apparatus having an adjustable response time determined by carrier signal parameters |
| US5184091A (en) * | 1991-06-04 | 1993-02-02 | Zenith Electronics Corporation | Circuit for phase locking an oscillator within any one of a plurality of frequency ranges |
| US5272730A (en) * | 1991-12-20 | 1993-12-21 | Vlsi Technology, Inc. | Digital phase-locked loop filter |
-
1993
- 1993-12-29 KR KR1019930030554A patent/KR970000661B1/ko not_active IP Right Cessation
-
1994
- 1994-12-20 US US08/359,585 patent/US5572550A/en not_active Expired - Lifetime
- 1994-12-21 JP JP6317915A patent/JP2869353B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03237841A (ja) * | 1990-02-15 | 1991-10-23 | Nec Corp | 搬送波位相制御ループ回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100937406B1 (ko) * | 2002-10-31 | 2010-01-18 | 엘지전자 주식회사 | 반송파 복구를 위한 간략화된 위상 오차 검출기 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5572550A (en) | 1996-11-05 |
| KR970000661B1 (ko) | 1997-01-16 |
| KR950022251A (ko) | 1995-07-28 |
| JP2869353B2 (ja) | 1999-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5097220A (en) | Circuit for demodulating psk modulated signal by differential-defection | |
| EP0464814B1 (en) | Demodulator circuit for demodulating PSK modulated signals | |
| JP3728573B2 (ja) | 復調装置 | |
| US5982821A (en) | Frequency discriminator and method and receiver incorporating same | |
| EP0692895B1 (en) | Demodulator using differential detection | |
| AU4964490A (en) | A method of controlling the frequency of a coherent radio receiver and apparatus for carrying out the method | |
| JPH11284677A (ja) | 復調器とこれを用いたディジタル無線通信システム | |
| CA1145401A (en) | Phase synchronizing circuit for use in multi-level, multi-phase, superposition- modulated signal transmission system | |
| US5528631A (en) | π/4 shifted DQPSK modulator | |
| JPH0621992A (ja) | 復調器 | |
| JPH07212428A (ja) | 位相誤差検出器を備えた判定による搬送波復元回路 | |
| JPH11331291A (ja) | 自動利得制御方法および自動利得制御を備えた復調装置 | |
| JPH0779363B2 (ja) | 遅延検波回路 | |
| JPH09247228A (ja) | 直交復調装置 | |
| JP3394788B2 (ja) | 周波数弁別器 | |
| JPH07221805A (ja) | 自動周波数制御装置 | |
| US6246730B1 (en) | Method and arrangement for differentially detecting an MPSK signal using a plurality of past symbol data | |
| JP2996167B2 (ja) | 自動周波数制御装置 | |
| JP2853728B2 (ja) | ディジタル復調回路 | |
| JP3182376B2 (ja) | ダイバーシチ受信装置 | |
| JPH06132996A (ja) | π／４シフトＱＰＳＫ復調回路 | |
| JP3109452B2 (ja) | Ｐｓｋ復調回路 | |
| JP2002094592A (ja) | ディジタル復調装置 | |
| JP3948907B2 (ja) | 位相検出装置 | |
| JP2705363B2 (ja) | 自動干渉除去装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316303 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081225 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |