JP3109452B2 - Psk復調回路 - Google Patents

Psk復調回路

Info

Publication number
JP3109452B2
JP3109452B2 JP09166527A JP16652797A JP3109452B2 JP 3109452 B2 JP3109452 B2 JP 3109452B2 JP 09166527 A JP09166527 A JP 09166527A JP 16652797 A JP16652797 A JP 16652797A JP 3109452 B2 JP3109452 B2 JP 3109452B2
Authority
JP
Japan
Prior art keywords
phase error
phase
signal
carrier
detector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09166527A
Other languages
English (en)
Other versions
JPH10341264A (ja
Inventor
收 稲川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP09166527A priority Critical patent/JP3109452B2/ja
Publication of JPH10341264A publication Critical patent/JPH10341264A/ja
Application granted granted Critical
Publication of JP3109452B2 publication Critical patent/JP3109452B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、PSK(Phase S
hift Keying)復調回路に関する。
【0002】
【従来の技術】PSK復調における主要な技術の1つに
搬送波再生があるが、これはPSK変調器から送信され
た信号から搬送波を再生し、信号を復調する技術であ
る。PSK復調器の搬送波再生回路は、一般に、図2に
示すような構成になっている。
【0003】図2を参照すると、入力端子1に入力され
たPSK信号を2分岐し、電圧制御型発振器(「VC
O」という)2の出力と、VCO2の出力からπ/2移
相器3で得られる信号により、乗算検波器4、5で直交
復調される。
【0004】直交復調されたアナログ同相信号Iとアナ
ログ直交信号Qを、ローパスフィルタ(LPF)6、7
をそれぞれ介して、A/D変換器8、9で符号化するこ
とにより、ディジタル同相信号IDとディジタル直交信
号QDを得る。
【0005】ディジタル同相信号IDとディジタル直交
信号QDは、それぞれロールオフフィルタ10、11を
介して、搬送波位相誤差検出器14に入力される。
【0006】搬送波位相誤差検出器14で求められた位
相誤差は、ループフィルタ15で帯域制限された後に、
VCO2を制御する。
【0007】図2を参照して、π/2移相器3、乗算検
波器4、5、ローパスフィルタ6、7、A/D変換器
8、9、ロールオフフィルタ10、11、搬送波位相誤
差検出器14、ループフィルタ15、及びVCO2から
なるループでPLL(Phase Locked Loop;位相同期
ループ)を構成し、PSK変調信号に同期した搬送波を
再生し、同相復調信号IO、直交復調信号QO信号を復調
することができる。
【0008】搬送波位相誤差検出器14は、入力された
信号と、再生された信号の位相のずれを検出する回路で
あるが、搬送波のロック点は、変調相数と信号復調点の
位相によって異なるため、伝送方式(本明細書では、P
SKを含む変調方式で、PSK変調における変調相数
と、復調信号点の位相を指す)が変わると、搬送波位相
誤差検出器も伝送方式毎に変えなければならない。
【0009】従って、1つの復調器で複数の伝送方式に
対応する場合、搬送波位相誤差検出器14はそれぞれ伝
送方式毎に位相誤差検出器が必要となる。
【0010】2、4、8、16相に対応した、従来の搬
送波位相誤差検出器の構成を、図11に示す。図11を
参照すると、復調同相信号17と復調直交信号18は、
BPSK位相誤差検出器30、QPSK位相誤差検出器
31、8PSK位相誤差検出器32、及び、16PSK
位相誤差検出器33にそれぞれ入力される。BPSK位
相誤差検出器30、QPSK位相誤差検出器31、8P
SK位相誤差検出器32、16PSK位相誤差検出器3
3の出力はセレクタ34に入力され、伝送方式入力16
によって、伝送方式に合った、位相誤差が選択され、位
相誤差量21として出力される。
【0011】
【発明が解決しようとする課題】しかしながら、上記し
た従来技術は、回路規模が大きい、という問題点を有し
ている。
【0012】その理由は、8、16相等、変調相数の大
きい搬送波位相誤差検出器は、伝送方式毎に大きなRO
M(読出専用メモリ)テーブルを必要とするからであ
る。
【0013】図11において、BPSK位相誤差検出器
30、QPSK位相誤差検出器31、8PSK位相誤差
検出器32、及び、16PSK位相誤差検出器33の位
相誤差検出器の算出式の例を次に示す。同相信号入力1
7をI、直交信号入力18をQとしている。
【0014】
【数1】
【0015】上式(1)、(2)、(3)、(4)から
分かるように、変調相数が大きくなるほど、式の演算内
容は複雑になる。
【0016】また、搬送波位相誤差検出器は、PLLル
ープ内にある。演算によって搬送波位相誤差検出器の遅
延が大きくなると、ループ遅延が大きくなり、ループ帯
域を広げられない。そして、ループ帯域が狭いとロック
しにくいため、問題である。
【0017】そして、遅延を少なくするために、ROM
(リードオンリメモリ)テーブルを用いる。
【0018】しかし、ROMテーブルの回路規模(記憶
容量)は大きなものとなる。
【0019】図11において、8PSK位相誤差検出器
32、16PSK位相誤差検出器33にROMテーブル
を用いると、2の(端子17のビット数+端子18のビ
ット数)のべき乗分のワードサイズのROMが2つ必要
になる。
【0020】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、回路規模を縮減
し、複数の伝送方式に対応可能とした搬送波位相誤差検
出器を提供することにある。
【0021】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、数種類のPSK変調を含む変調信号を復
調する復調器の搬送波再生回路の一部をなす搬送波位相
誤差検出器において、入力信号の絶対位相を検出する
対位相検出手段と、前記絶対位相と伝送方式情報から搬
送波位相誤差演算により求める位相誤差算出手段
と、を有し、伝送方式に応じて前記位相誤差算出手段の
前記演算を可変させることで、複数の伝送方式に対して
搬送波位相誤差検出器を共通化してなる、ことを特徴と
する。
【0022】[発明の概要]本発明においては、伝送方
式毎の位相誤差検出器を共通化することで、回路規模を
縮小するようにしたものである。具体的には、図1に示
すように、搬送波位相誤差検出器14は、絶対位相検出
器1と、位相誤差算出器2で構成される。何種類の伝送
方式に対応しても、最も回路規模の大きい絶対位相検出
器は1つしか要らないので、多くの位相相数に対応した
システムでは回路規模が縮小できる。ここで用いる位相
誤差算出回路は、変調相数が大きくなっても演算が複雑
になることはない。また、伝送方式が変わっても変調感
度が変わることがない。
【0023】
【発明の実施の形態】本発明の実施の形態について図面
を参照して以下に説明する。図1は、本発明の実施の形
態をなす搬送波位相誤差検出器の詳細構成をブロック図
にて示したものである。
【0024】図1を参照すると、本発明の実施の形態の
搬送波位相誤差検出回路は、入力として、同相信号復調
入力17、直交信号復調入力18、伝送方式を指定する
信号入力16の各端子を有し、出力として、搬送波位相
誤差量出力21の端子を有し、絶対位相検出器19と位
相誤差検出器20との回路ブロックを有する。
【0025】図1に示した本発明の実施の形態の位相誤
差検出器の動作について説明する。
【0026】同相信号復調入力17と、直交信号復調入
力18から、入力信号の絶対位相を絶対位相検出器19
で検出し、搬送波位相誤差量を絶対位相と変調相数入力
16から、位相誤差算出器20で算出する。
【0027】信号点が、図3に示すような配置の場合、
本発明の実施の形態の位相誤差算出器では、以下の演算
を行う。変調相数を2m、絶対位相器出力をnビット精
度、絶対位相出力値をA(0≦A≦2n−1)とする。
但し、m、nは自然数、Aは整数とする。但し、演算子
%は剰余演算を示している。
【0028】 (位相誤差)=A%2(n-m)−2(n-1-m) …(5)
【0029】信号点が、図4に示すように、図3に示し
た信号点の位相を回転させた配置にある場合は、次式
(6)になる。
【0030】 (位相誤差)=(A+B)%2(n-m)−2(n-1-m) …(6)
【0031】ここで、上式(6)における、(A+B)
の演算は、nビットのオーバーフロー処理を行わない加
算であり、演算結果は、0≦(A+B)≦2n−1であ
る。
【0032】Bは、図3の信号点配置を基準とした位相
の回転量をθとすると、 B=2mθ/2π …(7) で表せる。但し、0≦B≦2n−1、整数で、右辺の演
算結果は、小数点以下四捨五入する。
【0033】
【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例を図面を参照して以下
に説明する。
【0034】[実施例1]図5は、本発明の第一の実施
例の搬送波位相誤差検出回路の構成を示す図である。な
お、搬送波再生回路の全体の構成は、図2に示した構成
と同様とされる。本実施例においては、搬送波位相誤差
検出回路の構成のみが、上記した従来技術と相違してい
るので、図6を参照して、本実施例について説明する。
【0035】本実施例は、2、4、8、16相のPSK
に対応し、各々の変調相数における信号点は、図3に示
すように配置されており、絶対位相出力は、10ビット
(0〜210−1)とされている。
【0036】図5を参照すると、本実施例は、入力に同
相信号復調入力17と直交信号復調入力18と伝送方式
入力16を有し、出力に搬送波位相誤差出力21を有
し、内部は、絶対位相検出器19と、位相誤差算出器2
0と、を有する。
【0037】位相誤差算出器20は、剰余算算出器22
と、減算器23と、セレクタ24、及びセレクタ25
と、を備えて構成されている。
【0038】本実施例の動作について説明する。同相信
号復調入力17と直交信号復調入力18から、絶対位相
検出器19で絶対位相が求められる。次に、絶対位相か
ら位相誤差算出器20で、伝送方式入力16に合った位
相誤差が求められ、搬送波位相誤差出力21に出力され
る。
【0039】位相誤差検出器20では、次の演算が行わ
れる。
【0040】変調相数は、2、4、8、16であるか
ら、上式(5)において、m=1、2、3、4である。
【0041】絶対位相出力は10ビットであるため、n
=10となる。
【0042】上式(5)より、各々の変調相数の時の位
相誤差算出式は、次のようになる。
【0043】 (2相位相誤差)=A%512−256 …(8) (4相位相誤差)=A%256−128 …(9) (6相位相誤差)=A%128−64 …(10) (16相位相誤差)=A%64−32 …(11)
【0044】位相誤差算出器が、上式(8)、(9)、
(10)、(11)の演算となるように、伝送方式入力
16によって、剰余算器22の割る数の入力と、減算器
23の引く数の入力とが、セレクタ24及びセレクタ2
5によって選択され、演算出力(減算器23の出力)が
位相誤差量となる。
【0045】以上の処理により得られる各々の伝送方式
での位相誤差検出特性を、図6に示す。図6において、
横軸は入力信号17、18の絶対位相、縦軸は位相誤差
量出力21である。
【0046】上記従来技術でも説明したように、搬送波
再生回路はPLLを構成している。図2を参照すると、
搬送波位相誤差検出器14で検出された位相誤差量は、
ループフィルタ11で帯域制限された後、VCO2に入
力され、直交復調において位相誤差がなくなる方向に制
御がかけられる。
【0047】従って、位相誤差が0の角度に収束するこ
とになり、ロック点に信号復調される。
【0048】図6に示されるように、変調相数がMであ
る場合、位相誤差が0の角度はM箇所存在する。従って
ロック点はM個存在し、図3に示される信号ロック点に
復調される。
【0049】[実施例2] 図7に、本発明の第二の実施例の搬送波再生回路の全体
ブロック図を示す。この実施例は、2種類のAPSK変
調信号に対応した例で、信号点は、図に示すように配
置されている。
【0050】絶対位相検出器19の出力は10ビット
(0〜210−1)とする。
【0051】図9において、伝送方式Aは、振幅が2値
で、振幅が0の状態では、4相のPSKで、振幅が1の
状態では16相のPSKとして変調されている。また伝
送方式Bは、振幅が2値で、振幅が0、1いずれの状態
でも、8相のPSKとして変調されているが、位相は、
22.5度違う。
【0052】図7を参照すると、本発明の第二の実施例
は、前記第一の実施例の全体ブロック図の構成(図2参
照)に、振幅値を算出するための2乗和算出回路34と
振幅判定回路35とを追加して構成されている。
【0053】振幅判定回路35で、2乗和算出回路の振
幅と基準値を比較して、信号の1または0を判定し、振
幅復調出力36に出力する。この出力は、搬送波位相誤
差検出器14にも入力される。
【0054】図8は、本発明の第二の実施例における搬
送波位相誤差検出器の詳細図である。図8を参照する
と、本実施例では、前記第一の実施例における搬送波位
相誤差検出回路(図6参照)に加えて、加算器26と、
加算器26への加算値を選択するセレクタ27と、振幅
値入力29と伝送方式入力16からセレクタ24、2
5、27へのセレクト信号を生成するデコーダ28と、
を更に備えた構成されている。
【0055】同相信号復調入力17と直交信号復調入力
18から、絶対位相検出器19で絶対位相が求められ、
次に絶対位相から位相誤差算出器20で、伝送方式入力
16と振幅値入力29から、位相誤差が求められ、搬送
波位相誤差出力21に出力される。
【0056】位相誤差検出器では、次の演算がされる。
上式(6)において、n=10とする。
【0057】伝送方式Aの振幅値0の時は、図3の4相
PSKと同じであるから、B=0、m=2とする。
【0058】伝送方式Aの振幅値1の時は、図3の16
相PSKを11.25度回転させたものであるから、B
=8、m=4とする。
【0059】伝送方式Bの振幅値0の時は、図3の8相
PSKと同じであるから、B=0、m=3とする。
【0060】伝送方式Bの振幅値0の時は、図3の8相
PSKを22.5度回転させたものであるから、B=1
6、m=3とする。
【0061】従って、各々の方式、振幅値によって、位
相誤差算出器では以下の演算が行われる。
【0062】 (伝送方式A、振幅値0の誤差) =(A+0)%256−128 …(12) (伝送方式A、振幅値1の誤差) =(A+8)%64−32 …(13) (伝送方式B、振幅値0の誤差) =(A+0)%128−64 …(14) (伝送方式B、振幅値1の誤差) =(A+16)%128−64 …(15)
【0063】図8を参照すると、位相誤差算出器20
は、上式(12)、(13)、(14)、(15)の演
算となるように、伝送方式入力16と振幅値入力29か
ら、デコーダ28で各セレクタのセレクト信号を生成す
る。
【0064】以上の処理により得られる位相誤差検出特
性を、図10に示す。図10の横軸は入力信号17、1
8の絶対位相、縦軸は位相誤差量出力21である。
【0065】搬送波位相誤差検出後、信号をロックし、
復調する過程は、前記第一の実施例と同様なので省略す
る。
【0066】
【発明の効果】以上説明したように、本発明によれば、
搬送波位相誤差検出器の回路規模を縮減できるという効
果を奏する。
【0067】その理由は、本発明においては、絶対位相
から演算により各伝送方式の搬送波位相誤差を算出する
手法を用いて、各伝送方式の搬送波位相誤差検出器を共
通化したことによる。
【図面の簡単な説明】
【図1】本発明の一実施例の搬送波位相誤差検出器の構
成を示すブロック図である。
【図2】搬送波再生回路全体を示すブロック図である。
【図3】PSK変調信号の信号点を示す図である。
【図4】図3の信号点の位相が回転した、PSK変調信
号の信号点を示す図である。
【図5】第一の実施例の搬送波位相誤差検出器の詳細を
示すブロック図である。
【図6】第一の実施例の位相誤差検出特性を示すグラフ
である。
【図7】第二の実施例の搬送波再生回路全体を示すブロ
ック図である。
【図8】第二の実施例の搬送波位相誤差検出回路の詳細
を示すブロック図である。
【図9】第二の実施例で伝送されてくるAPSK変調信
号の信号点を示す図である。
【図10】第二の実施例の位相誤差検出特性を示すグラ
フである。
【図11】従来の位相誤差検出器の構成を示すブロック
図である。
【符号の説明】
1 PSK変調信号入力端子 2 VCO 3 π/2移相器 4、5 乗算器 6、7 ローパスフィルタ 8、9 A/D変換器 10、11 ロールオフフィルタ 12 同相信号復調出力端子 13 直交信号復調出力端子 14 搬送波位相誤差検出回路 15 ループフィルタ 16 伝送方式入力端子 17 同相信号復調入力端子 18 直交信号復調入力端子 19 絶対位相検出器 20 位相誤差算出器 21 搬送波位相誤差量出力端子 22 剰余算器 23 減算器 24、25、27、34 セレクタ 26 加算器 28 デコーダ 29 振幅値入力端子 30 BPSK位相誤差検出器 31 QPSK位相誤差検出器 32 8PSK位相誤差検出器 33 16PSK位相誤差検出器 34 2乗和算出器 35 振幅値判定器 36 振幅値出力端子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−283744(JP,A) 特開 平2−32648(JP,A) 特開 平1−254040(JP,A) 特開 平7−58794(JP,A) 特開 平5−7229(JP,A) 特開 平6−244892(JP,A) 特開 平9−116589(JP,A) 特開 平7−297862(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04L 27/00 - 27/38

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】数種類のPSK変調を含む変調信号を復調
    する復調器の搬送波再生回路の一部をなす搬送波位相誤
    差検出器において、入力 信号の絶対位相を検出する絶対位相検出手段と、前記絶対位相と伝送方式情報から搬送波位相誤差量を演
    算により求める位相誤差算出手段と、 を有し、 伝送方式に応じて前記位相誤差算出手段の前記演算を可
    変させることで、複数の伝送方式に対して搬送波位相誤
    差検出器を共通化してなる、ことを特徴とする搬送波位
    相誤差検出器。
  2. 【請求項2】前記位相誤差算出器が、剰余算器と、減算
    器を備え、 前記伝送方式情報として変調相数情報により、前記剰余
    算器における除数、及び減算器における減算値を選択し
    て設定する手段を備えたことを特徴とする請求項記載
    の搬送波位相誤差検出器。
  3. 【請求項3】数種類のPSK変調を含む変調信号を復調
    する復調器の搬送波再生回路の一部をなす搬送波位相誤
    差検出器であって同相信号復調入力と直交信号復調入力から入力信号の絶
    対位相を検出する絶対位相検出器と搬送波位相誤差量を、前記絶対位相と、伝送方式情報か
    ら求める位相誤差算出器とを備えた搬送波位相誤差検出器において 、 前記位相誤差算出器が、加算器、剰余算器と、減算器を
    備え、 伝送方式及び振幅情報により、前記加算器における加算
    値、前記剰余算器における除数、及び減算器における減
    算値を選択して設定する手段を備えたことを特徴とする
    搬送波位相誤差検出器。
  4. 【請求項4】入力端子に入力されたPSK信号を2分岐
    し、電圧制御型発振器(「VCO」という)の出力と、
    前記VCOの出力からπ/2移相器で得られる信号によ
    り直交復調する第1、第2の乗算検波器と、 直交復調されたアナログ同相信号とアナログ直交信号を
    ローパスフィルタをそれぞれ介して入力するA/D変換
    器と、 前記A/D変換器から出力されるディジタル同相信号と
    ディジタル直交信号とをそれぞれロールオフフィルタを
    介して入力する請求項記載の前記搬送波位相誤差検出
    器と、 前記ロールオフフィルタの出力から振幅値を算出するた
    めの2乗和算出回路と、 前記2乗和算出回路の出力と基準値とから振幅を判定す
    る振幅判定回路と、を備え、 前記VCOが、前記搬送波位相誤差検出器で求められた
    位相誤差をループフィルタを介して入力する、 ことを特徴とする搬送波再生回路。
JP09166527A 1997-06-09 1997-06-09 Psk復調回路 Expired - Fee Related JP3109452B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09166527A JP3109452B2 (ja) 1997-06-09 1997-06-09 Psk復調回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09166527A JP3109452B2 (ja) 1997-06-09 1997-06-09 Psk復調回路

Publications (2)

Publication Number Publication Date
JPH10341264A JPH10341264A (ja) 1998-12-22
JP3109452B2 true JP3109452B2 (ja) 2000-11-13

Family

ID=15832967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09166527A Expired - Fee Related JP3109452B2 (ja) 1997-06-09 1997-06-09 Psk復調回路

Country Status (1)

Country Link
JP (1) JP3109452B2 (ja)

Also Published As

Publication number Publication date
JPH10341264A (ja) 1998-12-22

Similar Documents

Publication Publication Date Title
US6310513B1 (en) Demodulator and demodulation method for demodulating quadrature modulation signals
JP2797668B2 (ja) 直交検波方法および直交検波器
US6731698B1 (en) Quadrature demodulation circuit capable for canceling offset
JPH10308784A (ja) 復調装置
US7031399B2 (en) Demodulator having automatic quadrature control function
CA1145401A (en) Phase synchronizing circuit for use in multi-level, multi-phase, superposition- modulated signal transmission system
JP3856555B2 (ja) 位相角検出器及びそれを利用した周波数弁別器
JP4541403B2 (ja) 通信システムにおける搬送波再生で使われる方法および装置
JP3185867B2 (ja) 誤差検出方法および装置、信号復調方法および装置
JPH0621992A (ja) 復調器
JP3109452B2 (ja) Psk復調回路
JPH11331291A (ja) 自動利得制御方法および自動利得制御を備えた復調装置
JP2001053819A (ja) 位相回転エラーを補償するための位相検出装置
US5572550A (en) Decision directed carrier recovery circuit using phase error detector
US5528195A (en) Selective type quadrature demodulator
JP2910695B2 (ja) コスタスループ搬送波再生回路
JP2853728B2 (ja) ディジタル復調回路
JP3193081B2 (ja) 角変調信号の復調装置
JP3088892B2 (ja) データ受信装置
JP3185725B2 (ja) 搬送波再生回路
JPS58698B2 (ja) 位相同期回路
JP3269838B2 (ja) 周波数弁別方式
JP3404326B2 (ja) 搬送波再生回路、搬送波再生方法及び直交検波回路、直交検波方法
JP5577843B2 (ja) 位相検出器、復調器及び位相検出方法
JP2513327B2 (ja) デジタル復調装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000815

LAPS Cancellation because of no payment of annual fees