JPH07200282A - 無中断プログラム更新方式 - Google Patents
無中断プログラム更新方式Info
- Publication number
- JPH07200282A JPH07200282A JP5337161A JP33716193A JPH07200282A JP H07200282 A JPH07200282 A JP H07200282A JP 5337161 A JP5337161 A JP 5337161A JP 33716193 A JP33716193 A JP 33716193A JP H07200282 A JPH07200282 A JP H07200282A
- Authority
- JP
- Japan
- Prior art keywords
- program
- memory
- processor
- new
- act
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】
【目的】プログラム更新前に新プログラムの主要な機能
の走行確認を実機で行ない、サービスの中断なくプログ
ラム更新できるプロセッサシステムを実現することを目
的とする。 【構成】二重化メモリの交差に判定・書き込み回路１
３，２３を持ち、引継情報が格納されている領域のメモ
リ内容をそれぞれ互いに比較する。スタンバイ系のメモ
リ内容がアクト系のメモリ内容と不一致であればアクト
系のメモリ内容に合わせて更新し、基本機能を順次処理
することによりアクト系の引継情報内容が、スタンバイ
系にコピーされて行く。すべてのコピーが終了すると系
構成を切り替えて、新アクト系となったプロセッサが新
プログラムでの動作を継続する。
の走行確認を実機で行ない、サービスの中断なくプログ
ラム更新できるプロセッサシステムを実現することを目
的とする。 【構成】二重化メモリの交差に判定・書き込み回路１
３，２３を持ち、引継情報が格納されている領域のメモ
リ内容をそれぞれ互いに比較する。スタンバイ系のメモ
リ内容がアクト系のメモリ内容と不一致であればアクト
系のメモリ内容に合わせて更新し、基本機能を順次処理
することによりアクト系の引継情報内容が、スタンバイ
系にコピーされて行く。すべてのコピーが終了すると系
構成を切り替えて、新アクト系となったプロセッサが新
プログラムでの動作を継続する。
Description
【０００１】
【産業上の利用分野】本発明は二重化構成の情報処理装
置のプログラム更新方式に関し、特にプログラムの更新
に際してシステムの動作を中断させることなくプログラ
ムを更新する無中断プログラム更新方式に関する。
置のプログラム更新方式に関し、特にプログラムの更新
に際してシステムの動作を中断させることなくプログラ
ムを更新する無中断プログラム更新方式に関する。
【０００２】
【従来の技術】従来の二重化構成の情報処理装置におけ
るプログラムの更新方式は、特開平０２−０９０２２７
号公報（適用版数制御による無中断ソフトウェア改版方
式）にあるように、更新されるプログラムに含まれる新
規機能は実際に当該プログラムが走行する環境で事前に
確認することはなされておらず、更に現プログラムから
新プログラムへ切り換える際には両系のメモリのデータ
内容の同一性が保証されていないために、一度現プログ
ラムの走行を停止させ、しかる後に新プログラムを初期
設定させて両系メモリのデータ内容を一致させてから運
用を開始する方式であった。
るプログラムの更新方式は、特開平０２−０９０２２７
号公報（適用版数制御による無中断ソフトウェア改版方
式）にあるように、更新されるプログラムに含まれる新
規機能は実際に当該プログラムが走行する環境で事前に
確認することはなされておらず、更に現プログラムから
新プログラムへ切り換える際には両系のメモリのデータ
内容の同一性が保証されていないために、一度現プログ
ラムの走行を停止させ、しかる後に新プログラムを初期
設定させて両系メモリのデータ内容を一致させてから運
用を開始する方式であった。
【０００３】
【発明が解決しようとする課題】この従来のプログラム
更新方式では現プログラムが停止してから、新プログラ
ムの初期設定を経て、新プログラムでの機能が有効にな
るまでの間、処理の中断が生じ、更に新プログラムによ
る処理の正常性は、新プログラムへ更新した後に初めて
判明するため、新プログラムの走行時のみ故障が顕在化
するような潜在障害をサービスに影響することなしに事
前に検出することができないという問題があった。
更新方式では現プログラムが停止してから、新プログラ
ムの初期設定を経て、新プログラムでの機能が有効にな
るまでの間、処理の中断が生じ、更に新プログラムによ
る処理の正常性は、新プログラムへ更新した後に初めて
判明するため、新プログラムの走行時のみ故障が顕在化
するような潜在障害をサービスに影響することなしに事
前に検出することができないという問題があった。
【０００４】
【課題を解決するための手段】本発明の無中断プログラ
ム更新方式は、二重化構成のプロセッサを有する情報処
理装置のプログラム更新方式において、各プロセッサ
は、ＣＰＵと、メモリと、現プログラムと新プログラム
に共通する基本機能処理に必要な引継情報を他系と比較
判定する手段を有し、前記メモリは、現プログラムと新
プログラムに共通する基本機能処理に必要な引継情報を
格納する領域と、前記現プログラムと新プログラムに共
通する基本機能処理に必要な引継情報を他系と比較判定
する手段による判定結果を格納する領域を有し、前記Ｃ
ＰＵは、前記現プログラムと新プログラムに共通する基
本機能処理に必要な引継情報を他系と比較判定する手段
に対して、前記メモリ上の比較領域を指示する情報と、
自系がアクト系またはスタンバイ系のいずれであるかを
示す情報とを送出し、前記現プログラムと新プログラム
に共通する基本機能処理に必要な引継情報を他系と比較
判定する手段は、前記ＣＰＵから送出される前記メモリ
上の比較領域を指示する情報に基づいて当該指定領域の
メモリ内容を自系と他系と比較判定し、当該比較判定結
果を前記メモリ上に設定された判定結果を格納する領域
に設定し、当該判定結果が不一致でありかつ前記ＣＰＵ
から自系がスタンバイ系であることを示す情報を受信し
ている場合には、更にアクト系の前記指定領域のメモリ
内容を自系の前記指定領域のメモリに書き込み、アクト
系のプロセッサは、前記判定結果が一致を示した場合に
他系のプロセッサをアクト系とする指示を行い自系の処
理を停止し、新たにアクト系となったプロセッサは、現
プログラムと新プログラムに共通する基本機能処理以外
の新プログラム機能処理も開始することによりプログラ
ム更新を行うことを特徴とする。
ム更新方式は、二重化構成のプロセッサを有する情報処
理装置のプログラム更新方式において、各プロセッサ
は、ＣＰＵと、メモリと、現プログラムと新プログラム
に共通する基本機能処理に必要な引継情報を他系と比較
判定する手段を有し、前記メモリは、現プログラムと新
プログラムに共通する基本機能処理に必要な引継情報を
格納する領域と、前記現プログラムと新プログラムに共
通する基本機能処理に必要な引継情報を他系と比較判定
する手段による判定結果を格納する領域を有し、前記Ｃ
ＰＵは、前記現プログラムと新プログラムに共通する基
本機能処理に必要な引継情報を他系と比較判定する手段
に対して、前記メモリ上の比較領域を指示する情報と、
自系がアクト系またはスタンバイ系のいずれであるかを
示す情報とを送出し、前記現プログラムと新プログラム
に共通する基本機能処理に必要な引継情報を他系と比較
判定する手段は、前記ＣＰＵから送出される前記メモリ
上の比較領域を指示する情報に基づいて当該指定領域の
メモリ内容を自系と他系と比較判定し、当該比較判定結
果を前記メモリ上に設定された判定結果を格納する領域
に設定し、当該判定結果が不一致でありかつ前記ＣＰＵ
から自系がスタンバイ系であることを示す情報を受信し
ている場合には、更にアクト系の前記指定領域のメモリ
内容を自系の前記指定領域のメモリに書き込み、アクト
系のプロセッサは、前記判定結果が一致を示した場合に
他系のプロセッサをアクト系とする指示を行い自系の処
理を停止し、新たにアクト系となったプロセッサは、現
プログラムと新プログラムに共通する基本機能処理以外
の新プログラム機能処理も開始することによりプログラ
ム更新を行うことを特徴とする。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００６】図１は、本発明に係る無中断プログラムの
更新方式の一実施例を示すブロック構成図である。
更新方式の一実施例を示すブロック構成図である。
【０００７】図１において、プロセッサ１とプロセッサ
２は、二重化構成されたプロセッサシステムのそれぞれ
０系と１系を構成し、セレクタ３によりいずれかが選択
されて制御対象となる装置であるＩ／Ｏ装置４と接続さ
れている。
２は、二重化構成されたプロセッサシステムのそれぞれ
０系と１系を構成し、セレクタ３によりいずれかが選択
されて制御対象となる装置であるＩ／Ｏ装置４と接続さ
れている。
【０００８】プロセッサ１及び２はそれぞれメモリ１
１，１２、ＣＰＵ１２，２２、引継ぎ内容判定書込回路
１３，２３を有している。
１，１２、ＣＰＵ１２，２２、引継ぎ内容判定書込回路
１３，２３を有している。
【０００９】図２は、本発明の一実施例の動作に関わる
プログラム処理における引継情報の概念を（ａ）に、そ
の引継情報のメモリ上における割付の概念を（ｂ）に示
した概念図である。
プログラム処理における引継情報の概念を（ａ）に、そ
の引継情報のメモリ上における割付の概念を（ｂ）に示
した概念図である。
【００１０】図２（ａ）に示すように、ソフトウェアプ
ログラムは複数のプログラム処理単位３００，４００等
の集合で構成されており、オペレーションソフトウェア
（ＯＳ）の制御のもとで必要な時に必要な処理単位が順
次実行されている。
ログラムは複数のプログラム処理単位３００，４００等
の集合で構成されており、オペレーションソフトウェア
（ＯＳ）の制御のもとで必要な時に必要な処理単位が順
次実行されている。
【００１１】当該処理に際して、各処理の実行前にはそ
の処理で必要とされる各種データの引継情報３０１，４
０１が入力され、処理終了後はその処理結果に基づく各
種データを引継情報３０２，４０２として出力する。
の処理で必要とされる各種データの引継情報３０１，４
０１が入力され、処理終了後はその処理結果に基づく各
種データを引継情報３０２，４０２として出力する。
【００１２】また図２（ｂ）に示すように、メモリ１１
上に引継情報を格納する領域としてプログラム処理単位
間引継情報格納領域１１１と、後で述べるプロセッサ１
とプロセッサ２の引継情報を比較してその一致、不一致
を表示する一致判定結果表示領域１１２が割り付けられ
ている。
上に引継情報を格納する領域としてプログラム処理単位
間引継情報格納領域１１１と、後で述べるプロセッサ１
とプロセッサ２の引継情報を比較してその一致、不一致
を表示する一致判定結果表示領域１１２が割り付けられ
ている。
【００１３】なお、二重化構成のプロセッサが同一プロ
グラムで通常に同期運転している状態では、アクト系の
プロセッサに書き込まれたデータは同一データがスタン
バイ系のプロセッサにおいても同一アドレスに書き込ま
れて両系プロセッサのメモリ内容は常に一致している。
グラムで通常に同期運転している状態では、アクト系の
プロセッサに書き込まれたデータは同一データがスタン
バイ系のプロセッサにおいても同一アドレスに書き込ま
れて両系プロセッサのメモリ内容は常に一致している。
【００１４】図３は、本発明の無中断プログラムの更新
方式の一実施例の処理手順を示す流れ図である。
方式の一実施例の処理手順を示す流れ図である。
【００１５】次に、図１，図２及び図３を用いて本発明
の無中断プログラムの更新方式の動作を説明する。
の無中断プログラムの更新方式の動作を説明する。
【００１６】なお以下の説明において、二重化構成とな
っているアクト系（現用系）とスタンバイ系（予備系）
のプロセッサのうち、現在のアクト系を０系、新しくア
クト系になる系を１系とし、アクト系が０系から１系に
切り替わるときに現プログラムを新プログラムに更新す
るものとする。
っているアクト系（現用系）とスタンバイ系（予備系）
のプロセッサのうち、現在のアクト系を０系、新しくア
クト系になる系を１系とし、アクト系が０系から１系に
切り替わるときに現プログラムを新プログラムに更新す
るものとする。
【００１７】まずプログラム更新にあたり、このような
二重化構成となっているプロセッサ１及び２のうちスタ
ンバイ系である１系のプロセッサ２に公知の技術により
図示しない外部記憶装置から新プログラムをロードす
る。
二重化構成となっているプロセッサ１及び２のうちスタ
ンバイ系である１系のプロセッサ２に公知の技術により
図示しない外部記憶装置から新プログラムをロードす
る。
【００１８】この状態においては、０系プロセッサ１は
実際の処理を継続して実行しているのに反して１系プロ
セッサ２はプログラムロードした状態で停止しているの
で、両プロセッサのメモリにおけるデータ内容は不一致
となっている。
実際の処理を継続して実行しているのに反して１系プロ
セッサ２はプログラムロードした状態で停止しているの
で、両プロセッサのメモリにおけるデータ内容は不一致
となっている。
【００１９】従って、１系プロセッサ２により新プログ
ラムで処理を実行するにあたっては不一致となっている
メモリのデータを０系プロセッサ１に一致させる必要が
あり本発明の方式は処理を中断させることなくこのデー
タを一致させて新プログラムで処理を継続させることが
できる。
ラムで処理を実行するにあたっては不一致となっている
メモリのデータを０系プロセッサ１に一致させる必要が
あり本発明の方式は処理を中断させることなくこのデー
タを一致させて新プログラムで処理を継続させることが
できる。
【００２０】新プログラムのロードが終了すると０系プ
ロセッサ１のＣＰＵ１２は１系プロセッサ２のＣＰＵ２
２にプログラムスタートを指示する（Ｓ１０）。
ロセッサ１のＣＰＵ１２は１系プロセッサ２のＣＰＵ２
２にプログラムスタートを指示する（Ｓ１０）。
【００２１】新プログラムがロードされた１系プロセッ
サ２は当該指示により必要な初期設定を行い（Ｓ２０）
アイドリング運転状態（Ｓ２１）に移行する。
サ２は当該指示により必要な初期設定を行い（Ｓ２０）
アイドリング運転状態（Ｓ２１）に移行する。
【００２２】次に、１系プロセッサ２は、０系プロセッ
サ１にて実行されている現プログラムとの間で予め取り
決め設定されている共通基本機能の処理を０系プロセッ
サ１と同期して実行開始する（Ｓ１１，Ｓ２２）。
サ１にて実行されている現プログラムとの間で予め取り
決め設定されている共通基本機能の処理を０系プロセッ
サ１と同期して実行開始する（Ｓ１１，Ｓ２２）。
【００２３】ただし、この時点では１系プロセッサ２は
Ｉ／Ｏ装置４とはセレクタ３により接続されていないの
で、当該共通基本機能の処理結果である制御情報はＩ／
Ｏ装置４を制御していない。
Ｉ／Ｏ装置４とはセレクタ３により接続されていないの
で、当該共通基本機能の処理結果である制御情報はＩ／
Ｏ装置４を制御していない。
【００２４】この状態で、０系、１系の各プロセッサで
は共に相手のプロセッサの引継情報を自分の引継情報と
比較し処理結果の一致、不一致を引継ぎ内容判定書込回
路１３，２３により判定する（Ｓ１２，Ｓ２３）。
は共に相手のプロセッサの引継情報を自分の引継情報と
比較し処理結果の一致、不一致を引継ぎ内容判定書込回
路１３，２３により判定する（Ｓ１２，Ｓ２３）。
【００２５】この引継情報の比較にあたっては、各プロ
セッサのＣＰＵ１２，２２が引継ぎ内容判定書込回路１
３，２３に送出する引継領域アドレス設定信号１０２，
２０２が用いられる。
セッサのＣＰＵ１２，２２が引継ぎ内容判定書込回路１
３，２３に送出する引継領域アドレス設定信号１０２，
２０２が用いられる。
【００２６】この引継領域アドレス設定信号は、処理し
ているプログラムの処理単位毎に予め決められて設定さ
れているプログラム処理単位引継情報格納領域１１１の
比較開始アドレスと比較対象ワード数が設定されたもの
であり、各引継ぎ内容判定書込回路１３，２３はこの引
継領域アドレス設定信号で指示された領域のメモリ内容
を比較、判定する。
ているプログラムの処理単位毎に予め決められて設定さ
れているプログラム処理単位引継情報格納領域１１１の
比較開始アドレスと比較対象ワード数が設定されたもの
であり、各引継ぎ内容判定書込回路１３，２３はこの引
継領域アドレス設定信号で指示された領域のメモリ内容
を比較、判定する。
【００２７】また各ＣＰＵ１２，２２はアクト表示信号
１０１，２０１により自系がアクト系であるかスタンバ
イ系であるかを示す情報も引継ぎ内容判定書込回路１
３，２３に送出している。
１０１，２０１により自系がアクト系であるかスタンバ
イ系であるかを示す情報も引継ぎ内容判定書込回路１
３，２３に送出している。
【００２８】つまり、現時点ではこのアクト表示信号に
より０系にはアクト系が表示され、１系にはスタンバイ
系が表示されている。
より０系にはアクト系が表示され、１系にはスタンバイ
系が表示されている。
【００２９】この引継情報の比較結果はプログラム処理
単位間引継情報格納領域１１１の次のアドレスに領域が
確保されている一致判定結果表示領域１１２に設定され
る。
単位間引継情報格納領域１１１の次のアドレスに領域が
確保されている一致判定結果表示領域１１２に設定され
る。
【００３０】一致判定結果表示領域１１２に設定された
比較結果が不一致であり、かつ自系がアクト表示信号に
よりスタンバイ系と表示されている系（１系）におい
て、引継ぎ内容判定書込回路２３は他系（０系）メモリ
１１のプログラム処理単位間引継情報格納領域の内容を
自系メモリ２１のプログラム処理単位間引継情報格納領
域に書き込み（Ｓ２４，Ｓ２５）、共通基本機能の処理
を繰り返す。
比較結果が不一致であり、かつ自系がアクト表示信号に
よりスタンバイ系と表示されている系（１系）におい
て、引継ぎ内容判定書込回路２３は他系（０系）メモリ
１１のプログラム処理単位間引継情報格納領域の内容を
自系メモリ２１のプログラム処理単位間引継情報格納領
域に書き込み（Ｓ２４，Ｓ２５）、共通基本機能の処理
を繰り返す。
【００３１】処理開始時には０系と異なっていた１系メ
モリの引継情報は、この処理の繰り返しにより共通基本
機能の処理単位が処理されて行くに従って順次０系メモ
リの内容に一致して行く。
モリの引継情報は、この処理の繰り返しにより共通基本
機能の処理単位が処理されて行くに従って順次０系メモ
リの内容に一致して行く。
【００３２】また、自系がアクト系である０系プロセッ
サ１においては、比較結果が一致を示すまで１系プロセ
ッサ２と同期した共通基本機能の処理を繰り返す（Ｓ１
３）。
サ１においては、比較結果が一致を示すまで１系プロセ
ッサ２と同期した共通基本機能の処理を繰り返す（Ｓ１
３）。
【００３３】０系プロセッサ１において一致判定結果表
示が一致したことを示すと、それは共通基本機能処理に
おける引継情報が０系プロセッサ１及び１系プロセッサ
２の両系において同一内容となり、１系プロセッサ２の
新プログラムによる処理準備が完了したことを意味する
ので、０系プロセッサ１はセレクタ３の接続を１系プロ
セッサ２がＩ／Ｏ装置４と接続される状態に切り替える
指示を行ない、切り替えが完了すると０系プロセッサ１
はその処理を停止する（Ｓ１４）。
示が一致したことを示すと、それは共通基本機能処理に
おける引継情報が０系プロセッサ１及び１系プロセッサ
２の両系において同一内容となり、１系プロセッサ２の
新プログラムによる処理準備が完了したことを意味する
ので、０系プロセッサ１はセレクタ３の接続を１系プロ
セッサ２がＩ／Ｏ装置４と接続される状態に切り替える
指示を行ない、切り替えが完了すると０系プロセッサ１
はその処理を停止する（Ｓ１４）。
【００３４】一方、セレクタ３と接続された１系プロセ
ッサ２は自系がアクト系となったことを知ると（Ｓ２
６）、共通基本機能以外の新プログラムに固有の機能処
理も有効化して（Ｓ２７）、新プログラム全体によるシ
ステム処理が開始される。
ッサ２は自系がアクト系となったことを知ると（Ｓ２
６）、共通基本機能以外の新プログラムに固有の機能処
理も有効化して（Ｓ２７）、新プログラム全体によるシ
ステム処理が開始される。
【００３５】このようにして、現プログラムによる０系
プロセッサ１の処理を１系にロードされた新プログラム
による１系プロセッサ２の処理に無中断で切り替えるこ
とができる。
プロセッサ１の処理を１系にロードされた新プログラム
による１系プロセッサ２の処理に無中断で切り替えるこ
とができる。
【００３６】
【発明の効果】以上説明したように、本発明に係る無中
断プログラム更新方式は、新プログラムがロードされて
不一致状態となっている二重化されたプログラムが有す
る各々のデータ内容を、共通基本機能処理を同期させて
実行する過程において比較判定及び不一致の場合の書き
換え処理によりアクト系プロセッサの処理を継続したま
まで順次一致させることができ、全て一致した状態とな
ったらアクト系を切り替えて新プログラムでの処理に移
行するので、プログラム更新に伴う全機能の処理の中断
が生じることなく、また新プログラムの走行時のみに顕
在化するような潜在的障害をオンライン状態のサービス
に影響を与えることなく検出が可能となり、信頼性の高
いシステムを提供することができる効果を有する。
断プログラム更新方式は、新プログラムがロードされて
不一致状態となっている二重化されたプログラムが有す
る各々のデータ内容を、共通基本機能処理を同期させて
実行する過程において比較判定及び不一致の場合の書き
換え処理によりアクト系プロセッサの処理を継続したま
まで順次一致させることができ、全て一致した状態とな
ったらアクト系を切り替えて新プログラムでの処理に移
行するので、プログラム更新に伴う全機能の処理の中断
が生じることなく、また新プログラムの走行時のみに顕
在化するような潜在的障害をオンライン状態のサービス
に影響を与えることなく検出が可能となり、信頼性の高
いシステムを提供することができる効果を有する。
【図１】本発明に係る無中断プログラム更新方式の一実
施例を示すブロック構成図。
施例を示すブロック構成図。
【図２】本発明の一実施例の動作に係るプログラム処理
における引継情報とメモリ割付の概念図。（ａ）はプロ
グラム処理単位と引継情報の概念を、（ｂ）はメモリ割
付の概念を示す。
における引継情報とメモリ割付の概念図。（ａ）はプロ
グラム処理単位と引継情報の概念を、（ｂ）はメモリ割
付の概念を示す。
【図３】本発明の一実施例の処理手順を示す流れ図。
１，２ プロセッサ ３ セレクタ ４ Ｉ／Ｏ装置 １１，２１ メモリ １２，２２ ＣＰＵ １３，２３ 引継ぎ内容判定書込回路 １０１，２０１ 引継領域アドレス設定信号 １０２，２０２ アクト表示信号 １１１ プログラム処理単位引継情報格納領域 １１２ 一致判定結果表示領域 ３００，４００ 処理単位 ３０１，３０２，４０１，４０２ 引継情報
Claims (1)
- 【請求項１】 二重化構成のプロセッサを有する情報処
理装置のプログラム更新方式において、 各プロセッサは、ＣＰＵと、メモリと、現プログラムと
新プログラムに共通する基本機能処理に必要な引継情報
を他系と比較判定する手段を有し、 前記メモリは、現プログラムと新プログラムに共通する
基本機能処理に必要な引継情報を格納する領域と、前記
現プログラムと新プログラムに共通する基本機能処理に
必要な引継情報を他系と比較判定する手段による判定結
果を格納する領域を有し、 前記ＣＰＵは、前記現プログラムと新プログラムに共通
する基本機能処理に必要な引継情報を他系と比較判定す
る手段に対して、前記メモリ上の比較領域を指示する情
報と、自系がアクト系またはスタンバイ系のいずれであ
るかを示す情報とを送出し、 前記現プログラムと新プログラムに共通する基本機能処
理に必要な引継情報を他系と比較判定する手段は、前記
ＣＰＵから送出される前記メモリ上の比較領域を指示す
る情報に基づいて当該指定領域のメモリ内容を自系と他
系と比較判定し、当該比較判定結果を前記メモリ上に設
定された判定結果を格納する領域に設定し、当該判定結
果が不一致でありかつ前記ＣＰＵから自系がスタンバイ
系であることを示す情報を受信している場合には、更に
アクト系の前記指定領域のメモリ内容を自系の前記指定
領域のメモリに書き込み、 アクト系のプロセッサは、前記判定結果が一致を示した
場合に他系のプロセッサをアクト系とする指示を行い自
系の処理を停止し、新たにアクト系となったプロセッサ
は、現プログラムと新プログラムに共通する基本機能処
理以外の新プログラム機能処理も開始することによりプ
ログラム更新を行うことを特徴とする無中断プログラム
更新方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5337161A JPH07200282A (ja) | 1993-12-28 | 1993-12-28 | 無中断プログラム更新方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5337161A JPH07200282A (ja) | 1993-12-28 | 1993-12-28 | 無中断プログラム更新方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07200282A true JPH07200282A (ja) | 1995-08-04 |
Family
ID=18306023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5337161A Pending JPH07200282A (ja) | 1993-12-28 | 1993-12-28 | 無中断プログラム更新方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07200282A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009076072A (ja) * | 2007-09-18 | 2009-04-09 | Fisher Rosemount Syst Inc | プロセス工場において制御冗長性をアップグレードおよび提供するための方法と機器 |
| JP2017078899A (ja) * | 2015-10-19 | 2017-04-27 | 東芝メディカルシステムズ株式会社 | 医用情報処理装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61213932A (ja) * | 1985-03-18 | 1986-09-22 | Hitachi Ltd | 分散形２重系計算機システムおよびその制御方法 |
| JPH05257674A (ja) * | 1992-03-13 | 1993-10-08 | Hitachi Ltd | ファイル更新方法およびデータ通信システム |
-
1993
- 1993-12-28 JP JP5337161A patent/JPH07200282A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61213932A (ja) * | 1985-03-18 | 1986-09-22 | Hitachi Ltd | 分散形２重系計算機システムおよびその制御方法 |
| JPH05257674A (ja) * | 1992-03-13 | 1993-10-08 | Hitachi Ltd | ファイル更新方法およびデータ通信システム |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009076072A (ja) * | 2007-09-18 | 2009-04-09 | Fisher Rosemount Syst Inc | プロセス工場において制御冗長性をアップグレードおよび提供するための方法と機器 |
| JP2014167832A (ja) * | 2007-09-18 | 2014-09-11 | Fisher Rosemount Systems Inc | プロセス工場において制御冗長性をアップグレードおよび提供するための方法と機器 |
| JP2017078899A (ja) * | 2015-10-19 | 2017-04-27 | 東芝メディカルシステムズ株式会社 | 医用情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4941087A (en) | System for bumpless changeover between active units and backup units by establishing rollback points and logging write and read operations | |
| US6453391B2 (en) | Multiplexed computer system | |
| WO2010100757A1 (ja) | 演算処理システム、再同期方法、およびファームプログラム | |
| CA2434292C (en) | Information processing apparatus | |
| JPH07200282A (ja) | 無中断プログラム更新方式 | |
| JPH06242979A (ja) | 二重化コンピュータ装置 | |
| JPH113240A (ja) | 制御用計算機システム | |
| JP3317776B2 (ja) | 情報処理装置 | |
| JPH03268007A (ja) | シーケンスコントローラ | |
| JPH0520104A (ja) | 仮想クラスタ間通信処理装置 | |
| JPH06230995A (ja) | 二重化プロセッサ装置 | |
| JPH09134208A (ja) | 情報処理システムおよびコントローラならびにアクチュエータ制御装置 | |
| JP2985188B2 (ja) | 二重化計算機システム | |
| JP2000231491A (ja) | 二重化マイクロプロセッサシステム | |
| JP3346670B2 (ja) | 中央処理装置の切り替え方法及び切り替えシステム | |
| JP3903688B2 (ja) | バンク切替システム | |
| JPH04171539A (ja) | 二重化計算機システム | |
| JPH04211841A (ja) | 二重化処理装置 | |
| JPH0954692A (ja) | マイクロプログラム制御システム | |
| JPH0149984B2 (ja) | ||
| JPH0370030A (ja) | 構成制御方式 | |
| JPH06214816A (ja) | 二重化制御システムの切換方法 | |
| JPH08329026A (ja) | ２重化プロセッサシステム | |
| JPS63223837A (ja) | 待機予備方式二重化プロセツサシステム | |
| JPH02277142A (ja) | 二重系計算機システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970916 |