JPH07193355A - Formation of wiring pattern - Google Patents
Formation of wiring patternInfo
- Publication number
- JPH07193355A JPH07193355A JP34728493A JP34728493A JPH07193355A JP H07193355 A JPH07193355 A JP H07193355A JP 34728493 A JP34728493 A JP 34728493A JP 34728493 A JP34728493 A JP 34728493A JP H07193355 A JPH07193355 A JP H07193355A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- thin film
- wiring pattern
- developing solution
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Liquid Crystal (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Weting (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、例えばガラス製の基
板の上に金属膜からなる配線パターンを形成する方法に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a wiring pattern made of a metal film on a glass substrate, for example.
【０００２】[0002]
【従来の技術】例えば液晶表示素子の製造時には、ガラ
ス製の基板の上にフォトリソグラフィ法により配線パタ
ーンを形成している。この配線パターンの材料として
は、低電気抵抗を得るためにＡｌあるいはＡｌにＴｉ等
を添加したＡｌ系合金が用いられている。2. Description of the Related Art For example, when manufacturing a liquid crystal display element, a wiring pattern is formed on a glass substrate by photolithography. As a material for this wiring pattern, Al or an Al-based alloy in which Ti or the like is added to Al is used in order to obtain a low electric resistance.
【０００３】この配線パターンの従来の形成工程を図２
に示してある。この工程について説明すると、まず図２
（ａ）に示すように、ガラス製の基板１の上にスパッタ
法あるいは蒸着法によりＡｌあるいはＡｌ系合金の薄膜
２を成膜する。そしてこの薄膜２の上に図２（ｂ）に示
すようにフォトレジスト３を均一な厚さに塗布する。A conventional forming process of this wiring pattern is shown in FIG.
It is shown in. To explain this process, first, referring to FIG.
As shown in (a), a thin film 2 of Al or Al-based alloy is formed on a glass substrate 1 by a sputtering method or a vapor deposition method. Then, as shown in FIG. 2B, a photoresist 3 is applied on the thin film 2 to have a uniform thickness.
【０００４】次に、図２（ｃ）に示すように、フォトレ
ジスト３を露光および現像して薄膜２の一部を露出させ
る。また現像したフォトレジスト３はポストベークの処
理により硬化させる。Next, as shown in FIG. 2C, the photoresist 3 is exposed and developed to expose a part of the thin film 2. Further, the developed photoresist 3 is hardened by post-baking.
【０００５】次に、図２（ｄ）に示すように、薄膜２の
露出部分をドライエッチングあるいはウエットエッチン
グにより除去する。このエッチングにより薄膜２の無用
部分が排除されて所定形状の配線パターン２Ａとなる。Next, as shown in FIG. 2D, the exposed portion of the thin film 2 is removed by dry etching or wet etching. By this etching, a useless part of the thin film 2 is removed to form the wiring pattern 2A having a predetermined shape.
【０００６】この後、図２（ｅ）に示すように、配線パ
ターン２Ａの上に残っているフォトレジスト３を溶剤を
用いて剥離し、配線パターン２Ａを露出させる。After that, as shown in FIG. 2E, the photoresist 3 remaining on the wiring pattern 2A is peeled off using a solvent to expose the wiring pattern 2A.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、このよ
うな従来の配線パターンの形成方法においては、現像し
たフォトレジストをポストベークし、さらにこの後、基
板をエッチング装置内に搬入してドライあるいはウエッ
トのエッチング処理を行なわなければならず、このため
作業工程が複雑となり作業能率が低下する難点がある。However, in such a conventional method of forming a wiring pattern, the developed photoresist is post-baked, and thereafter, the substrate is carried into an etching apparatus to dry or wet it. An etching process must be performed, which complicates the work process and lowers work efficiency.
【０００８】また、特に基板１の上の薄膜２をドライエ
ッチングで処理する場合には、塩素系のガスを用いるた
めにその処理時にフォトレジスト３と塩素系ガスとの化
合物が生成され、この化合物によりフォトレジスト３の
剥離性が悪化し、またコロージョンの発生の恐れもあ
る。In particular, when the thin film 2 on the substrate 1 is processed by dry etching, since a chlorine-based gas is used, a compound of the photoresist 3 and chlorine-based gas is generated during the processing, and this compound is used. As a result, the releasability of the photoresist 3 is deteriorated, and corrosion may occur.
【０００９】この発明はこのような点に着目してなされ
たもので、その目的とするところは、フォトレジストの
ポストベークおよび薄膜のエッチングの個々の処理工程
を経ることなく、かつフォトレジストの剥離性の悪化を
招くことなく、能率よく配線パターンを形成することが
できる配線パターンの形成方法を提供することにある。The present invention has been made by paying attention to such a point, and an object of the present invention is to remove the photoresist without performing the individual steps of post-baking the photoresist and etching the thin film. An object of the present invention is to provide a wiring pattern forming method capable of efficiently forming a wiring pattern without deteriorating the property.
【００１０】[0010]
【課題を解決するための手段】この発明はこのような目
的を達成するために、基板の上にＡｌあるいはＡｌ系合
金の薄膜を成膜し、この薄膜の上にポジ型フォトレジス
トを塗布し、このフォトレジストを露光し、次いでアル
カリ性のレジスト現像液を用い、昇温のもとで前記ポジ
型フォトレジストを現像し、この現像時に前記アルカリ
性のレジスト現像液により前記フォトレジストの露光部
分を除去するとともに、その除去部分の下側の薄膜を前
記アルカリ性のレジスト現像液によりエッチングするよ
うにしたものである。In order to achieve such an object, the present invention forms a thin film of Al or an Al-based alloy on a substrate and coats a positive photoresist on the thin film. The photoresist is exposed to light, and then the positive photoresist is developed at an elevated temperature by using an alkaline resist developing solution, and the exposed portion of the photoresist is removed by the alkaline resist developing solution during the development. In addition, the thin film below the removed portion is etched by the alkaline resist developing solution.
【００１１】[0011]
【作用】ポジ型フォトレジストの露光後に、アルカリ性
のレジスト現像液を用いて昇温のもとでそのフォトレジ
ストを現像すると、まずフォトレジストの露光部が除去
され、これに引き続きその除去された部分の下側の薄膜
がアルカリ性のレジスト現像液によりエッチングされ、
このエッチングにより薄膜の無用部分が排除されて所定
形状の配線パターンとなる。したがってフォトレジスト
のポストベークおよび薄膜のエッチングの個々の処理を
省略でき、これにより作業工程が簡素化し能率的に配線
パターンを形成でき、また薄膜のエッチング時に、ドラ
イエッチングの場合のような化合物が生成されることが
なく、したがってフォトレジストの剥離性が悪化せず、
フォトレジストを容易に能率よく剥離することが可能と
なる。After the exposure of the positive type photoresist, the photoresist is developed by using an alkaline resist developing solution at elevated temperature. First, the exposed portion of the photoresist is removed, and subsequently the removed portion is removed. The lower thin film is etched with an alkaline resist developer,
By this etching, useless portions of the thin film are removed to form a wiring pattern having a predetermined shape. Therefore, the individual steps of photoresist post-baking and thin film etching can be omitted, which simplifies the work process and enables the efficient formation of wiring patterns, and at the time of thin film etching, compounds similar to those in dry etching are generated. Therefore, the peelability of the photoresist is not deteriorated,
It becomes possible to remove the photoresist easily and efficiently.
【００１２】[0012]
【実施例】以下、この発明の一実施例について図１を参
照して説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT An embodiment of the present invention will be described below with reference to FIG.
【００１３】図１には、配線パターンを形成する工程を
順に示してあり、まず図１（ａ）に示すように、基板１
１の上にスパッタ法あるいは蒸着法によりＡｌあるいは
Ａｌ系合金の薄膜１２を成膜する。そしてこの薄膜１２
の上に図１（ｂ）に示すようにポジ型のフォトレジスト
１３を２〜３μｍ程度の厚さに均一に塗布する。FIG. 1 shows the steps of forming a wiring pattern in order. First, as shown in FIG.
A thin film 12 of Al or Al-based alloy is formed on 1 by sputtering or vapor deposition. And this thin film 12
As shown in FIG. 1 (b), a positive type photoresist 13 is evenly applied thereon to a thickness of about 2 to 3 μm.
【００１４】次に、図１（ｃ）に示すように、フォトレ
ジスト１３をマスクＭを用いて露光し、フォトレジスト
１３の所定部分に露光部１３′を形成する。Next, as shown in FIG. 1C, the photoresist 13 is exposed using a mask M to form an exposed portion 13 'on a predetermined portion of the photoresist 13.
【００１５】フォトレジスト１３の露光後には、基板１
１をディップ・シャワー併用の現像装置内に入れ、アル
カリ性のポジ型フォトレジスト用のレジスト現像液によ
り昇温のもとでポジ型フォトレジスト１３を現像する。
この現像時の昇温は、例えばレジスト現像液を予め加熱
して一定温度に上昇させておく手段、あるいは基板１１
をヒータ等で予め加熱して一定温度に上昇させておく手
段等により行なう。After the exposure of the photoresist 13, the substrate 1
1 is placed in a developing device which is used for both dip and shower, and the positive photoresist 13 is developed under an elevated temperature by an alkaline resist developing solution for positive photoresist.
The temperature rise during the development is, for example, means for preheating the resist developing solution to raise it to a constant temperature, or the substrate 11
Is preheated by a heater or the like to raise the temperature to a constant temperature.
【００１６】このアルカリ性のレジスト現像液を用いた
現像時には、まず図１（ｄ−1 ）に示すように、フォト
レジスト１３の露光部１３′が除去され、これに引き続
き図１（ｄ−2 ）に示すように、その除去された部分の
下側の薄膜１２がアルカリ性のレジスト現像液によりエ
ッチングされる。そしてこのエッチングにより薄膜１２
の無用部分が排除されて所定形状の配線パターン１２Ａ
となる。During development using this alkaline resist developing solution, first, as shown in FIG. 1 (d-1), the exposed portion 13 'of the photoresist 13 is removed, and subsequently, this is followed by FIG. 1 (d-2). As shown in FIG. 5, the thin film 12 under the removed portion is etched with an alkaline resist developing solution. The thin film 12 is formed by this etching.
Wiring pattern 12A with a predetermined shape by eliminating unnecessary parts
Becomes
【００１７】この後、図１（ｅ）に示すように、配線パ
ターン１２Ａの上に残っているフォトレジスト１３を溶
剤を用いて剥離し、配線パターン１２Ａを露出させる。Thereafter, as shown in FIG. 1E, the photoresist 13 remaining on the wiring pattern 12A is peeled off with a solvent to expose the wiring pattern 12A.
【００１８】このような形成方法においては、フォトレ
ジスト１３の現像時に、そのフォトレジスト１３の現像
に引き続いて連続して薄膜１２のエッチングを達成する
ことができ、このためフォトレジスト１３のポストベー
クおよび薄膜１２のエッチングの個々の処理を省略で
き、したがって作業工程が簡素化し能率的に配線パター
ン１２Ａを形成することができる。In such a forming method, during the development of the photoresist 13, the etching of the thin film 12 can be continuously performed subsequent to the development of the photoresist 13, so that the post-baking and the baking of the photoresist 13 can be achieved. It is possible to omit the individual processing of etching the thin film 12, and therefore the work process can be simplified and the wiring pattern 12A can be efficiently formed.
【００１９】さらに、薄膜１２のエッチング時に、ドラ
イエッチングの場合のような化合物が生成されるような
ことがなく、したがってフォトレジスト１３の剥離性が
悪化せず、フォトレジスト１３を容易に能率よく剥離す
ることができる。そしてフォトレジスト１３はポストベ
ークの処理が行われないままの状態で配線パターン１２
Ａの上に残るから、より一層このフォトレジスト１３を
容易に剥離することができる。Furthermore, when the thin film 12 is etched, no compound is produced as in the case of dry etching, and therefore the releasability of the photoresist 13 is not deteriorated, and the photoresist 13 is easily and efficiently removed. can do. Then, the photoresist 13 is left on the wiring pattern 12 while the post-baking process is not performed.
Since it remains on A, the photoresist 13 can be peeled off more easily.
【００２０】[0020]
【発明の効果】以上説明したようにこの発明によれば、
フォトレジストのポストベークおよび薄膜のエッチング
の個々の処理を省略でき、したがって作業工程が簡素化
して能率よく配線パターンを形成することができ、また
フォトレジストの剥離性の悪化を防いでフォトレジスト
を容易に能率よく剥離することができる。As described above, according to the present invention,
The individual steps of photoresist post-baking and thin film etching can be omitted, so the work process can be simplified and the wiring pattern can be formed efficiently, and the peeling of the photoresist can be prevented from deteriorating and the photoresist can be made easier. Can be peeled off efficiently.
【図１】この発明の一実施例に係る配線パターンの形成
方法を示す工程図。FIG. 1 is a process drawing showing a method for forming a wiring pattern according to an embodiment of the present invention.
【図２】従来の配線パターンの形成方法を示す工程図。FIG. 2 is a process drawing showing a conventional method for forming a wiring pattern.
１１…基板 １２…薄膜 １２Ａ…配線パターン １３…ポジ型フォトレジスト １３′…露光部 DESCRIPTION OF SYMBOLS 11 ... Substrate 12 ... Thin film 12A ... Wiring pattern 13 ... Positive photoresist 13 '... Exposure part
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/027 21/306 // Ｇ０２Ｆ 1/1343 Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI technical display location H01L 21/027 21/306 // G02F 1/1343
Claims (1)
を成膜し、この薄膜の上にポジ型フォトレジストを塗布
し、このフォトレジストを露光し、次いでアルカリ性の
レジスト現像液を用い、昇温のもとで前記ポジ型フォト
レジストを現像し、この現像時に前記アルカリ性のレジ
スト現像液により前記フォトレジストの露光部分を除去
するとともに、その除去部分の下側の薄膜を前記アルカ
リ性のレジスト現像液によりエッチングすることを特徴
とする配線パターンの形成方法。1. A thin film of Al or Al-based alloy is formed on a substrate, a positive photoresist is applied on the thin film, the photoresist is exposed, and then an alkaline resist developing solution is used. The positive photoresist is developed under elevated temperature, the exposed portion of the photoresist is removed by the alkaline resist developing solution during the development, and the thin film under the removed portion is developed by the alkaline resist. A method for forming a wiring pattern, which comprises etching with a liquid.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34728493A JPH07193355A (en) | 1993-12-27 | 1993-12-27 | Formation of wiring pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34728493A JPH07193355A (en) | 1993-12-27 | 1993-12-27 | Formation of wiring pattern |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07193355A true JPH07193355A (en) | 1995-07-28 |
Family
ID=18389176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34728493A Abandoned JPH07193355A (en) | 1993-12-27 | 1993-12-27 | Formation of wiring pattern |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07193355A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09298202A (en) * | 1996-04-30 | 1997-11-18 | Nec Corp | Method for forming wiring pattern |
-
1993
- 1993-12-27 JP JP34728493A patent/JPH07193355A/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09298202A (en) * | 1996-04-30 | 1997-11-18 | Nec Corp | Method for forming wiring pattern |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4377633A (en) | Methods of simultaneous contact and metal lithography patterning | |
| EP0421053A2 (en) | High temperature lift-off process | |
| JPH07193355A (en) | Formation of wiring pattern | |
| JPS616830A (en) | Pattern formation | |
| JPH11204414A (en) | Pattern formation method | |
| JPS604221A (en) | Manufacture of semiconductor device | |
| JP3153460B2 (en) | Metal pattern forming method | |
| JP2580681B2 (en) | Method for manufacturing semiconductor device | |
| JPH03118546A (en) | Photoresist processor | |
| JPS61170738A (en) | Lift-off process by multi-layered resist | |
| JP2626234B2 (en) | Method for manufacturing semiconductor device | |
| JP4267298B2 (en) | Manufacturing method of semiconductor device | |
| JP2589471B2 (en) | Method for manufacturing semiconductor device | |
| JPS5950053B2 (en) | Photo engraving method | |
| JP2003158062A (en) | Forming method of resist pattern, wiring forming method and electronic component | |
| JPS6045242A (en) | Formation of resist pattern | |
| KR960008568B1 (en) | Semiconductor contact manufacturing method | |
| JP3348332B2 (en) | Lithography method | |
| JPS6128950A (en) | Pattern generating method | |
| JPH05281703A (en) | Pattern forming method | |
| JPS6015928A (en) | Pattern formation | |
| JPH0693423B2 (en) | Method of forming photoresist pattern | |
| JPS5951157B2 (en) | Manufacturing method of thin film pattern | |
| JPS58145126A (en) | Manufacture of semiconductor device | |
| JPH01253918A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20040217 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A762 | Written abandonment of application |
Effective date: 20040416 Free format text: JAPANESE INTERMEDIATE CODE: A762 |