JPH07192921A - 積層型電子部品 - Google Patents
積層型電子部品Info
- Publication number
- JPH07192921A JPH07192921A JP33203293A JP33203293A JPH07192921A JP H07192921 A JPH07192921 A JP H07192921A JP 33203293 A JP33203293 A JP 33203293A JP 33203293 A JP33203293 A JP 33203293A JP H07192921 A JPH07192921 A JP H07192921A
- Authority
- JP
- Japan
- Prior art keywords
- holes
- hole
- conductor pattern
- laminated
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【目的】 隣接する導体パターン相互の接続を良好且つ
確実に行える積層型電子部品を提供すること。 【構成】 複数の磁性体シート２間夫々に挟まれたコイ
ル用導体パターン１を該シート２に設けたスルーホール
２ａを介して螺旋状に接続して成る積層構造のコイル導
体を備えた積層型電子部品において、上記スルーホール
２ａを、その一部が導体パターン２の接続部位と重なる
領域Ｒ内に複数個形成しているので、スルーホール形成
位置或いは導体パターン形成位置にずれを生じた場合で
も、領域Ｒ内に形成された複数のスルーホール２ａの一
部を利用して導体パターン１相互の接続を確実、且つ良
好に行うことができ、従来における接続不良等の問題を
完全に解消できる。
確実に行える積層型電子部品を提供すること。 【構成】 複数の磁性体シート２間夫々に挟まれたコイ
ル用導体パターン１を該シート２に設けたスルーホール
２ａを介して螺旋状に接続して成る積層構造のコイル導
体を備えた積層型電子部品において、上記スルーホール
２ａを、その一部が導体パターン２の接続部位と重なる
領域Ｒ内に複数個形成しているので、スルーホール形成
位置或いは導体パターン形成位置にずれを生じた場合で
も、領域Ｒ内に形成された複数のスルーホール２ａの一
部を利用して導体パターン１相互の接続を確実、且つ良
好に行うことができ、従来における接続不良等の問題を
完全に解消できる。
Description
【０００１】
【産業上の利用分野】本発明は、積層構造のコイル導体
を備えた積層型電子部品に関する。
を備えた積層型電子部品に関する。
【０００２】
【従来の技術】積層構造のコイル導体を備えた積層型電
子部品として、従来、積層チップインダクタ，積層チッ
プビーズ，積層トランス，積層複合部品，積層混成集積
回路等が知られている。これら電子部品のコイル導体
は、複数の絶縁体シート間夫々に挟まれたコイル用導体
パターンを該シートに設けたスルーホールを介して螺旋
状に接続して構成されており、その数及び形態は電子部
品の種類に応じて種々のものが存在する。
子部品として、従来、積層チップインダクタ，積層チッ
プビーズ，積層トランス，積層複合部品，積層混成集積
回路等が知られている。これら電子部品のコイル導体
は、複数の絶縁体シート間夫々に挟まれたコイル用導体
パターンを該シートに設けたスルーホールを介して螺旋
状に接続して構成されており、その数及び形態は電子部
品の種類に応じて種々のものが存在する。
【０００３】一例を挙げて説明すると、積層チップイン
ダクタは図６にその分解図を示すように、略コ字状のコ
イル用導体パターン１１を上面に有する複数の磁性体シ
ート１２と導体パターンを有しないカバー用の複数の磁
性体シート１３とを上下に積層し、該積層チップの外面
にコイル導体の両端と導通する図示省略の外部電極を設
けて構成されている。最下位を除く各磁性体シート１２
には導体パターン１１の接続端部と重なるように単一の
スルーホール１２ａが設けられており、各導体パターン
１１は該スルーホール１２ａを介して螺旋状に接続され
てコイル導体を形成している。
ダクタは図６にその分解図を示すように、略コ字状のコ
イル用導体パターン１１を上面に有する複数の磁性体シ
ート１２と導体パターンを有しないカバー用の複数の磁
性体シート１３とを上下に積層し、該積層チップの外面
にコイル導体の両端と導通する図示省略の外部電極を設
けて構成されている。最下位を除く各磁性体シート１２
には導体パターン１１の接続端部と重なるように単一の
スルーホール１２ａが設けられており、各導体パターン
１１は該スルーホール１２ａを介して螺旋状に接続され
てコイル導体を形成している。
【０００４】ちなみに、上記の積層チップインダクタ
は、通常、磁性体グリーンシート上に取得個数に対応し
た多数のスルーホールを形成し、該シート上にその接続
端部がスルーホールに重なるように多数のコイル用導体
パターンをスクリーン印刷等の方法によって形成した
後、これらをカバー用の磁性体グリーンシートと共に所
定の順序で上下に積層・圧着し、これを部品寸法に切断
し焼成して焼成後の積層チップに外部電極を夫々設けて
製造されている。
は、通常、磁性体グリーンシート上に取得個数に対応し
た多数のスルーホールを形成し、該シート上にその接続
端部がスルーホールに重なるように多数のコイル用導体
パターンをスクリーン印刷等の方法によって形成した
後、これらをカバー用の磁性体グリーンシートと共に所
定の順序で上下に積層・圧着し、これを部品寸法に切断
し焼成して焼成後の積層チップに外部電極を夫々設けて
製造されている。
【０００５】
【発明が解決しようとする課題】上述の積層チップイン
ダクタでは、スルーホール形成後の磁性体グリーンシー
ト上にコイル用導体パターンを形成しているため、例え
ば図７に示すようにスルーホール１２ａが目的位置（図
中の破線位置）からずれて形成されると、導体パターン
１１が正しく形成された場合でも該導体パターン１１の
接続端部とスルーホール１２ａとが合致しなくなり、ず
れ量が大きくなると隣接する導体パターン相互に所期の
導通が得られなくなる問題点がある。この問題は上記の
積層チップインダクタに限らず、同様のコイル導体を備
えた他の積層型電子部品にも共通して生じ得る。
ダクタでは、スルーホール形成後の磁性体グリーンシー
ト上にコイル用導体パターンを形成しているため、例え
ば図７に示すようにスルーホール１２ａが目的位置（図
中の破線位置）からずれて形成されると、導体パターン
１１が正しく形成された場合でも該導体パターン１１の
接続端部とスルーホール１２ａとが合致しなくなり、ず
れ量が大きくなると隣接する導体パターン相互に所期の
導通が得られなくなる問題点がある。この問題は上記の
積層チップインダクタに限らず、同様のコイル導体を備
えた他の積層型電子部品にも共通して生じ得る。
【０００６】本発明は上記事情に鑑みてなされたもの
で、その目的とするところは、隣接する導体パターン相
互の接続を確実、且つ良好に行える積層型電子部品を提
供することにある。
で、その目的とするところは、隣接する導体パターン相
互の接続を確実、且つ良好に行える積層型電子部品を提
供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、複数のシート間夫々に挟まれた
コイル用導体パターンを該シートに設けたスルーホール
を介して螺旋状に接続して成る積層構造のコイル導体を
備えた積層型電子部品において、上記スルーホールを、
その一部が導体パターンの接続部位と重なる領域内に複
数個形成したことを特徴としている。
め、請求項１の発明は、複数のシート間夫々に挟まれた
コイル用導体パターンを該シートに設けたスルーホール
を介して螺旋状に接続して成る積層構造のコイル導体を
備えた積層型電子部品において、上記スルーホールを、
その一部が導体パターンの接続部位と重なる領域内に複
数個形成したことを特徴としている。
【０００８】請求項２の発明は、請求項１記載の積層型
電子部品におけるスルーホール形成領域の大きさ及び位
置を、スルーホールを形成する際に生じ得る位置ずれ範
囲に基づいて設定したことを特徴としている。
電子部品におけるスルーホール形成領域の大きさ及び位
置を、スルーホールを形成する際に生じ得る位置ずれ範
囲に基づいて設定したことを特徴としている。
【０００９】請求項３の発明は、請求項１または２記載
の積層型電子部品におけるスルーホールを多角形とした
ことを特徴としている。
の積層型電子部品におけるスルーホールを多角形とした
ことを特徴としている。
【００１０】請求項４の発明は、請求項１乃至３の何れ
か１項記載の積層型電子部品において、スルーホールが
レーザ光照射で形成されたものであることを特徴として
いる。
か１項記載の積層型電子部品において、スルーホールが
レーザ光照射で形成されたものであることを特徴として
いる。
【００１１】
【作用】請求項１の発明では、隣接するコイル用導体パ
ターンを相互に接続するためのスルーホールを、その一
部が導体パターンの接続部位と重なる領域内に複数個形
成しているので、スルーホール形成位置にずれを生じた
場合でも、上記領域内に形成された複数のスルーホール
の一部を利用して導体パターン相互の接続を行うことが
できる。
ターンを相互に接続するためのスルーホールを、その一
部が導体パターンの接続部位と重なる領域内に複数個形
成しているので、スルーホール形成位置にずれを生じた
場合でも、上記領域内に形成された複数のスルーホール
の一部を利用して導体パターン相互の接続を行うことが
できる。
【００１２】請求項２の発明では、スルーホール形成領
域の大きさ及び位置を、スルーホールを形成する際に生
じ得る位置ずれ範囲に基づいて設定してあるので、スル
ーホール形成に伴う全ての位置ずれを上記領域で確実に
吸収して、導体パターン相互の接続をより確実に行うこ
とができる。
域の大きさ及び位置を、スルーホールを形成する際に生
じ得る位置ずれ範囲に基づいて設定してあるので、スル
ーホール形成に伴う全ての位置ずれを上記領域で確実に
吸収して、導体パターン相互の接続をより確実に行うこ
とができる。
【００１３】請求項３の発明では、スルーホールを多角
形とすることで円形の場合に比べてスルーホールを隙間
なく高密度で形成することが可能となる。
形とすることで円形の場合に比べてスルーホールを隙間
なく高密度で形成することが可能となる。
【００１４】請求項４の発明では、スルーホールがレー
ザ光照射にて形成されているので該スルーホールに高い
位置精度及び形状精度を確保できる。
ザ光照射にて形成されているので該スルーホールに高い
位置精度及び形状精度を確保できる。
【００１５】
【実施例】図１には本発明を適用した積層チップインダ
クタの分解斜視図を示してある。この積層チップインダ
クタは、略コ字状のコイル用導体パターン１を上面に有
する複数の磁性体シート２と導体パターンを有しないカ
バー用の複数の磁性体シート３とを上下に積層し、該積
層体の外面にコイル端と導通する外部電極（図示省略）
を設けて構成されている。
クタの分解斜視図を示してある。この積層チップインダ
クタは、略コ字状のコイル用導体パターン１を上面に有
する複数の磁性体シート２と導体パターンを有しないカ
バー用の複数の磁性体シート３とを上下に積層し、該積
層体の外面にコイル端と導通する外部電極（図示省略）
を設けて構成されている。
【００１６】図２に拡大上面図を示すように、各磁性体
シート２には、導体パターン１の接続端部がその一部に
重なる領域Ｒ内に計９個のスルーホール２ａが３×３の
２次元配列で設けられており、各導体パターン１は９個
のうちの２個のスルーホール２ａを介して螺旋状に接続
されてコイル導体を形成している。
シート２には、導体パターン１の接続端部がその一部に
重なる領域Ｒ内に計９個のスルーホール２ａが３×３の
２次元配列で設けられており、各導体パターン１は９個
のうちの２個のスルーホール２ａを介して螺旋状に接続
されてコイル導体を形成している。
【００１７】図示例では、スルーホール２ａを形成する
際に生じ得る位置ずれ範囲を考慮して、隣接する導体パ
ターン２ａの接続端部の対向面積の約４倍の面積を有す
る矩形状の領域Ｒ（横幅Ｒｘ，縦幅Ｒｙ）を設定し、該
領域Ｒ内に９個のスルーホール２ａを同一ピッチで形成
してある。具体的な数値を挙げれば、導体パターン１の
幅Ｗは１５０μｍ、領域Ｒの横幅Ｒｘと縦幅Ｒｙは共に
２５０μｍ、スルーホール２ａの孔径は５０μｍ、スル
ーホール２ａの中心ピッチは１００μｍである。
際に生じ得る位置ずれ範囲を考慮して、隣接する導体パ
ターン２ａの接続端部の対向面積の約４倍の面積を有す
る矩形状の領域Ｒ（横幅Ｒｘ，縦幅Ｒｙ）を設定し、該
領域Ｒ内に９個のスルーホール２ａを同一ピッチで形成
してある。具体的な数値を挙げれば、導体パターン１の
幅Ｗは１５０μｍ、領域Ｒの横幅Ｒｘと縦幅Ｒｙは共に
２５０μｍ、スルーホール２ａの孔径は５０μｍ、スル
ーホール２ａの中心ピッチは１００μｍである。
【００１８】ここで、図１に示した積層チップインダク
タの好適な製造方法について説明する。まず、フェライ
ト等の磁性体粉末を含有するスラリーをベースフィルム
上に一定厚みで塗布して磁性体グリーンシートを形成す
る。次に、この磁性体グリーンシートに部品取得個数に
対応した９個１群のスルーホールを形成する。
タの好適な製造方法について説明する。まず、フェライ
ト等の磁性体粉末を含有するスラリーをベースフィルム
上に一定厚みで塗布して磁性体グリーンシートを形成す
る。次に、この磁性体グリーンシートに部品取得個数に
対応した９個１群のスルーホールを形成する。
【００１９】スルーホールの形成にはマスク式レーザ加
工法、詳しくはＹＡＧ等のレーザ光源から発振されたノ
ーマルパルスのレーザ光をスルーホール群に対応した透
光部を有するマスクに照射し、該透光部を通過した光を
レンズで集光して所定の結合比で磁性体グリーンシート
に照射して９個１群のスルーホールを一括で形成し、１
ショット毎にシートをＸＹ方向に移動、或いはレーザ照
射位置をガルバノミラーで変更して必要数のスルーホー
ル群を形成する方法が好ましく採用できる。
工法、詳しくはＹＡＧ等のレーザ光源から発振されたノ
ーマルパルスのレーザ光をスルーホール群に対応した透
光部を有するマスクに照射し、該透光部を通過した光を
レンズで集光して所定の結合比で磁性体グリーンシート
に照射して９個１群のスルーホールを一括で形成し、１
ショット毎にシートをＸＹ方向に移動、或いはレーザ照
射位置をガルバノミラーで変更して必要数のスルーホー
ル群を形成する方法が好ましく採用できる。
【００２０】次に、スルーホール形成後の磁性体グリー
ンシート上に、Ａｇ等の導体ペーストを用いて、その接
続端部がスルーホール群の一部に重なるように部品取得
個数に対応した略コ字形のコイル用導体パターンをスク
リーン印刷等によって形成する。この磁性体グリーンシ
ートは導体パターンの種類に合わせて種々のものが用意
される。次に、導体パターンが形成された磁性体グリー
ンシートと、導体パターンが形成されていないカバー用
の磁性体グリーンシートとを、ベースフィルムを剥しな
がら所定の順序で上下に積層し圧着する。次に、圧着後
の積層体を部品寸法に切断して焼成し、焼成後の積層チ
ップの所定位置に外部電極用の導体ペーストを塗布或い
は印刷してこれを焼き付けて外部電極を形成する。
ンシート上に、Ａｇ等の導体ペーストを用いて、その接
続端部がスルーホール群の一部に重なるように部品取得
個数に対応した略コ字形のコイル用導体パターンをスク
リーン印刷等によって形成する。この磁性体グリーンシ
ートは導体パターンの種類に合わせて種々のものが用意
される。次に、導体パターンが形成された磁性体グリー
ンシートと、導体パターンが形成されていないカバー用
の磁性体グリーンシートとを、ベースフィルムを剥しな
がら所定の順序で上下に積層し圧着する。次に、圧着後
の積層体を部品寸法に切断して焼成し、焼成後の積層チ
ップの所定位置に外部電極用の導体ペーストを塗布或い
は印刷してこれを焼き付けて外部電極を形成する。
【００２１】上述の積層チップインダクタでは、スルー
ホール２ａが、その一部が導体パターン１の接続端部に
重なる大きな領域Ｒ内に計９個形成されているので、ス
ルーホール２ａが目的位置からずれて形成された場合で
も、領域Ｒ内にある９個のスルーホール２ａの一部を利
用して隣接する導体パターンを相互に接続することが可
能となる。
ホール２ａが、その一部が導体パターン１の接続端部に
重なる大きな領域Ｒ内に計９個形成されているので、ス
ルーホール２ａが目的位置からずれて形成された場合で
も、領域Ｒ内にある９個のスルーホール２ａの一部を利
用して隣接する導体パターンを相互に接続することが可
能となる。
【００２２】例えば、図３に示すようにスルーホール形
成位置が−Ｘ方向に１５０μｍずれた場合は導体パター
ン１には３個のスルーホール２ａが合致し、また図４に
示すようにスルーホール形成位置が−Ｘ方向に１００μ
ｍ，−Ｙ方向に５０μｍずれた場合は導体パターン１に
は６個のスルーホール２ａが合致し、更に図５に示すよ
うにスルーホール形成位置が＋Ｘ方向に１００μｍ，−
Ｙ方向に１５０μｍずれた場合は導体パターン１には１
個のスルーホール２ａが合致することになり、何れの場
合も１乃至複数個のスルーホール２ａを介して導体パタ
ーン１は問題なく接続される。製法上、導体パターン形
成位置にずれを生じ難いが、仮に導体パターン形成位置
にずれを生じた場合でも上記と同様にこれを吸収できる
ことは勿論である。
成位置が−Ｘ方向に１５０μｍずれた場合は導体パター
ン１には３個のスルーホール２ａが合致し、また図４に
示すようにスルーホール形成位置が−Ｘ方向に１００μ
ｍ，−Ｙ方向に５０μｍずれた場合は導体パターン１に
は６個のスルーホール２ａが合致し、更に図５に示すよ
うにスルーホール形成位置が＋Ｘ方向に１００μｍ，−
Ｙ方向に１５０μｍずれた場合は導体パターン１には１
個のスルーホール２ａが合致することになり、何れの場
合も１乃至複数個のスルーホール２ａを介して導体パタ
ーン１は問題なく接続される。製法上、導体パターン形
成位置にずれを生じ難いが、仮に導体パターン形成位置
にずれを生じた場合でも上記と同様にこれを吸収できる
ことは勿論である。
【００２３】上記のスルーホール２ａの個数及び形成ピ
ッチは種々変更可能であり、図８に示すように個数を増
加し形成ピッチを小さくすれば、位置ずれに対する吸収
能力を向上させ、導体パターン相互の導通面積を確保す
ることができる。
ッチは種々変更可能であり、図８に示すように個数を増
加し形成ピッチを小さくすれば、位置ずれに対する吸収
能力を向上させ、導体パターン相互の導通面積を確保す
ることができる。
【００２４】上記のスルーホール形成領域Ｒの大きさは
スルーホール２ａを形成する際に生じ得る位置ずれ範囲
に基づいて適宜拡大縮小することが可能であり、例えば
位置ずれが図３においてＹ方向のみに現れる場合には図
９に示すように領域Ｒを同方向に設定して該領域Ｒに複
数のスルーホール２ａを形成したり、また位置ずれが図
３においてＸ方向のみに現れる場合には図１０に示すよ
うに領域Ｒを同方向に設定して該領域Ｒに複数のスルー
ホール２ａを形成するようにしてもよい。
スルーホール２ａを形成する際に生じ得る位置ずれ範囲
に基づいて適宜拡大縮小することが可能であり、例えば
位置ずれが図３においてＹ方向のみに現れる場合には図
９に示すように領域Ｒを同方向に設定して該領域Ｒに複
数のスルーホール２ａを形成したり、また位置ずれが図
３においてＸ方向のみに現れる場合には図１０に示すよ
うに領域Ｒを同方向に設定して該領域Ｒに複数のスルー
ホール２ａを形成するようにしてもよい。
【００２５】また、スルーホール２ａの形状は上記の円
形に限られるものではなく、四角形（図１１参照）や三
角形（図１２参照）等の多角形や楕円形であってもよ
い。スルーホール２ａを多角形とすれば円形や楕円形の
場合に比べて該スルーホール２ａを隙間なく高密度で形
成することが可能であり、導体パターン相互の導通面積
を確保する場合に有利である。
形に限られるものではなく、四角形（図１１参照）や三
角形（図１２参照）等の多角形や楕円形であってもよ
い。スルーホール２ａを多角形とすれば円形や楕円形の
場合に比べて該スルーホール２ａを隙間なく高密度で形
成することが可能であり、導体パターン相互の導通面積
を確保する場合に有利である。
【００２６】更に、スルーホール形成領域Ｒの形状は上
記の矩形状に限られるものではなく、円形（図１３参
照）や他の形状であってもよく、該領域Ｒの形状を先に
述べた位置ずれ範囲の輪郭に従って設定してもよい。
記の矩形状に限られるものではなく、円形（図１３参
照）や他の形状であってもよく、該領域Ｒの形状を先に
述べた位置ずれ範囲の輪郭に従って設定してもよい。
【００２７】尚、上述の実施例では本発明を積層チップ
インダクタに適用した例を説明したが、磁性体等から成
るシートにスルーホール及びコイル用導体パターンを形
成するようにした他の積層型電子部品、例えば積層チッ
プビーズ，積層トランス，積層複合部品，積層混成集積
回路等の電子部品に幅広く適用でき同様の効果を得るこ
とができる。
インダクタに適用した例を説明したが、磁性体等から成
るシートにスルーホール及びコイル用導体パターンを形
成するようにした他の積層型電子部品、例えば積層チッ
プビーズ，積層トランス，積層複合部品，積層混成集積
回路等の電子部品に幅広く適用でき同様の効果を得るこ
とができる。
【００２８】
【発明の効果】以上詳述したように、請求項１の発明に
よれば、スルーホール形成位置或いは導体パターン形成
位置にずれを生じた場合でも、領域内に形成された複数
のスルーホールの一部を利用して導体パターン相互の接
続を確実、且つ良好に行うことができ、従来における接
続不良等の問題を完全に解消できる。
よれば、スルーホール形成位置或いは導体パターン形成
位置にずれを生じた場合でも、領域内に形成された複数
のスルーホールの一部を利用して導体パターン相互の接
続を確実、且つ良好に行うことができ、従来における接
続不良等の問題を完全に解消できる。
【００２９】請求項２の発明によれば、スルーホール形
成に伴う全ての位置ずれを上記領域で確実に吸収して、
導体パターン相互の接続をより確実に行うことができ
る。
成に伴う全ての位置ずれを上記領域で確実に吸収して、
導体パターン相互の接続をより確実に行うことができ
る。
【００３０】請求項３の発明によれば、円形や楕円形の
場合に比べてスルーホールを隙間なく高密度で形成する
ことが可能であり、導体パターン相互の導通面積を確保
する場合に有利である。
場合に比べてスルーホールを隙間なく高密度で形成する
ことが可能であり、導体パターン相互の導通面積を確保
する場合に有利である。
【００３１】請求項４の発明によれば、スルーホールに
高い位置精度及び形状精度を確保して上記の接続をより
確実化できる。
高い位置精度及び形状精度を確保して上記の接続をより
確実化できる。
【図１】本発明に係る積層チップインダクタの分解斜視
図
図
【図２】図１に示した磁性体シートの拡大上面図
【図３】作用説明図
【図４】作用説明図
【図５】作用説明図
【図６】従来例を示す積層チップインダクタの分解斜視
図
図
【図７】従来問題の説明図
【図８】本発明の他の実施例を示す要部拡大図
【図９】同要部拡大図
【図１０】同要部拡大図
【図１１】同要部拡大図
【図１２】同要部拡大図
【図１３】同要部拡大図
１…コイル用導体パターン、２…磁性体シート、２ａ…
スルーホール、Ｒ…スルーホール形成領域、３…磁性体
シート。
スルーホール、Ｒ…スルーホール形成領域、３…磁性体
シート。
Claims (4)
- 【請求項１】 複数のシート間夫々に挟まれたコイル用
導体パターンを該シートに設けたスルーホールを介して
螺旋状に接続して成る積層構造のコイル導体を備えた積
層型電子部品において、 上記スルーホールを、その一部が導体パターンの接続部
位と重なる領域内に複数個形成した、 ことを特徴とする積層型電子部品。 - 【請求項２】 スルーホール形成領域の大きさ及び位置
を、スルーホールを形成する際に生じ得る位置ずれ範囲
に基づいて設定した、 ことを特徴とする請求項１記載の積層型電子部品。 - 【請求項３】 スルーホールが多角形である、 ことを特徴とする請求項１または２記載の積層型電子部
品。 - 【請求項４】 スルーホールがレーザ光照射で形成され
たものである、 ことを特徴とする請求項１乃至３の何れか１項記載の積
層型電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33203293A JPH07192921A (ja) | 1993-12-27 | 1993-12-27 | 積層型電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33203293A JPH07192921A (ja) | 1993-12-27 | 1993-12-27 | 積層型電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07192921A true JPH07192921A (ja) | 1995-07-28 |
Family
ID=18250378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33203293A Pending JPH07192921A (ja) | 1993-12-27 | 1993-12-27 | 積層型電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07192921A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5948200A (en) * | 1996-07-26 | 1999-09-07 | Taiyo Yuden Co., Ltd. | Method of manufacturing laminated ceramic electronic parts |
| KR100552010B1 (ko) * | 1998-02-02 | 2006-02-17 | 다이요 유덴 가부시키가이샤 | 적층전자부품 및 그 제조방법 |
| JP2009170446A (ja) * | 2008-01-10 | 2009-07-30 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
| JP2012204475A (ja) * | 2011-03-24 | 2012-10-22 | Tdk Corp | 積層電子部品 |
| JP2015198242A (ja) * | 2014-04-02 | 2015-11-09 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | チップ型コイル部品及びその実装基板 |
| JP2018050022A (ja) * | 2016-09-20 | 2018-03-29 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | コイル電子部品 |
| JP2018101747A (ja) * | 2016-12-21 | 2018-06-28 | 日本碍子株式会社 | 電流検出用の耐熱性素子 |
| JP2018186241A (ja) * | 2017-04-27 | 2018-11-22 | 株式会社村田製作所 | 電子部品およびその製造方法 |
| US20200203051A1 (en) * | 2018-12-20 | 2020-06-25 | Tdk Corporation | Multilayer coil component |
-
1993
- 1993-12-27 JP JP33203293A patent/JPH07192921A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5948200A (en) * | 1996-07-26 | 1999-09-07 | Taiyo Yuden Co., Ltd. | Method of manufacturing laminated ceramic electronic parts |
| US6200405B1 (en) | 1996-07-26 | 2001-03-13 | Taiyo Yuden Co., Ltd. | Method of manufacturing laminated ceramic electronic parts |
| KR100552010B1 (ko) * | 1998-02-02 | 2006-02-17 | 다이요 유덴 가부시키가이샤 | 적층전자부품 및 그 제조방법 |
| JP2009170446A (ja) * | 2008-01-10 | 2009-07-30 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
| JP2012204475A (ja) * | 2011-03-24 | 2012-10-22 | Tdk Corp | 積層電子部品 |
| JP2015198242A (ja) * | 2014-04-02 | 2015-11-09 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | チップ型コイル部品及びその実装基板 |
| JP2018050022A (ja) * | 2016-09-20 | 2018-03-29 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | コイル電子部品 |
| JP2018101747A (ja) * | 2016-12-21 | 2018-06-28 | 日本碍子株式会社 | 電流検出用の耐熱性素子 |
| JP2018186241A (ja) * | 2017-04-27 | 2018-11-22 | 株式会社村田製作所 | 電子部品およびその製造方法 |
| US20200203051A1 (en) * | 2018-12-20 | 2020-06-25 | Tdk Corporation | Multilayer coil component |
| CN111354545A (zh) * | 2018-12-20 | 2020-06-30 | Tdk株式会社 | 层叠线圈部件 |
| JP2020102491A (ja) * | 2018-12-20 | 2020-07-02 | Tdk株式会社 | 積層コイル部品 |
| US11651886B2 (en) | 2018-12-20 | 2023-05-16 | Tdk Corporation | Multilayer coil component |
| CN111354545B (zh) * | 2018-12-20 | 2023-12-29 | Tdk株式会社 | 层叠线圈部件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002252117A (ja) | 積層型コイル部品及びその製造方法 | |
| US5386206A (en) | Layered transformer coil having conductors projecting into through holes | |
| TWI578872B (zh) | 印刷電路板之多層導線結構、磁性元件及其製造方法 | |
| JP2019079844A (ja) | 積層コイル部品及びその製造方法 | |
| JPH05135968A (ja) | トランス用コイル素子、並びにそのコイル素子を用いたトランス、及びそのトランスの結線方法 | |
| JPH0855726A (ja) | 積層型電子部品及びその製造方法 | |
| JPH07192921A (ja) | 積層型電子部品 | |
| JPH1167554A (ja) | 積層型コイル部品及びその製造方法 | |
| JP3680758B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JPH0669057A (ja) | 積層チップインダクタの製造方法 | |
| CN106376173B (zh) | 印刷电路板的多层导线结构、磁性元件及其制造方法 | |
| JP2010103184A (ja) | 積層コンデンサの製造方法 | |
| JP2002246752A (ja) | セラミック多層基板のビアホール構造 | |
| JP2006066829A (ja) | 積層型電子部品及びその製造方法 | |
| JPH11354326A (ja) | 積層型インダクタ、及びその製造方法 | |
| JP2010103175A (ja) | 積層コンデンサの製造方法 | |
| JPH0757935A (ja) | 積層チップインダクタ | |
| JPS6373606A (ja) | 厚膜インダクタの製造方法 | |
| JP2002151331A (ja) | 積層チップ部品及びその製造方法 | |
| JPH08227821A (ja) | 電子厚肉フィルム素子の成端及び電子厚肉フィルム素子の製造方法 | |
| US20230119231A1 (en) | Multilayer inductor | |
| JP2010103176A (ja) | 積層コンデンサの製造方法 | |
| JPH0354808A (ja) | 積層型インダクタンス部品 | |
| JPH0555067A (ja) | 積層セラミツクインダクタの製造方法 | |
| JP2003338410A (ja) | 積層インダクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000829 |