JPH07176722A - 電荷結合素子 - Google Patents

電荷結合素子

Info

Publication number
JPH07176722A
JPH07176722A JP31853993A JP31853993A JPH07176722A JP H07176722 A JPH07176722 A JP H07176722A JP 31853993 A JP31853993 A JP 31853993A JP 31853993 A JP31853993 A JP 31853993A JP H07176722 A JPH07176722 A JP H07176722A
Authority
JP
Japan
Prior art keywords
region
charge transfer
charge
electrode
floating diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31853993A
Other languages
English (en)
Inventor
Masafumi Ueno
雅史 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP31853993A priority Critical patent/JPH07176722A/ja
Publication of JPH07176722A publication Critical patent/JPH07176722A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】 【目的】 低温においても広い信号電荷量の範囲で転送
効率が良く、浮遊拡散領域の飽和信号電荷量が減少しな
い電荷結合素子を得る。 【構成】 電荷転送領域3に、その中央部から電荷転送
方向と垂直な方向の端部に向かって徐々に不純物濃度を
薄くすると共に、浮遊拡散領域4に接する電荷転送電極
の最終電極2の他端部まで延在した不純物層領域17
a、17b、17cを設けた。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、小信号電荷量におけ
る転送効率を改善するための電荷結合素子の構造に関す
る。
【0002】
【従来の技術】図7と図8は従来例に係る埋め込みチャ
ネル形電荷結合素子の終段部を示す平面図と図7のA−
B線断面図を示すものである。図7において、1a、1
b、1cは外部よりクロックが印加される電荷転送電
極、2は外部より直流電圧が印加される電荷転送電極列
の最終電極、3は電荷転送領域、4は上記最終電極2を
介した信号電荷の転送を受ける浮遊拡散領域、5は浮遊
拡散領域4を周期的にリセットする為のリセットゲート
電極、6は端子7よりリセット電圧が印加されるリセッ
トドレイン領域、8と9はソースフォロワアンプを形成
するトランジスタと抵抗、10は配線、11と12は上
記ソースフォロワアンプの電源端子と出力端子で、浮遊
拡散領域4の電位変化は配線10によりソースフォロワ
アンプに入力され、出力端子12より出力される。
【0003】また、図8の断面図において、13は例え
ば第1の導電型(P型)の半導体基板であり、上記電荷
転送領域3は、この半導体基板13の表面領域に設けら
れた不純物層領域となっており、半導体基板13が第1
の導電型(P型)の場合、この電荷転送領域3は第2の
導電型(n型)の不純物層領域となっている。14は絶
縁膜であり、上記電荷転送電極1a、1b、1c及び電
極2と5は、この絶縁膜14の中に設けられていて、い
わゆる埋め込みチャネル形電荷結合素子を構成してい
る。
【0004】次に上記構成に係る動作について説明す
る。電荷転送電極1a、1b、1cに印加されるクロッ
クによって、信号電荷は順次転送領域3中を転送され、
浮遊拡散領域4に送り込まれる。浮遊拡散領域4は、リ
セットゲート電極5により周期的に端子7に印加される
電圧に充電されると同時に、この浮遊拡散領域4に送り
込まれた信号電荷は端子7より排出される。なお、浮遊
拡散領域4に送り込まれた信号電荷によりこの領域の電
位が変化し、その電位変化はトランジスタ8と抵抗9で
構成されるソースフォロワアンプにより出力端子12に
伝えられる。
【0005】ところで、図9は上記浮遊拡散領域4に蓄
えられる電荷量を説明するためのもので、図8に示すD
方向のポテンシャル分布図である。図9において、V
L 、VH は電荷転送電極1aに印加されるクロックがそ
れぞれローレベル,ハイレベルの時の電荷転送領域3中
のポテンシャルの井戸の最大電位であり、VG は直流電
圧VG が印加される最終電極2下の電荷転送領域3中の
最大電位、VO はリセットゲート電極5に印加されるク
ロックがローレベルの時の電荷転送領域3中のポテンシ
ャルの井戸の最大電位、VR はリセット電圧を示す。な
お、ψは負の電位を示す。
【0006】この例では、浮遊拡散領域4に蓄えられる
最大電荷量QM は、この領域の容量をCFDとした場合、 QM =CFD(VR −VG ) (1) で与えられる。即ち、これ以上の電荷が転送されてきて
も浮遊拡散領域4が飽和し、出力電圧がクリップされ
る。
【0007】また、この例に示した電荷結合素子では、
信号電荷量が少くなると、電荷転送領域3中に存在する
バルクトラップの影響により、転送効率が劣化する傾向
がある。このメカニズムを、図7のC−D部のポテンシ
ャル分布を示す図10を用いて説明する。図10におい
て、15は電荷転送領域3中に存在する信号電荷、16
はバルクトラップを示し、このバルクトラップ16は、
電荷転送領域3を形成する為の不純物原子等が原因とな
るもので、信号電荷を捕獲する働きをもつ。一般に、常
温では、信号電荷が捕獲されても熱エネルギーにより再
び電荷転送領域3中に放出する為、転送効率に与える影
響が少ないが、低温になると(液体窒素温度付近)、こ
の放出時定数が長くなり、転送効率に与える影響が無視
できなくなる。
【0008】今、図7において、例えば電荷転送電極1
a下の転送領域中に存在する信号電荷の数をNS 、バル
クトラップの数をNT とすると、この電極下で見かけ
上、次式で示されるηT だけ転送効率が低下することに
なる。 ηT =1−(NT /NS ) (2) ここで、NT は製造条件等により決まる定数と考えられ
るから、ηT はNS に対応して減少とともに低下するこ
とになる。
【0009】この様なバルクトラップの影響を少くする
為に、信号電荷が少ない時、信号電荷が接触するバルク
トラップ数NT を見かけ上減少させる方式がある。図1
1にこの例における転送方向に垂直な方向のポテンシャ
ル分布を示す。この図11では、図10と異なり、第2
の導電型(n型)の不純物層領域17で示される部分の
みポテンシャルが△Vだけ深く設定されている。この様
にすることにより、この領域17内に蓄え得る電荷量ま
では、バルクトラップ16に関して図にハッチングされ
たもののみが接触し、図10に比べ転送効率が向上する
ことになる。
【0010】上述した図11に示す構成例における電荷
結合素子の終段部の平面図を示すと図12に示すものと
なる。この図12において、図7と異なるところは、領
域17(以下、この領域17を転送効率改善の為の不純
物層領域17と称す)に、例えば電荷転送領域3を構成
するものと同一な不純物を、電荷転送電極1a、1b、
1c、及び最終電極2を形成する前にイオン注入するも
ので、このようにすることにより、図11に示したポテ
ンシャル差を形成することができる。なお、図12にお
いて、転送効率改善の為の不純物層領域17が浮遊拡散
領域4までに入っている理由は以下による。
【0011】例えば図13に示すように、転送効率改善
の為の不純物層領域17が電荷転送電極の最終電極2の
中で途切れている場合を考える。図13のABに沿った
ポテンシャル分布を図14に示す。図14において、電
荷転送電極1c、1bのポテンシャルは省略してある。
また、点線は転送効率改善の為の不純物層領域17部の
ポテンシャルを示している。電荷転送電極2の下には転
送効率改善の為の不純物層領域17によるポテンシャル
のへこみが途中で消失することになり、この部分に蓄え
られた信号電荷は、浮遊拡散領域4に転送されず、著し
く転送効率を低下させることになる。従って、転送効率
改善の為の不純物層領域17は浮遊拡散領域4まで延在
させる必要があるが、この時、(2)式で示した飽和電荷
量は QM =CFD(VR −VG −△V) となり、図7の例に比べ少くなる。
【0012】
【発明が解決しようとする課題】従来の電荷結合素子は
以上のように構成されているので、図7の構成例では、
バルクトラップにより低信号量での転送効率が特に低温
領域で低下する問題があり、また、図12の構成例で
は、上記問題点は改善されるが、転送効率改善の為の不
純物層領域17に蓄積可能な電荷量以上では改善効果は
なくなり、また、浮遊拡散領域4の飽和電荷量が減少す
る問題点があった。
【0013】この発明は上記のような問題点を解消する
ためになされたもので、低温領域でも広い信号電荷量の
範囲において転送効率がよく、また、浮遊拡散領域の飽
和電荷量を減少させない電荷結合素子を得ることを目的
としている。
【0014】
【課題を解決するための手段】この発明の請求項1に係
る電荷結合素子は、第1の導電型の半導体基板の表面領
域に設けた第2の導電型の不純物層領域でなる電荷転送
領域と、この電荷転送領域上に絶縁膜を介して設けられ
た複数の電荷転送電極と、上記電荷転送領域の終段位置
に設けられて上記電荷転送電極の最終電極を介して信号
電荷の転送を受ける浮遊拡散領域とを有する電荷結合素
子において、上記電荷転送領域に、その中央部から電荷
転送方向と垂直な方向の端部に向かって徐々に転送電荷
に対するポテンシャルを浅くすべく第2の導電型の不純
物層領域を設けたことを特徴とするものである。
【0015】また、請求項2に係る電荷結合素子は、第
1の導電型の半導体基板の表面領域に設けた第2の導電
型の不純物層領域でなる電荷転送領域と、この電荷転送
領域上に絶縁膜を介して設けられた複数の電荷転送電極
と、上記電荷転送領域の終段位置に設けられて上記電荷
転送電極の最終電極を介して信号電荷の転送を受ける浮
遊拡散領域とを有する電荷結合素子において、上記電荷
転送領域に、その領域幅より狭く、かつ上記浮遊拡散領
域に接する上記電荷転送電極の最終電極の他端部まで延
在した第2の導電型の不純物層領域を設けたことを特徴
とするものである。
【0016】さらに、請求項3に係る電荷結合素子は、
第1の導電型の半導体基板の表面領域に設けた第2の導
電型の不純物層領域でなる電荷転送領域と、この電荷転
送領域上に絶縁膜を介して設けられた複数の電荷転送電
極と、上記電荷転送領域の終段位置に設けられて上記電
荷転送電極の最終電極を介して信号電荷の転送を受ける
浮遊拡散領域とを有する電荷結合素子において、上記電
荷転送領域に、その中央部から電荷転送方向と垂直な方
向の端部に向かって徐々に不純物濃度を薄くすると共
に、上記浮遊拡散領域に接する上記電荷転送電極の最終
電極の他端部まで延在した第2の導電型の不純物層領域
を設けたことを特徴とするものである。
【0017】
【作用】この発明の請求項1に係る電荷結合素子におい
ては、電荷転送領域に、その中央部から電荷転送方向と
垂直な方向の端部に向かって徐々に転送電荷に対するポ
テンシャルを浅くする第2の導電型の不純物層領域を設
けることにより、ポテンシャルが中央部から端部に向か
って徐々に浅くなって、信号電荷量の増加とともに接触
するバルクトラップの数も増すことになり、信号電荷量
に対する転送効率の依存性が大幅に減少する。
【0018】また、請求項2に係る電荷結合素子におい
ては、電荷転送領域に、その領域幅より狭く、かつ浮遊
拡散領域に接する電荷転送電極の最終電極の他端部まで
延在した第2の導電型の不純物層領域を設けることによ
り、転送効率改善の為の不純物層領域が浮遊拡散領域ま
で延在せず、かつ、その端部が転送電極間で一致する
為、転送効率がよく、また、浮遊拡散領域の飽和の減少
もない。
【0019】さらに、請求項3に係る電荷結合素子にお
いては、電荷転送領域に、その中央部から電荷転送方向
と垂直な方向の端部に向かって徐々に不純物濃度を薄く
すると共に、浮遊拡散領域に接する電荷転送電極の最終
電極の他端部まで延在した第2の導電型の不純物層領域
を設けることにより、請求項2による特徴に請求項1に
よる特徴も加わる為、広い信号電荷量の範囲で転送効率
が良く、浮遊拡散領域の飽和も減少しない。
【0020】
【実施例】
実施例1.以下、この発明の実施例1を図について説明
する。図1は図12に示す従来例に対応する実施例1に
係る電荷結合素子の平面図を示すものである。図におい
て、従来例と同一符号は同一部分を示し、1a、1b、
1cは外部よりクロックが印加される電荷転送電極、2
は外部より直流電圧が印加される電荷転送電極列の最終
電極、3は電荷転送領域で、従来例と同様に、半導体基
板13が第1の導電型(P型)の場合、この電荷転送領
域3は第2の導電型(n型)の不純物層領域となってい
る。4は上記最終電極2を介した信号電荷の転送を受け
る浮遊拡散領域、5は浮遊拡散領域4を周期的にリセッ
トする為のリセットゲート電極、6は端子7よりリセッ
ト電圧が印加されるリセットドレイン領域、8と9はソ
ースフォロワアンプを形成するトランジスタと抵抗、1
0は配線、11と12は上記ソースフォロワアンプの電
源端子と出力端子で、浮遊拡散領域4の電位変化は配線
10によりソースフォロワアンプに入力され、出力端子
12より出力される。
【0021】また、従来例と異なるところは、電荷転送
領域3中のポテンシャルの井戸を深くする、第2の導電
型(n型)の転送効率改善の為の不純物層領域17が、
3つの領域17a,17b,17cに分かれており、そ
の幅は、17a,17b,17cの順に広くなるように
設定し、電荷転送領域3のポテンシャル分布を、この領
域の中央部から電荷転送方向と垂直な方向に階段状に浅
くなるように設定することにより、信号電荷量の増加と
ともに接触するバルクトラップの数を増やし、信号電荷
量に対する転送効率の依存性を大幅に改善するようにし
ている。
【0022】すなわち、図2は図1のC−D線の断面に
おけるポテンシャル分布を示す図で、転送効率改善の為
の不純物層領域17a,17b,17cの順にポテンシ
ャルが浅くなるように設定される。この様なポテンシャ
ル分布を形成するには、電荷転送電極1a,1b,1
c、及び最終電極2を形成する前に、まず、領域17c
に第1の濃度の電荷転送領域3を形成する不純物と同種
の不純物をイオン注入し、次に、領域17bに第2の濃
度で注入し、最後に、領域17aに第3の濃度で注入す
る。
【0023】この時、これらの濃度の関係は任意である
が、電荷転送領域の中央部から端部に向かって徐々にポ
テンシャルが浅くなり、かつポテンシャル分布の傾斜を
なめらかに変化させる為に互いに等しい方が良い。ま
た、逆に、転送効率改善の為の不純物層領域17a,1
7b,17cの順に注入していく場合は、領域17aの
注入濃度>領域17bの注入濃度>領域17cの注入濃
度とする必要がある。なお、電荷転送領域3の不純物濃
度は領域17cの濃度より薄いのは勿論である。
【0024】従って、上記実施例1によれば、図2に示
したごとく、電荷転送領域の中央部から端部に向かって
徐々にポテンシャルが浅くなっている為、信号電荷が少
ない時は、領域17a中で転送され、領域17aが飽和
すると領域17aと17bで転送される。即ち、信号電
荷量の減少とともに信号電荷と接触するバルクトラップ
の数も減少する為に、(2)式で示される転送効率の信号
電荷量の依存性は減少し、また、図12の構成例のよう
に、転送効率改善の為の不純物層領域17が飽和するこ
とにより転送効率が急に劣化することもない。
【0025】なお、上記実施例1では、転送効率改善の
為の不純物層領域を、領域17a,17b,17cの3
段階の領域で構成した例について説明したが、領域の数
はこれにとらわれることはない。領域の中央部から端部
に向かって徐々にポテンシャルが浅くなっていればよ
い。また、上記実施例1では、領域幅を、領域17a,
17b,17cの順に広くなるように設定して、電荷転
送領域3のポテンシャル分布を、この領域の中央部から
電荷転送方向と垂直な方向に階段状に浅くなるように設
定したが、各領域の膜厚を変えることも考えられ、さら
に、電荷転送領域3の電荷転送方向と垂直な方向の断面
をV字状に形成して、領域の中央部から端部に向かって
徐々にポテンシャルが浅くなるように、転送効率改善の
為の不純物層領域を設けても良い。また、領域17a,
17b,17cの終端部は、図1の構成例の場合、浮遊
拡散領域4まで延在しているが、その端部を互いに一致
させる必要はない。なぜなら、一般に、浮遊拡散領域4
には、配線10とコンタクトをとる為に、領域17a,
17b,17cよりはるかに高濃度の不純物層が形成さ
れているからである。
【0026】実施例2.次に、図3は実施例2に係る電
荷結合素子の平面図を示すものである。図3において、
図12に示す従来例と同一符号は同一部分を示し、その
説明は省略する。従来例と異なるところは、電荷転送領
域3に、その領域幅より狭く、ポテンシャルを深くする
転送効率改善の為に設けられた不純物層領域17が、浮
遊拡散領域4に接する電荷転送電極の最終電極2の他方
の端部で切れていて、浮遊拡散領域4まで延在せず、か
つ、その端部が電荷転送電極3間でに一致する為、転送
効率がよく、また、浮遊拡散領域4の飽和の減少もない
点である。
【0027】図4に図3のAB線に沿った方向のポテン
シャル分布を示す。この図において、電荷転送電極1
c、1b下のポテンシャル分布は省略してある。図にお
いて、点線は、領域17部に対応するポテンシャルであ
り、他の部に比べ△Vだけポテンシャルが深くなってい
る。この実施例2においては、領域17によりポテンシ
ャルがへこみ、浮遊拡散領域4まで延在していないの
で、この領域の飽和電子数が減少することはない。ま
た、領域17は電荷転送電極1aと最終電極2の境界で
終了しているので、図4におけるVG −(VL +△V)
が正であれば、電極間での電荷転送も問題なく行い得
る。なお、一般に、VG −VL は2〜3V、△Vは0.
5V程度のオーダであるので、この条件は十分満たせ
る。
【0028】なお、図3の例においては、領域17の端
部を電荷転送電極の最終電極2に対して自己整合的に決
める必要があるが、この方法の説明を図5を用いて行
う。まず、図5(a)において、電荷転送領域3を形成
し、次に、電荷転送電極の最終電極2及びリセットゲー
ト電極5を形成する。その後、領域18部分のみを開口
したマスクにて写真製版を行う。即ち、領域18以外に
レジストを残す。ここで、領域18は距離dだけ電荷転
送電極の最終電極2にオーバラップしている。この距離
dはマスク合せズレ等を考慮して必ずオーバラップする
距離に設定する。
【0029】次に、図5(b)において、先の領域18
のみを開口したレジスト上から電荷転送領域3を形成す
る不純物と同種の不純物をイオン注入する。しかし、距
離dの部分は電荷転送電極の最終電極2がマスクとなっ
て、この最終電極2の端部に対し最終電極2をマスクと
して自己整合的に領域の端部が決められた領域17が形
成される。最後に、図5(c)において、電荷転送電極
1a,1b,1cを形成する。
【0030】従って、上記実施例2によれば、電荷転送
領域3に、その領域幅より狭く、かつ浮遊拡散領域4に
接する電荷転送電極の最終電極2の他端部まで延在した
転送効率改善の為の不純物層領域17を設けたことによ
り、転送効率改善の為の不純物層領域17が浮遊拡散領
域4まで延在せず、かつ、その端部が電荷転送電極間で
一致する為、転送効率がよく、また、浮遊拡散領域4の
飽和の減少もないという効果がある。
【0031】実施例3.次に、図6は実施例3に係る電
荷結合素子の平面図を示すもので、実施例1と実施例2
を組み合わせたものである。この実施例3においては、
図1に示す実施例1における転送効率改善の為にポテン
シャルを深くした領域17a,17b,17cが、図3
に示す実施例2と同様にして、電荷転送電極の最終電極
2の端部に対し自己整合的に決められている。このよう
にすることにより、広い信号電荷量の範囲で転送効率が
良く、また、浮遊拡散領域4の飽和電荷量も減少しない
電荷結合素子が得られる。なお、本例においても、実施
例1と同様に、転送効率改善の為の領域は3段にする必
要はなく、中央部から端部に向かってポテンシャルが徐
々に浅くなっていればよい。
【0032】
【発明の効果】以上のように、この発明の請求項1によ
れば、電荷転送領域に、その中央部から電荷転送方向と
垂直な方向の端部に向かって徐々に転送電荷に対するポ
テンシャルを浅くする第2の導電型の不純物層領域を設
けたことにより、ポテンシャルが中央部から端部に向か
って徐々に浅くなっているので、信号電荷量の増加とと
もに接触するバルクトラップの数も増すことになり、信
号電荷量に対する転送効率の依存性が大幅に減少し、低
温領域でも広い信号電荷量の範囲で転送効率の良い電荷
結合素子を得ることができるという効果を奏する。
【0033】また、請求項2によれば、電荷転送領域
に、その領域幅より狭く、かつ浮遊拡散領域に接する電
荷転送電極の最終電極の他端部まで延在した第2の導電
型の不純物層領域を設けたことにより、転送効率改善の
為の不純物層領域が浮遊拡散領域まで延在せず、かつ、
その端部が転送電極間で一致する為、転送効率がよく、
また、浮遊拡散領域の飽和の減少もなく、低温領域でも
広い信号電荷量の範囲で転送効率の良い電荷結合素子を
得ることができるという効果を奏する。
【0034】さらに、請求項3によれば、電荷転送領域
に、その中央部から電荷転送方向と垂直な方向の端部に
向かって徐々に不純物濃度を薄くすると共に、浮遊拡散
領域に接する電荷転送電極の最終電極の他端部まで延在
した第2の導電型の不純物層領域を設けたことにより、
電荷転送領域中の変化が浮遊拡散領域に接する最終電極
の直前で終了しているので、請求項2による効果に請求
項1による効果も加わり、浮遊拡散領域の飽和電荷量を
従来と同一にしたまま、低温領域でも広い信号電荷量の
範囲で転送効率が良い電荷結合素子を得ることができる
という効果を奏する。
【図面の簡単な説明】
【図1】この発明の実施例1に係る電荷結合素子の平面
図である。
【図2】図1のCD線断面方向のポテンシャル分布を示
す説明図である。
【図3】この発明の実施例2に係る電荷結合素子の平面
図である。
【図4】図3のAB線断面方向のポテンシャル分布を示
す図である。
【図5】図3の電荷結合素子の製造工程図である。
【図6】この発明の実施例3に係る電荷結合素子の平面
図である。
【図7】従来例に係る電荷結合素子の平面図である。
【図8】図7のAB線断面方向の断面図である。
【図9】図7のAB線断面方向のポテンシャル分布を示
す説明図である。
【図10】図7のCD線断面方向のポテンシャル分布を
示す説明図である。
【図11】他の従来例におけるポテンシャル分布を示す
説明図である。
【図12】他の従来例に係る電荷結合素子の平面図であ
る。の平面図である。
【図13】他の従来例の問題点を説明するための電荷結
合素子の平面図である。
【図14】図13のAB線断面方向のポテンシャル分布
を示す説明図である。
【符号の説明】
1a 電荷転送電極 1b 電荷転送電極 1c 電荷転送電極 2 最終電極 3 電荷転送領域 4 浮遊拡散領域 13 半導体基板 14 絶縁膜 17 不純物層領域 17a 不純物層領域 17b 不純物層領域 17c 不純物層領域
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成6年3月22日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0005
【補正方法】変更
【補正内容】
【0005】ところで、図9は上記浮遊拡散領域4に蓄
えられる電荷量を説明するためのもので、図8に示すD
方向のポテンシャル分布図である。図9において、V
L 、VH は電荷転送電極1aに印加されるクロックがそ
れぞれローレベル,ハイレベルの時の電荷転送領域3中
のポテンシャルの井戸の最大電位であり、VG は直流電
圧VG が印加される最終電極2下の電荷転送領域3中の
最大電位、VO はリセットゲート電極5に印加されるク
ロックがローレベルの時の電荷転送領域3中のポテンシ
ャルの井戸の最大電位、VR はリセット電圧を示す。な
お、ψはの電位を示す。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0018
【補正方法】変更
【補正内容】
【0018】また、請求項2に係る電荷結合素子におい
ては、電荷転送領域に、その領域幅より狭く、かつ浮遊
拡散領域に接する電荷転送電極の最終電極の他端部まで
延在した第2の導電型の不純物層領域を設けたことによ
り、転送効率改善の為の不純物層領域が浮遊拡散領域ま
で延在せず、かつ、その端部が転送電極端に一致する
為、転送効率がよく、また、浮遊拡散領域の飽和の減少
もない。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0023
【補正方法】変更
【補正内容】
【0023】この時、これらの濃度の関係は任意である
が、電荷転送領域の中央部から端部に向かって徐々にポ
テンシャルが浅くなり、かつポテンシャル分布の傾斜を
なめらかに変化させる為に互いに等しい方が良い。ま
た、逆に、転送効率改善の為の不純物層領域17a,1
7b,17cの順に注入していく場合は、領域17aの
注入濃度>領域17bの注入濃度>領域17cの注入濃
度とする必要がある。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0025
【補正方法】変更
【補正内容】
【0025】なお、上記実施例1では、転送効率改善の
為の不純物層領域を、領域17a,17b,17cの3
段階の領域で構成した例について説明したが、領域の数
はこれにとらわれることはない。領域の中央部から端部
に向かって徐々にポテンシャルが浅くなっていればよ
い。また、上記実施例1では、領域幅を、領域17a,
17b,17cの順に広くなるように設定して、電荷転
送領域3のポテンシャル分布を、この領域の中央部から
電荷転送方向と垂直な方向に階段状に浅くなるように設
定したが、各領域の絶縁膜厚を変えることも考えられ、
さらに、電荷転送領域3の電荷転送方向と垂直な方向の
断面をV字状に形成して、領域の中央部から端部に向か
って徐々にポテンシャルが浅くなるように、転送効率改
善の為の不純物層領域を設けても良い。また、領域17
a,17b,17cの終端部は、図1の構成例の場合、
浮遊拡散領域4まで延在しているが、その端部を互いに
一致させる必要はない。なぜなら、一般に、浮遊拡散領
域4には、配線10とコンタクトをとる為に、領域17
a,17b,17cよりはるかに高濃度の不純物層が形
成されているからである。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0026
【補正方法】変更
【補正内容】
【0026】実施例2.次に、図3は実施例2に係る電
荷結合素子の平面図を示すものである。図3において、
図12に示す従来例と同一符号は同一部分を示し、その
説明は省略する。従来例と異なるところは、電荷転送領
域3に、その領域幅より狭く、ポテンシャルを深くする
転送効率改善の為に設けられた不純物層領域17が、浮
遊拡散領域4に接する電荷転送電極の最終電極2の他方
の端部で切れていて、浮遊拡散領域4まで延在せず、か
つ、その端部が電荷転送電極端に一致する為、転送効率
がよく、また、浮遊拡散領域4の飽和の減少もない点で
ある。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 第1の導電型の半導体基板の表面領域に
    設けた第2の導電型の不純物層領域でなる電荷転送領域
    と、この電荷転送領域上に絶縁膜を介して設けられた複
    数の電荷転送電極と、上記電荷転送領域の終段位置に設
    けられて上記電荷転送電極の最終電極を介して信号電荷
    の転送を受ける浮遊拡散領域とを有する電荷結合素子に
    おいて、上記電荷転送領域に、その中央部から電荷転送
    方向と垂直な方向の端部に向かって徐々に転送電荷に対
    するポテンシャルを浅くする第2の導電型の不純物層領
    域を設けたことを特徴とする電荷結合素子。
  2. 【請求項2】 第1の導電型の半導体基板の表面領域に
    設けた第2の導電型の不純物層領域でなる電荷転送領域
    と、この電荷転送領域上に絶縁膜を介して設けられた複
    数の電荷転送電極と、上記電荷転送領域の終段位置に設
    けられて上記電荷転送電極の最終電極を介して信号電荷
    の転送を受ける浮遊拡散領域とを有する電荷結合素子に
    おいて、上記電荷転送領域に、その領域幅より狭く、か
    つ上記浮遊拡散領域に接する上記電荷転送電極の最終電
    極の他端部まで延在した第2の導電型の不純物層領域を
    設けたことを特徴とする電荷結合素子。
  3. 【請求項3】 第1の導電型の半導体基板の表面領域に
    設けた第2の導電型の不純物層領域でなる電荷転送領域
    と、この電荷転送領域上に絶縁膜を介して設けられた複
    数の電荷転送電極と、上記電荷転送領域の終段位置に設
    けられて上記電荷転送電極の最終電極を介して信号電荷
    の転送を受ける浮遊拡散領域とを有する電荷結合素子に
    おいて、上記電荷転送領域に、その中央部から電荷転送
    方向と垂直な方向の端部に向かって徐々に不純物濃度を
    薄くすると共に、上記浮遊拡散領域に接する上記電荷転
    送電極の最終電極の他端部まで延在した第2の導電型の
    不純物層領域を設けたことを特徴とする電荷結合素子。
JP31853993A 1993-12-17 1993-12-17 電荷結合素子 Pending JPH07176722A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31853993A JPH07176722A (ja) 1993-12-17 1993-12-17 電荷結合素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31853993A JPH07176722A (ja) 1993-12-17 1993-12-17 電荷結合素子

Publications (1)

Publication Number Publication Date
JPH07176722A true JPH07176722A (ja) 1995-07-14

Family

ID=18100259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31853993A Pending JPH07176722A (ja) 1993-12-17 1993-12-17 電荷結合素子

Country Status (1)

Country Link
JP (1) JPH07176722A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100359767B1 (ko) * 1998-07-11 2002-11-07 주식회사 하이닉스반도체 고체촬상소자의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100359767B1 (ko) * 1998-07-11 2002-11-07 주식회사 하이닉스반도체 고체촬상소자의 제조 방법

Similar Documents

Publication Publication Date Title
JPH0216020B2 (ja)
US4545110A (en) Method of manufacturing an insulated gate field effect device
JP2576506B2 (ja) Mos半導体装置
KR100255410B1 (ko) 금속 접점 및 베이스 영역으로의 증가된 용량성 결합을 갖는바이폴라계 능동 화소 센서 셀
JPH07176722A (ja) 電荷結合素子
JP2952570B2 (ja) 半導体デバイスの製造方法
JPH0234936A (ja) 半導体装置およびその製造方法
JP3063051B2 (ja) 半導体装置の製造方法
JPS61110466A (ja) 電界効果型半導体装置及びその製造方法
JP3320476B2 (ja) 半導体装置の製造方法
KR100359767B1 (ko) 고체촬상소자의 제조 방법
JP2586571B2 (ja) 固体撮像素子
JP3320495B2 (ja) 固体撮像装置
KR100252902B1 (ko) 씨모스 소자의 제조방법
JP2003115585A (ja) 半導体装置の製造方法
JPH0443649A (ja) 半導体装置及びその製造方法
JPS6057971A (ja) 半導体装置の製造方法
JPH05283669A (ja) 固体撮像装置及びその製造方法
JPH08186252A (ja) 半導体装置
KR100198630B1 (ko) 박막트랜지스터의 구조 및 제조방법
JPH07302891A (ja) 固体撮像装置の製造方法
JPH06151577A (ja) 半導体装置およびその製造方法
JPS5957470A (ja) 半導体装置
JPH0571191B2 (ja)
JPH04299862A (ja) 固体撮像素子