JP2586571B2 - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JP2586571B2 JP2586571B2 JP63110883A JP11088388A JP2586571B2 JP 2586571 B2 JP2586571 B2 JP 2586571B2 JP 63110883 A JP63110883 A JP 63110883A JP 11088388 A JP11088388 A JP 11088388A JP 2586571 B2 JP2586571 B2 JP 2586571B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer gate
- photodiode
- state imaging
- ccd
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔概要〕 フォトダイオード部、トランスファゲート部およびCC
Dレジスタ部からなるインターライン型固体撮像素子に
関し、 微少な光量でもフォトダイオードに蓄積された電荷を
全てCCDレジスタに転送し、転送効率を向上して画像のS
/N比を改善することを目的とし、 インターライン型の固体撮像素子において、フォトダ
イオードとCCDレジスター間のトランスファゲート部に
チャネルドーズする際、トランスファゲート部の中央部
分にのみイオン注入によりチャネルドーズし、フォトダ
イオード側およびCCDレジスター側の両側に無注入領域
を設けて構成する。
Dレジスタ部からなるインターライン型固体撮像素子に
関し、 微少な光量でもフォトダイオードに蓄積された電荷を
全てCCDレジスタに転送し、転送効率を向上して画像のS
/N比を改善することを目的とし、 インターライン型の固体撮像素子において、フォトダ
イオードとCCDレジスター間のトランスファゲート部に
チャネルドーズする際、トランスファゲート部の中央部
分にのみイオン注入によりチャネルドーズし、フォトダ
イオード側およびCCDレジスター側の両側に無注入領域
を設けて構成する。
本発明はインターライン型の固体撮像素子に関し、特
にS/N比の改良に関するものである。
にS/N比の改良に関するものである。
近年の半導体、固体撮像素子については、高集積化が
進み画素およびCCDレジスターの小面積化が要求されて
いる。
進み画素およびCCDレジスターの小面積化が要求されて
いる。
このため、フォトダイオードの蓄積電荷の効率の良い
CCDレジスターへの転送およびCCDレジスターの効率をよ
り大きくする必要がある。
CCDレジスターへの転送およびCCDレジスターの効率をよ
り大きくする必要がある。
第2図は従来例を説明するため図であり、 (a)は従来例の断面図、(b)はポテンシャルを示
す図である。
す図である。
図中、1はフォト・ダイオード部、2はトランスファ
ゲート部、3はCCDレジスター部、4はCCDのストレージ
電極、5はCCDのバリアー電極、6はCCDのストレージ電
極、バリア電極に対してゼロバイアスの時、7はトラン
スファゲートがオンした時のポテンシャル、8はポテン
シャルバリアハイト、9は残留電荷量を示す。
ゲート部、3はCCDレジスター部、4はCCDのストレージ
電極、5はCCDのバリアー電極、6はCCDのストレージ電
極、バリア電極に対してゼロバイアスの時、7はトラン
スファゲートがオンした時のポテンシャル、8はポテン
シャルバリアハイト、9は残留電荷量を示す。
従来のインターライン型の固体撮像素子においては、
スミア対策のため、フォト・ダイオードとCCDレジスタ
ーとの間のトランスファゲート下は、ある程度の濃度を
持ったP型である必要がある。そのため選択的に形成し
たレジストをマスクにして、トランスファゲートに不純
物を注入していた。
スミア対策のため、フォト・ダイオードとCCDレジスタ
ーとの間のトランスファゲート下は、ある程度の濃度を
持ったP型である必要がある。そのため選択的に形成し
たレジストをマスクにして、トランスファゲートに不純
物を注入していた。
ところが、この不純物は、プロセス工程中の熱処理に
より横方向に拡散する。すなわちフォト・ダイオードと
CCDレジスターの形成領域内に拡散する事になる。
より横方向に拡散する。すなわちフォト・ダイオードと
CCDレジスターの形成領域内に拡散する事になる。
即ち、トランスファゲート部2からのP型不純物がフ
ォトダイオード部1の領域に横方向拡散するためトラン
スファゲート部2がオンしても、フォトダイオード部1
に蓄積された電荷がフォトダイオード部とトランスファ
ゲート部との間のポランシャルバリアーのため消去され
ず100%転送されないという障害がある。8はオンした
時に残るポテンシャルバリアハイト、9は転送されない
残留電荷量を示している。
ォトダイオード部1の領域に横方向拡散するためトラン
スファゲート部2がオンしても、フォトダイオード部1
に蓄積された電荷がフォトダイオード部とトランスファ
ゲート部との間のポランシャルバリアーのため消去され
ず100%転送されないという障害がある。8はオンした
時に残るポテンシャルバリアハイト、9は転送されない
残留電荷量を示している。
従って光量が不充分な使用法をした場合、十分な出力
が出ない欠点があった。また、フォト・ダイオードの面
積を小さくすると、光電変換する面積が小さくなるた
め、これも充分な出力が出ないといった問題点を生じて
いた。
が出ない欠点があった。また、フォト・ダイオードの面
積を小さくすると、光電変換する面積が小さくなるた
め、これも充分な出力が出ないといった問題点を生じて
いた。
本発明はトランスファゲート部2のP型不純物の横方
向拡散を調整することにより、トランスファゲート部2
がオンした時フォトダイオード部とトランスファゲート
部との間に生ずるポテンシャルバリアハイトを小さく
し、転送されない電荷が残らないようになるのが目的で
ある。
向拡散を調整することにより、トランスファゲート部2
がオンした時フォトダイオード部とトランスファゲート
部との間に生ずるポテンシャルバリアハイトを小さく
し、転送されない電荷が残らないようになるのが目的で
ある。
第1図は、本発明の基本原理図であり、(a)は断面
図、(b)はポテンシャルを示す図である。この場合の
トランスファゲート部2は横方向拡散を考慮し、トラン
スファゲート部2の形成領域内側に選択的に形成したレ
ジストをマスクにP型不純物を注入するものである。
図、(b)はポテンシャルを示す図である。この場合の
トランスファゲート部2は横方向拡散を考慮し、トラン
スファゲート部2の形成領域内側に選択的に形成したレ
ジストをマスクにP型不純物を注入するものである。
本発明では、第1図(b)の如き、ポテンシャルの分
布を実現するようにし、トランスファーゲートがオンし
た時にフォト・ダイオードに蓄積された電荷が、すべて
CCDレジスターに転送されるようにしている。従って、
従来、微量な光量が入射してフォト・ダイオードに電荷
が蓄積されてもCCDレジスターから出力されないという
事があったが、これにより、光量が小さくても出力され
るようになる。
布を実現するようにし、トランスファーゲートがオンし
た時にフォト・ダイオードに蓄積された電荷が、すべて
CCDレジスターに転送されるようにしている。従って、
従来、微量な光量が入射してフォト・ダイオードに電荷
が蓄積されてもCCDレジスターから出力されないという
事があったが、これにより、光量が小さくても出力され
るようになる。
第3図(a)〜(d)は本発明の一実施を示す工程図
である。
である。
図中、第1図と同一部位は同一符号で示す。
まず、半導体基板11に素子形成領域を作る為、酸化膜
10成長後CVDにより耐酸化性膜13を成長、選択的に形成
したレジストをマスクにしてパターニングする。(第3
図(a)) ついで、全面酸化して、前述耐酸化性膜13をエッチン
グしてフィールド絶縁膜12を形成する。(第3図
(b)) 選択的に形成したレジストIをマスクにして、トラン
スファーゲートの形成領域にP形不純物を注入する。
(第3図(c)) 新たに選択的に形成したレジストIIをマスクにCCDレ
ジスターに、n形不純物を注入する。(第3図(d)) CCD法で成長したPoysiを、選択的に形成したレジスト
をマスクとしてパターニングし、CCDレジスターのスト
レージ電極4およびバリアー電極5を形成する。さら
に、新たに選択的に形成したレジストIIIあるいはスト
レージ電極4、レジストIIIをマスクにして、フォト・
ダイオードにn型不純物を注入する。(第3図(e)) すなわち、本発明ではトランスファゲート部のフォト
ダイオード側およびCCDレジスタ側の両側において、無
注入となる領域幅が0.1〜2.0μm程度になるようレジス
トマスクを選択形成しP形不純物を注入する。
10成長後CVDにより耐酸化性膜13を成長、選択的に形成
したレジストをマスクにしてパターニングする。(第3
図(a)) ついで、全面酸化して、前述耐酸化性膜13をエッチン
グしてフィールド絶縁膜12を形成する。(第3図
(b)) 選択的に形成したレジストIをマスクにして、トラン
スファーゲートの形成領域にP形不純物を注入する。
(第3図(c)) 新たに選択的に形成したレジストIIをマスクにCCDレ
ジスターに、n形不純物を注入する。(第3図(d)) CCD法で成長したPoysiを、選択的に形成したレジスト
をマスクとしてパターニングし、CCDレジスターのスト
レージ電極4およびバリアー電極5を形成する。さら
に、新たに選択的に形成したレジストIIIあるいはスト
レージ電極4、レジストIIIをマスクにして、フォト・
ダイオードにn型不純物を注入する。(第3図(e)) すなわち、本発明ではトランスファゲート部のフォト
ダイオード側およびCCDレジスタ側の両側において、無
注入となる領域幅が0.1〜2.0μm程度になるようレジス
トマスクを選択形成しP形不純物を注入する。
この場合、レジストIによって形成されたトランスフ
ァーゲート下のP型不純物はストレージ電極4に比べ
て、充分CCDレジスター側に入っているため、トランス
ファーゲートがオンした時もフォトダイオードとトラン
スファーゲートにバリアが発生せず、蓄積電荷はすべて
CCDレジスタに注入される。
ァーゲート下のP型不純物はストレージ電極4に比べ
て、充分CCDレジスター側に入っているため、トランス
ファーゲートがオンした時もフォトダイオードとトラン
スファーゲートにバリアが発生せず、蓄積電荷はすべて
CCDレジスタに注入される。
上述の実施例では、トランスファーゲートをストレー
ジ電極4により形成しているがこれは電極5で形成して
も良い。またCCDレジスターは埋め込み型に限定される
ことはない。
ジ電極4により形成しているがこれは電極5で形成して
も良い。またCCDレジスターは埋め込み型に限定される
ことはない。
本発明によれば、固体撮像素子において、フォトダイ
オードの光電子が充分転送されるため出力が大きくな
り、S/N比が向上する。
オードの光電子が充分転送されるため出力が大きくな
り、S/N比が向上する。
第1図は本発明を説明する原理図であり(a)は断面
図、(b)はポテンシャルを示す図、第2図は従来例を
説明するための図であり(a)は断面図、(b)はポテ
ンシャルを示す図、第3図(a)〜(e)は本発明によ
る一実施例の製造工程を示す図である。 図面中、1:フォトダイオード部 2:トランスファゲート部 3:CCDレジスタ部 4:CCDのストレージ電極 5:CCDのバリア電極
図、(b)はポテンシャルを示す図、第2図は従来例を
説明するための図であり(a)は断面図、(b)はポテ
ンシャルを示す図、第3図(a)〜(e)は本発明によ
る一実施例の製造工程を示す図である。 図面中、1:フォトダイオード部 2:トランスファゲート部 3:CCDレジスタ部 4:CCDのストレージ電極 5:CCDのバリア電極
Claims (1)
- 【請求項1】インターライン型の固体撮像装置におい
て、フオトダイオードとCCDレジスター間のトランスフ
ァゲート部にチャネルドーズする際、トランスファーゲ
ート部の中央部分にのみイオン注入によりチャネルドー
ズし、フォトダイオード側およびCCDレジスター側の両
側に無注入領域を設けたことを特徴とする固体撮像素
子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63110883A JP2586571B2 (ja) | 1988-05-07 | 1988-05-07 | 固体撮像素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63110883A JP2586571B2 (ja) | 1988-05-07 | 1988-05-07 | 固体撮像素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01281764A JPH01281764A (ja) | 1989-11-13 |
JP2586571B2 true JP2586571B2 (ja) | 1997-03-05 |
Family
ID=14547108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63110883A Expired - Lifetime JP2586571B2 (ja) | 1988-05-07 | 1988-05-07 | 固体撮像素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2586571B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004356260A (ja) * | 2003-05-28 | 2004-12-16 | Sharp Corp | 撮像素子及びその製造方法 |
-
1988
- 1988-05-07 JP JP63110883A patent/JP2586571B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH01281764A (ja) | 1989-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5441986B2 (ja) | 固体撮像装置およびカメラ | |
US6765246B2 (en) | Solid-state imaging device with multiple impurity regions and method for manufacturing the same | |
US7776643B2 (en) | Solid state image pickup device and its manufacture method | |
KR100255411B1 (ko) | 폴리 콘택과 셀의 베이스 영역으로의 증가된 용량성 결합을갖는 바이폴라계 능동화소센서셀 | |
US6551910B2 (en) | Method of manufacturing solid-state image pickup device | |
US6333526B1 (en) | Charge transfer device and a manufacturing process therefor | |
JP2586571B2 (ja) | 固体撮像素子 | |
JPH0642540B2 (ja) | ブルーミング防止障壁を有する電荷転送デバイス | |
KR100282424B1 (ko) | 수평전하 전송소자 및 그의 제조방법 | |
JP2964571B2 (ja) | 固体撮像素子 | |
JP2909158B2 (ja) | 電荷結合装置 | |
JP3247163B2 (ja) | 固体撮像装置及びその製造方法 | |
JPH04260370A (ja) | 固体撮像装置 | |
JPH02278874A (ja) | 固体撮像素子及びその製造方法 | |
JPH08264747A (ja) | コンテナ側方オーバーフロードレインインプラントを有する固体画像化器及びその製造方法 | |
JP3276233B2 (ja) | 固体撮像装置 | |
JP2901328B2 (ja) | 固体撮像素子 | |
JP3176300B2 (ja) | 固体撮像装置及びその製造方法 | |
KR100359767B1 (ko) | 고체촬상소자의 제조 방법 | |
JPH1197666A (ja) | 固体撮像装置およびその製造方法 | |
JP3156779B2 (ja) | 電荷転送素子及びその製造方法 | |
KR100223931B1 (ko) | 고체 촬상 소자 및 그 제조방법 | |
JP3320589B2 (ja) | 固体撮像素子及びその製造方法 | |
JP2005209673A (ja) | 光電変換装置および光電変換装置の製造方法および固体撮像装置 | |
KR100728471B1 (ko) | 전위 구배를 갖는 매몰 씨씨디를 구비하는 전하결합소자및 그 제조 방법 |