JPH07168066A - 単結晶基体に取り付けられて電気・光トランスデューサに光学的に結合する方法 - Google Patents
単結晶基体に取り付けられて電気・光トランスデューサに光学的に結合する方法Info
- Publication number
- JPH07168066A JPH07168066A JP6180288A JP18028894A JPH07168066A JP H07168066 A JPH07168066 A JP H07168066A JP 6180288 A JP6180288 A JP 6180288A JP 18028894 A JP18028894 A JP 18028894A JP H07168066 A JPH07168066 A JP H07168066A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- single crystal
- layer
- printed circuit
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
- G02B6/4232—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using the surface tension of fluid solder to align the elements, e.g. solder bump techniques
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
- G02B6/423—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using guiding surfaces for the alignment
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Couplings Of Light Guides (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 本発明は、電気・光トランスデューサと光学
素子が挿入される単結晶の基体上に設けられており、複
数の電気導電体を有する多層印刷回路を形成する方法の
生産効率を高め、しかも信頼のある多層印刷回路を提供
することを目的とする。 【構成】 印刷回路の全ての電気導電体の形状を形成す
るためにフォトリソグラフ法による処理を行う段階と、
光ファイバのような光学素子18を位置させるために単結
晶の基体10に結晶学的にエッチングしてフォトリソグラ
フ法によって深さが決められるＶ字形の溝その他の凹部
を設ける段階を含むことを特徴とする。
素子が挿入される単結晶の基体上に設けられており、複
数の電気導電体を有する多層印刷回路を形成する方法の
生産効率を高め、しかも信頼のある多層印刷回路を提供
することを目的とする。 【構成】 印刷回路の全ての電気導電体の形状を形成す
るためにフォトリソグラフ法による処理を行う段階と、
光ファイバのような光学素子18を位置させるために単結
晶の基体10に結晶学的にエッチングしてフォトリソグラ
フ法によって深さが決められるＶ字形の溝その他の凹部
を設ける段階を含むことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、単結晶基体に取り付け
られた電気・光トランスデューサに光学的に結合する方
法および装置に関する。
られた電気・光トランスデューサに光学的に結合する方
法および装置に関する。
【０００２】
【従来の技術】本発明は、単結晶基体に取り付けられた
電気・光トランスデューサに光結合する方法の提供に関
し、それにおいて、少なくとも光結合の一部は単結晶基
体の結晶学的にエッチングされた溝や孔に位置する光学
素子によって提供される。内容を明確にする目的で、
“結晶学的にエッチングする”という用語は、単結晶基
体に孔や溝をエッチングするエッチングの形式を意味す
るものであり、その孔や溝の深さは、その幅と、特定の
結晶平面を優先的にエッチングする条件に合致したエッ
チング液が使用されるという事実によって決められる。
典型的に光学素子はエッチングされた孔に装着される球
形レンズもしくはエッチングされた溝に装着される傾斜
屈折率レンズまたは光ファイバの端面である。さらに、
このように設置される光学素子の例としてあげられるの
は光アイソレータである。光学素子をこの形式で設置す
ることの利点としてあげられるのは、電気・光トランス
デューサに関して寸法が変わらないことと、正確に設置
できることである。
電気・光トランスデューサに光結合する方法の提供に関
し、それにおいて、少なくとも光結合の一部は単結晶基
体の結晶学的にエッチングされた溝や孔に位置する光学
素子によって提供される。内容を明確にする目的で、
“結晶学的にエッチングする”という用語は、単結晶基
体に孔や溝をエッチングするエッチングの形式を意味す
るものであり、その孔や溝の深さは、その幅と、特定の
結晶平面を優先的にエッチングする条件に合致したエッ
チング液が使用されるという事実によって決められる。
典型的に光学素子はエッチングされた孔に装着される球
形レンズもしくはエッチングされた溝に装着される傾斜
屈折率レンズまたは光ファイバの端面である。さらに、
このように設置される光学素子の例としてあげられるの
は光アイソレータである。光学素子をこの形式で設置す
ることの利点としてあげられるのは、電気・光トランス
デューサに関して寸法が変わらないことと、正確に設置
できることである。
【０００３】電気・光トランスデューサとの光結合の関
係における結晶学的にエッチングされたＶ字形の溝への
光ファイバの装着に関する例はＧＢ 2 255 672Ａ号明細
書に記載されており、ここにおいて注目される。ＧＢ 2
255 672Ａ号明細書において、フォトリソグラフ法によ
る処理が範囲を定め、その後、異方的にエッチングをし
て単結晶基体にＶ字形の溝を作る方法が記載されてい
る。エッチングしてＶ字形の溝を作った後に、ＳｉＯ2
の誘電体層で覆われたパターン化された導電性の接地平
面を形成するために後続の処理がなされ、その後に誘電
体層中にバイアホールを形成し、それを多数の相互接続
を設けるためにパターン化された導電層で覆うためにさ
らに次の処理がなされる。これらの相互接続の１つはレ
ーザダイオードの形式の電気・光トランスデューサに対
して行われる。
係における結晶学的にエッチングされたＶ字形の溝への
光ファイバの装着に関する例はＧＢ 2 255 672Ａ号明細
書に記載されており、ここにおいて注目される。ＧＢ 2
255 672Ａ号明細書において、フォトリソグラフ法によ
る処理が範囲を定め、その後、異方的にエッチングをし
て単結晶基体にＶ字形の溝を作る方法が記載されてい
る。エッチングしてＶ字形の溝を作った後に、ＳｉＯ2
の誘電体層で覆われたパターン化された導電性の接地平
面を形成するために後続の処理がなされ、その後に誘電
体層中にバイアホールを形成し、それを多数の相互接続
を設けるためにパターン化された導電層で覆うためにさ
らに次の処理がなされる。これらの相互接続の１つはレ
ーザダイオードの形式の電気・光トランスデューサに対
して行われる。
【０００４】
【発明が解決しようとする課題】フォトリソグラフ法に
よる処理によってトランスデューサが装着されるはんだ
で濡れるパッドを提供することが好ましく、このパッド
の形ははんだバンプによるはんだ付けによって整列して
接着されるような形のトランスデューサに適合するもの
である。はんだバンプによるはんだ付けにおいて、表面
張力の効果により２つの素子が自動的に整列するよう
に、ある素子が他の素子（典型的には基体にはんだ付け
される素子）にはんだ付けされる。このような目的で、
はんだ付けされる２つの素子の対向した表面は、２つの
素子が適合するような形状のはんだに濡れるパッドを設
けられ、これらの向かい合っているパッドの間には予め
定められた量のはんだが設置されている。はんだが溶け
た際、素子の１つは溶融はんだによって生じた表面張力
のもとで他のものに関して自由に移動することができ、
はんだが再び凝結するまで自由に移動できる。
よる処理によってトランスデューサが装着されるはんだ
で濡れるパッドを提供することが好ましく、このパッド
の形ははんだバンプによるはんだ付けによって整列して
接着されるような形のトランスデューサに適合するもの
である。はんだバンプによるはんだ付けにおいて、表面
張力の効果により２つの素子が自動的に整列するよう
に、ある素子が他の素子（典型的には基体にはんだ付け
される素子）にはんだ付けされる。このような目的で、
はんだ付けされる２つの素子の対向した表面は、２つの
素子が適合するような形状のはんだに濡れるパッドを設
けられ、これらの向かい合っているパッドの間には予め
定められた量のはんだが設置されている。はんだが溶け
た際、素子の１つは溶融はんだによって生じた表面張力
のもとで他のものに関して自由に移動することができ、
はんだが再び凝結するまで自由に移動できる。
【０００５】この研究を実行する際に信頼性と生産量の
問題が考えられるが、これらの問題は幾つかの処理段階
の順序を変えることによってかなり改善される。
問題が考えられるが、これらの問題は幾つかの処理段階
の順序を変えることによってかなり改善される。
【０００６】
【課題を解決するための手段】本発明によって、少なく
とも１つの電気・光トランスデューサと１つの光学素子
が取り付けられた単結晶基体上に複数の電気導電体を有
する多層印刷回路を形成する方法が提供される。この方
法には、印刷回路の全ての電気導電体を構成するための
フォトリソグラフ法による処理を行う段階と、光学素子
の位置を決定するために単結晶基体に少なくとも１つの
孔もしくは溝を結晶学的にエッチングする段階が含まれ
ており、その孔もしくは溝の深さはフォトリソグラフ法
によって決められる。
とも１つの電気・光トランスデューサと１つの光学素子
が取り付けられた単結晶基体上に複数の電気導電体を有
する多層印刷回路を形成する方法が提供される。この方
法には、印刷回路の全ての電気導電体を構成するための
フォトリソグラフ法による処理を行う段階と、光学素子
の位置を決定するために単結晶基体に少なくとも１つの
孔もしくは溝を結晶学的にエッチングする段階が含まれ
ており、その孔もしくは溝の深さはフォトリソグラフ法
によって決められる。
【０００７】本発明はまた前述の方法によって作られた
多層印刷回路を含むハイブリッド回路に関する。
多層印刷回路を含むハイブリッド回路に関する。
【０００８】前述のＧＢ 2 255 672Ａ号明細書の従来技
術の方法において信頼性と生産量に不利に作用している
と考えられている重要な要因は、フォトリソグラフ法に
よる処理では多層回路の導電体を形成する必要があり、
層間の必要な電気絶縁は、実質的に平坦でなくその表面
に１つ以上の深くエッチングされた構造がある基体上で
行われるという事実から生じている。これらの構造はフ
ォトレジスト材料の円滑な流れを遮断させ、そのような
構造の近辺におけるレジストの流れの結果として異なっ
た厚みを有する区域を作ることによって高品質のフォト
リソグラフ法による処理を妨害すると考えられている。
そのような均一性の欠如によってこれらのフォトレジス
トの層から得られる位置決めとパターンの分解能は限定
される。
術の方法において信頼性と生産量に不利に作用している
と考えられている重要な要因は、フォトリソグラフ法に
よる処理では多層回路の導電体を形成する必要があり、
層間の必要な電気絶縁は、実質的に平坦でなくその表面
に１つ以上の深くエッチングされた構造がある基体上で
行われるという事実から生じている。これらの構造はフ
ォトレジスト材料の円滑な流れを遮断させ、そのような
構造の近辺におけるレジストの流れの結果として異なっ
た厚みを有する区域を作ることによって高品質のフォト
リソグラフ法による処理を妨害すると考えられている。
そのような均一性の欠如によってこれらのフォトレジス
トの層から得られる位置決めとパターンの分解能は限定
される。
【０００９】ＧＢ 2 215 087Ａ号明細書において注目さ
れるのは、基体に固定されているブロックを含むレーザ
ダイオードと基体に形成されたＶ字形の溝に位置する光
ファイバとの間のシリコンの基体上に受動的な整列を提
供する方法が記載されていることである。実際の導波体
をつくる金属はＶ字形の溝をエッチングしてから付着さ
れるが、Ｖ字形の溝は、シリコン上の導電体のトラック
の単層の形状を決めるためにフォトリソグラフ法による
処理が用いられてからシリコンの基体上にエッチングさ
れる。この相違の特徴は、処理がＶ字形の溝のエッチン
グに続くフォトリソグラフ処理に頼らずに多層導電体の
トラックを提供することに適さないことである。
れるのは、基体に固定されているブロックを含むレーザ
ダイオードと基体に形成されたＶ字形の溝に位置する光
ファイバとの間のシリコンの基体上に受動的な整列を提
供する方法が記載されていることである。実際の導波体
をつくる金属はＶ字形の溝をエッチングしてから付着さ
れるが、Ｖ字形の溝は、シリコン上の導電体のトラック
の単層の形状を決めるためにフォトリソグラフ法による
処理が用いられてからシリコンの基体上にエッチングさ
れる。この相違の特徴は、処理がＶ字形の溝のエッチン
グに続くフォトリソグラフ処理に頼らずに多層導電体の
トラックを提供することに適さないことである。
【００１０】この処理の別の欠点は、チップを基体に接
着するのに使用される溶融はんだの表面張力という媒介
を通してチップを受動的に整列させるやり方でシリコン
の基体上にレーザダイオードチップを取り付けるのには
役立たないということである。これは電気接触は通常、
チップの接着された表面（フェイスダウン）の少なくと
も１つの部分でなされる必要があるからである。これ
は、基体上のはんだに濡れる区域はレーザダイオードチ
ップの接着表面と電気接触する外側の接触区域を設ける
ためにレーザダイオードチップの周辺を越えて延在する
必要があることを意味しているが、しかし、はんだに濡
れる区域が必要以上に周辺を越している場合には、少な
くとも外側の区域の一部分は溶融はんだによって濡れ、
それによってチップを整列から外れさせる溶融はんだの
表面張力が生じる。さらに、付加的なはんだの濡れの量
は確かではなく、それゆえにそのようなはんだの濡れに
よって誘発されたはんだの組成の変化も不確実になる。
これは、特に金・すずのはんだの場合、溶融はんだの流
動性（そして受動的な整列の特性）に不利に影響し得
る。多層印刷回路にシリコンの基体を使用する際、これ
らの問題は、はんだに濡れるパッドを使用してレーザチ
ップの対応する形態と合わせ、多層印刷回路の構造に埋
め込まれた１つ以上の電気導電体によってこのパッドと
電気接触を生じさせる配置をするという処置によって容
易に避けることができる。
着するのに使用される溶融はんだの表面張力という媒介
を通してチップを受動的に整列させるやり方でシリコン
の基体上にレーザダイオードチップを取り付けるのには
役立たないということである。これは電気接触は通常、
チップの接着された表面（フェイスダウン）の少なくと
も１つの部分でなされる必要があるからである。これ
は、基体上のはんだに濡れる区域はレーザダイオードチ
ップの接着表面と電気接触する外側の接触区域を設ける
ためにレーザダイオードチップの周辺を越えて延在する
必要があることを意味しているが、しかし、はんだに濡
れる区域が必要以上に周辺を越している場合には、少な
くとも外側の区域の一部分は溶融はんだによって濡れ、
それによってチップを整列から外れさせる溶融はんだの
表面張力が生じる。さらに、付加的なはんだの濡れの量
は確かではなく、それゆえにそのようなはんだの濡れに
よって誘発されたはんだの組成の変化も不確実になる。
これは、特に金・すずのはんだの場合、溶融はんだの流
動性（そして受動的な整列の特性）に不利に影響し得
る。多層印刷回路にシリコンの基体を使用する際、これ
らの問題は、はんだに濡れるパッドを使用してレーザチ
ップの対応する形態と合わせ、多層印刷回路の構造に埋
め込まれた１つ以上の電気導電体によってこのパッドと
電気接触を生じさせる配置をするという処置によって容
易に避けることができる。
【００１１】
【実施例】以下は、ダイオードレーザを含むシリコンの
ハイブリッド回路の製作方法を表わす本発明の好ましい
実施例を説明する。図面を参照すると、平面｛100 ｝に
延在する単結晶シリコンのスライス10は、例えばシリコ
ン窒化物等のパッシベーション層11と12をその２つの主
表面に設けられている。所望ならばスライスの最上部表
面にあるシリコン窒化物層11は、高さを調節するために
設けられたシリカ層（図面には示されていない）で覆う
こともできる。パッシベーション層12の露出された面は
任意に金属被覆することもできる（図面には示されてい
ない）。
ハイブリッド回路の製作方法を表わす本発明の好ましい
実施例を説明する。図面を参照すると、平面｛100 ｝に
延在する単結晶シリコンのスライス10は、例えばシリコ
ン窒化物等のパッシベーション層11と12をその２つの主
表面に設けられている。所望ならばスライスの最上部表
面にあるシリコン窒化物層11は、高さを調節するために
設けられたシリカ層（図面には示されていない）で覆う
こともできる。パッシベーション層12の露出された面は
任意に金属被覆することもできる（図面には示されてい
ない）。
【００１２】この構造の次の層は、パッシベーション層
11上に配置してあるパターン化された相互接続層13であ
る。パターン化はフォトリソグラフ法で行われる。パッ
シベーション層11上に高分子二重層（図面には示されて
いない）を付着し、相互接続層13の材料の付着に先立っ
て高分子二重層をパターン化し、現像することを含むリ
フト・オフ処理が使用される。相互接続層は、典型的に
相互接続層とそのすぐ上部と下部にある誘電材料の間の
接着性を促進するために２つのチタン層の間に挟まれて
いる金の層を具備する。
11上に配置してあるパターン化された相互接続層13であ
る。パターン化はフォトリソグラフ法で行われる。パッ
シベーション層11上に高分子二重層（図面には示されて
いない）を付着し、相互接続層13の材料の付着に先立っ
て高分子二重層をパターン化し、現像することを含むリ
フト・オフ処理が使用される。相互接続層は、典型的に
相互接続層とそのすぐ上部と下部にある誘電材料の間の
接着性を促進するために２つのチタン層の間に挟まれて
いる金の層を具備する。
【００１３】金属被覆され、パターン化され、リフト・
オフ処理された層を取り除いた後、パターン化された相
互接続層13は、厚いシリカ層によって覆われている薄い
シリコンチタンパッシベーション層で構成されている誘
電体層14で覆われる。そのような材料は化学気相付着を
増大させるプラズマによって接着することができる。そ
の後、誘電体層14を通してバイアホール15をエッチング
するために標準的なフォトリソグラフ法が使用され、こ
れによって、選ばれた場所において下部の相互接続層13
の異なる部分と接触することができる。誘電体材料を通
してエッチングする反応性イオンエッチング法が用いら
れ、次いで、下部の金を露出するために、酸化されやす
い相互接続層の上部チタン層を通してエッチングする湿
式エッチング法が用いられる。
オフ処理された層を取り除いた後、パターン化された相
互接続層13は、厚いシリカ層によって覆われている薄い
シリコンチタンパッシベーション層で構成されている誘
電体層14で覆われる。そのような材料は化学気相付着を
増大させるプラズマによって接着することができる。そ
の後、誘電体層14を通してバイアホール15をエッチング
するために標準的なフォトリソグラフ法が使用され、こ
れによって、選ばれた場所において下部の相互接続層13
の異なる部分と接触することができる。誘電体材料を通
してエッチングする反応性イオンエッチング法が用いら
れ、次いで、下部の金を露出するために、酸化されやす
い相互接続層の上部チタン層を通してエッチングする湿
式エッチング法が用いられる。
【００１４】パターン化されたはんだぬれ金属パッド層
16を付着する準備としてバイアホール15のエッチングの
際の残留フォトレジストは取り除かれる。パッド16のパ
ターン化は相互接続層13のパターン化に用いられたもの
と類似したフォトリソグラフ法によるリフト・オフ処理
によってなされる。パッドは３つの層の積層体から成
り、この例においては接着の目的で設けられている薄い
チタンの第１の層と、プラチナの第２の層と、金の第３
の層を具備している。
16を付着する準備としてバイアホール15のエッチングの
際の残留フォトレジストは取り除かれる。パッド16のパ
ターン化は相互接続層13のパターン化に用いられたもの
と類似したフォトリソグラフ法によるリフト・オフ処理
によってなされる。パッドは３つの層の積層体から成
り、この例においては接着の目的で設けられている薄い
チタンの第１の層と、プラチナの第２の層と、金の第３
の層を具備している。
【００１５】種々の素子（図面に示されていないレーザ
ダイオードチップ17を除いた全ての素子）は能動素子で
も受動素子でも、後にウェーハ上に装着され、例えばは
んだバンプによるはんだ付け、ワイヤ結合、導電エポキ
シ結合等によってウェーハ上で端子と各パッドの間に電
気接続が行われる。特にパッド16a ははんだバンプによ
るはんだ付けによってレーザダイオードチップ17を装着
するために備えられている。２つの別のパッド16b は、
電気接続の目的ではなく、マスクする目的で使用されて
いる。これらの２つのパッド16b は、パッド16a に近
い、パッド16a と整列している方の端縁との間にストラ
イプを定めるために正確に位置されている１対の平行な
ストリップを具備している。
ダイオードチップ17を除いた全ての素子）は能動素子で
も受動素子でも、後にウェーハ上に装着され、例えばは
んだバンプによるはんだ付け、ワイヤ結合、導電エポキ
シ結合等によってウェーハ上で端子と各パッドの間に電
気接続が行われる。特にパッド16a ははんだバンプによ
るはんだ付けによってレーザダイオードチップ17を装着
するために備えられている。２つの別のパッド16b は、
電気接続の目的ではなく、マスクする目的で使用されて
いる。これらの２つのパッド16b は、パッド16a に近
い、パッド16a と整列している方の端縁との間にストラ
イプを定めるために正確に位置されている１対の平行な
ストリップを具備している。
【００１６】次の段階の処理は、後にパッド16a 上に装
着されるレーザ17と一致するために、光ファイバ18の設
置位置を定めるようなＶ字形の溝を２つのパッド16b の
間に結晶学的にエッチングする処理に関するものであ
る。このような目的でフォトリソグラフマスク材料の新
しい層（図面には示されていない）は、スライスの上部
表面全体に対して施され、パッド16a に近隣するストリ
ップ16b の端のところで終端するストライプ形の部分を
取り除くために現像され、２つのストリップ16bの内側
端縁が露出されるように２つのストリップ16b の内側端
縁を隔てる距離よりもいくらか大きい幅を有している。
初めに、誘電体層14の露出された部分をエッチングする
ために反応性イオンエッチング（ＲＩＥ）が用いられ、
その後、下部のシリコン10を露出させるために、パッシ
ベーション層11の対応する部分が反応性イオンエッチン
グで露出される。２つのストリップ16b の内側端縁によ
ってそれぞれ位置決めされるパターン化されたフォトレ
ジストと一対の垂直な壁21の境界によって位置決めされ
る垂直な壁20がこの反応性イオンエッチングによって生
じる。
着されるレーザ17と一致するために、光ファイバ18の設
置位置を定めるようなＶ字形の溝を２つのパッド16b の
間に結晶学的にエッチングする処理に関するものであ
る。このような目的でフォトリソグラフマスク材料の新
しい層（図面には示されていない）は、スライスの上部
表面全体に対して施され、パッド16a に近隣するストリ
ップ16b の端のところで終端するストライプ形の部分を
取り除くために現像され、２つのストリップ16bの内側
端縁が露出されるように２つのストリップ16b の内側端
縁を隔てる距離よりもいくらか大きい幅を有している。
初めに、誘電体層14の露出された部分をエッチングする
ために反応性イオンエッチング（ＲＩＥ）が用いられ、
その後、下部のシリコン10を露出させるために、パッシ
ベーション層11の対応する部分が反応性イオンエッチン
グで露出される。２つのストリップ16b の内側端縁によ
ってそれぞれ位置決めされるパターン化されたフォトレ
ジストと一対の垂直な壁21の境界によって位置決めされ
る垂直な壁20がこの反応性イオンエッチングによって生
じる。
【００１７】好ましい処理順序における次の段階は、Ｒ
ＩＥを行った後すぐに二重層リフト・オフフォトリソグ
ラフ法を行うことであり、それによって必要な場所に必
要なはんだ付けをすることができる。このフォトリソグ
ラフ法による処理のために二重層の２つのポリマー層
（図面には示されていない）が付着され、パターン化さ
れて現像され、はんだ層が付着される。このはんだ層の
大部分は、二重層がリフト・オフされるときに続いて取
り除かれるが、パターン化することによってこの二重層
中で開かれたパッド16a に一致するような窓において
は、はんだはリフト・オフの後にはんだパッド22として
残る。はんだはその上に装着されるレーザチップ17のは
んだバンプによる整列に使用され、フラックスのない金
・すずのはんだがこの目的に適している。これは蒸着に
よって金とすずの層が交互に重ねられ、最初と最後が金
の層である多層積層体となる。積層体のすず層は高密度
で付着するようにそれぞれイオン衝撃を受けているのが
好ましく、結果として、空隙が少なくなり、流動性が良
くなる。典型的な例においては、はんだによって総計約
５μｍの厚さを有する１３層の積層体が構成される。そ
のような層は二重層のフォトリソグラフによって付着さ
れた先の層すなわち相互接続層13やパッド層16と比べて
厚く、従って、二重層の第１の層は１回のスピニングで
はなく液体ポリマーの２回以上のスピニングによって供
給されている合成の層である。
ＩＥを行った後すぐに二重層リフト・オフフォトリソグ
ラフ法を行うことであり、それによって必要な場所に必
要なはんだ付けをすることができる。このフォトリソグ
ラフ法による処理のために二重層の２つのポリマー層
（図面には示されていない）が付着され、パターン化さ
れて現像され、はんだ層が付着される。このはんだ層の
大部分は、二重層がリフト・オフされるときに続いて取
り除かれるが、パターン化することによってこの二重層
中で開かれたパッド16a に一致するような窓において
は、はんだはリフト・オフの後にはんだパッド22として
残る。はんだはその上に装着されるレーザチップ17のは
んだバンプによる整列に使用され、フラックスのない金
・すずのはんだがこの目的に適している。これは蒸着に
よって金とすずの層が交互に重ねられ、最初と最後が金
の層である多層積層体となる。積層体のすず層は高密度
で付着するようにそれぞれイオン衝撃を受けているのが
好ましく、結果として、空隙が少なくなり、流動性が良
くなる。典型的な例においては、はんだによって総計約
５μｍの厚さを有する１３層の積層体が構成される。そ
のような層は二重層のフォトリソグラフによって付着さ
れた先の層すなわち相互接続層13やパッド層16と比べて
厚く、従って、二重層の第１の層は１回のスピニングで
はなく液体ポリマーの２回以上のスピニングによって供
給されている合成の層である。
【００１８】二重層がリフト・オフされた後、｛111 ｝
平面23へ露出されたシリコンを優先的にエッチングする
湿式エッチングが用いられ、｛111 ｝平面23の２つが作
用ししてファイバ18を設置するＶ字形の溝が形成され
る。このエッチング液はエチレンジアミンピロカテコー
ル（ＥＤＰ）とピペリジンを含んでいる。
平面23へ露出されたシリコンを優先的にエッチングする
湿式エッチングが用いられ、｛111 ｝平面23の２つが作
用ししてファイバ18を設置するＶ字形の溝が形成され
る。このエッチング液はエチレンジアミンピロカテコー
ル（ＥＤＰ）とピペリジンを含んでいる。
【００１９】典型的にスライス10はさいの目に切られて
個々のハイブリッドチップになり、その後、それらのハ
イブリッドチップ上に個々の能動素子や受動素子が装着
される。さいの目切りの操作中にハイブリッド表面はポ
リマー層をスライス（図面には示されていない）に施す
ことによって保護され、そのポリマー層はさいの目切り
後に取り除かれる。このポリマー層はフォトレジストを
スプレーした層である。個々のハイブリッドチップから
ポリマーを取り除いた後にレーザ17、光ファイバ18、お
よびその他の能動素子や受動素子（図面に示されていな
い）がそれぞれの位置に固定される。レーザ17ははんだ
バンプ技術によってその位置に接着され、ファイバ18
は、例えばエポキシ等の接着剤によって溝中に固定され
る。
個々のハイブリッドチップになり、その後、それらのハ
イブリッドチップ上に個々の能動素子や受動素子が装着
される。さいの目切りの操作中にハイブリッド表面はポ
リマー層をスライス（図面には示されていない）に施す
ことによって保護され、そのポリマー層はさいの目切り
後に取り除かれる。このポリマー層はフォトレジストを
スプレーした層である。個々のハイブリッドチップから
ポリマーを取り除いた後にレーザ17、光ファイバ18、お
よびその他の能動素子や受動素子（図面に示されていな
い）がそれぞれの位置に固定される。レーザ17ははんだ
バンプ技術によってその位置に接着され、ファイバ18
は、例えばエポキシ等の接着剤によって溝中に固定され
る。
【００２０】レーザパッド16a とはんだパッド22を得る
ためのフォトリソグラフ法によるマスク操作は自己整列
技術によって調節されるのではないという事実は、決定
的なものではない。というのも、そのようなミスアライ
ンメントは、レーザそのものがはんだバンプによるはん
だ付けによって位置に固定される際に自動的に修正され
るからである。他方、自己整列の原理の１つであるフォ
トリソグラフ法によるマスク操作手段を一回することに
よってパッド16a と16b が定められるという事実に加え
て種々のハイブリッドの層の厚さを統制することによっ
てファイバとレーザの間で正確な横方向の位置決め
（ｘ，ｙ）をすることができる。同様の正確さは、ファ
イバの軸（ｚ）方向における相対的な位置決めに関して
は得られないが、軸方向の位置決めにおける正確度は結
合効率に関する限りそれ程決定的なことではないので、
一般的にこのことは許容され得る。
ためのフォトリソグラフ法によるマスク操作は自己整列
技術によって調節されるのではないという事実は、決定
的なものではない。というのも、そのようなミスアライ
ンメントは、レーザそのものがはんだバンプによるはん
だ付けによって位置に固定される際に自動的に修正され
るからである。他方、自己整列の原理の１つであるフォ
トリソグラフ法によるマスク操作手段を一回することに
よってパッド16a と16b が定められるという事実に加え
て種々のハイブリッドの層の厚さを統制することによっ
てファイバとレーザの間で正確な横方向の位置決め
（ｘ，ｙ）をすることができる。同様の正確さは、ファ
イバの軸（ｚ）方向における相対的な位置決めに関して
は得られないが、軸方向の位置決めにおける正確度は結
合効率に関する限りそれ程決定的なことではないので、
一般的にこのことは許容され得る。
【００２１】もしハイブリッド回路が光ファイバ18を収
容するＶ字形の溝の代わりに球レンズ等の光学的要素を
位置させる結晶学的なエッチピットを有して構成されて
いたならば、２つのストリップ16の場所は一定のサイズ
の正方形の窓を有するはんだぬれ金属の１つの区域に設
けられている。このような環境で３つの軸方向全てに
（ｘ，ｙ，ｚ）高い正確度を有して位置決めがなされ
る。
容するＶ字形の溝の代わりに球レンズ等の光学的要素を
位置させる結晶学的なエッチピットを有して構成されて
いたならば、２つのストリップ16の場所は一定のサイズ
の正方形の窓を有するはんだぬれ金属の１つの区域に設
けられている。このような環境で３つの軸方向全てに
（ｘ，ｙ，ｚ）高い正確度を有して位置決めがなされ
る。
【図１】ハイブリッドの一部分の縦方向の断面を含む斜
視図。
視図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ピーター・ジョン・アイリッフェ イギリス国、シーエム24・８エヌジー、エ セックス、スタンステッド、ウエスト・ロ ード 19 (72)発明者 ジェームズ・ウイルソン・パーカー イギリス国、ハートフォードシャー、ビシ ョプス・ストートフォード、マグナビル・ ロード 35 (72)発明者 ポール・マーク・ハリソン イギリス国、シーエム１・５エックスディ ー、エセックス、チェルムスフォード、ス プリングフィールド、スノードロップ・ク ロース 30 (72)発明者 ロバート・ジョージ・ピール イギリス国、シーエム20・３エルティー、 エセックス、ハーロウ、アークライツ ６ (72)発明者 ステファロー・バートリニ イギリス国、シーエム22・７エーエイチ、 ハートフォードシャー、ハットフィール ド・ヒース、アードリー・クレセント 12 (72)発明者 マーティン・クリストファー・ギア イギリス国、エス・ジー11・２イーエイ チ、ハートフォードシャー、リトル・ハッ ドハム、クレイドル・エンド（番地無 し）、ザ・ホワイト・コテージ
Claims (9)
- 【請求項１】 少なくとも１つの電気・光トランスデュ
ーサと光学素子が挿入される単結晶の基体上に設けら
れ、複数の電気導電体を有する多層印刷回路を形成する
方法において、印刷回路の全ての電気導電体の形状を形
成するためにフォトリソグラフ法による処理を行う段階
と、光学素子を位置させるために単結晶の基体に結晶学
的にエッチングしてフォトリソグラフ法によって深さが
決められる少なくとも１つの孔もしくは溝を設ける段階
を含む多層印刷回路を作る方法。 - 【請求項２】 基体上にはんだに濡れるパッドを設ける
段階と、前記電気・光トランスデューサをはんだバンプ
によるはんだ付けによってパッドに固定する段階を含む
請求項１記載の単結晶基体上に多層印刷回路を作る方
法。 - 【請求項３】 前記はんだ付けに使用されるはんだは金
とすずの層が付着した金／すず複合はんだ層としてパッ
ドに付着され、すずは付着する間にイオン衝撃を受ける
請求項２記載の方法。 - 【請求項４】 請求項１記載の方法によって作られた多
層印刷回路を含み、さらに、光学的にそれと結合された
光学素子を具備し、前記方法によって多層印刷回路の単
結晶基体に結晶学的なエッチングで形成された孔もしく
は溝に位置している少なくとも１つの電気・光トランス
デューサを備えているハイブリッド回路。 - 【請求項５】 前記電気・光トランスデューサは半導体
レーザである請求項４記載のハイブリッド回路。 - 【請求項６】 前記光学素子は光ファイバの一端である
請求項４または５記載のハイブリッド回路。 - 【請求項７】 請求項２記載の方法によって形成された
多層印刷回路を含み、さらに、光学的にそれと結合され
た光学素子を有し、前記方法によって多層印刷回路の単
結晶基体に結晶学的なエッチングで形成された孔もしく
は溝に位置している少なくとも１つの電気・光トランス
デューサを付加的に含むハイブリッド回路。 - 【請求項８】 前記電気・光トランスデューサは半導体
レーザである請求項７記載のハイブリッド回路。 - 【請求項９】 前記光学素子は光ファイバの一端である
請求項８記載のハイブリッド回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9315789A GB2280544B (en) | 1993-07-30 | 1993-07-30 | Providing optical coupling with single crystal substrate mounted electro-optic transducers |
| GB9315789.9 | 1993-07-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07168066A true JPH07168066A (ja) | 1995-07-04 |
Family
ID=10739694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6180288A Pending JPH07168066A (ja) | 1993-07-30 | 1994-08-01 | 単結晶基体に取り付けられて電気・光トランスデューサに光学的に結合する方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5522000A (ja) |
| EP (1) | EP0636912B1 (ja) |
| JP (1) | JPH07168066A (ja) |
| DE (1) | DE69410032T2 (ja) |
| GB (1) | GB2280544B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3250496B2 (ja) * | 1997-09-19 | 2002-01-28 | 日本電気株式会社 | 光素子実装基板 |
| GB2293248B (en) * | 1994-09-07 | 1998-02-18 | Northern Telecom Ltd | Providing optical coupling between optical components |
| DE19628702A1 (de) * | 1995-07-25 | 1997-01-30 | Fraunhofer Ges Forschung | Flußmittelfreie Kontaktierung von Bauelementen |
| US5970200A (en) * | 1997-03-21 | 1999-10-19 | Kabushiki Kaisha Toshiba | Apparatus having optical components and a manufacturing method thereof |
| US6811853B1 (en) | 2000-03-06 | 2004-11-02 | Shipley Company, L.L.C. | Single mask lithographic process for patterning multiple types of surface features |
| US6627096B2 (en) | 2000-05-02 | 2003-09-30 | Shipley Company, L.L.C. | Single mask technique for making positive and negative micromachined features on a substrate |
| JP2002357748A (ja) * | 2001-03-30 | 2002-12-13 | Kyocera Corp | 光路変換反射体及びその実装構造並びに光モジュール |
| US6786654B2 (en) * | 2002-08-21 | 2004-09-07 | Hymite A/S | Encapsulated optical fiber end-coupled device |
| US8581173B2 (en) * | 2010-10-27 | 2013-11-12 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Fiber optic transceiver module having a molded cover in which an optical beam transformer made of an elastomer is integrally formed |
| WO2018013122A1 (en) * | 2016-07-14 | 2018-01-18 | Intel Corporation | Semiconductor package with embedded optical die |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2011773B3 (es) * | 1985-10-16 | 1990-02-16 | British Telecomm | Selector de longitudes de onda |
| GB2215087B (en) * | 1988-02-03 | 1992-04-01 | Plessey Co Plc | A method of processing substrates for mounting optical elements and components |
| US5243673A (en) * | 1989-08-02 | 1993-09-07 | E. I. Du Pont De Nemours And Company | Opto-electronic component having positioned optical fiber associated therewith |
| GB2255672B (en) * | 1991-05-10 | 1994-11-30 | Northern Telecom Ltd | Opto-electronic components |
| US5333225A (en) * | 1993-08-03 | 1994-07-26 | International Business Machines Corporation | Substrate-embedded pluggable receptacles for connecting clustered optical cables to a module |
-
1993
- 1993-07-30 GB GB9315789A patent/GB2280544B/en not_active Expired - Fee Related
-
1994
- 1994-07-11 EP EP94305060A patent/EP0636912B1/en not_active Expired - Lifetime
- 1994-07-11 DE DE69410032T patent/DE69410032T2/de not_active Expired - Fee Related
- 1994-07-29 US US08/283,264 patent/US5522000A/en not_active Expired - Fee Related
- 1994-08-01 JP JP6180288A patent/JPH07168066A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| GB2280544A (en) | 1995-02-01 |
| GB2280544B (en) | 1997-01-08 |
| GB9315789D0 (en) | 1993-09-15 |
| DE69410032T2 (de) | 1998-09-03 |
| US5522000A (en) | 1996-05-28 |
| GB2280544A8 (en) | 1996-09-23 |
| DE69410032D1 (de) | 1998-06-10 |
| EP0636912A1 (en) | 1995-02-01 |
| EP0636912B1 (en) | 1998-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5644667A (en) | Integrated semiconductor optical devices and method of manufacture employing substrate having alignment groove | |
| US6344148B1 (en) | Method for aligning optical devices with substrate | |
| US7035489B2 (en) | Thin film electro-optical deflector device and a method of fabrication of such a device | |
| JPH0682661A (ja) | 自動整合光部品 | |
| JPH11109184A (ja) | 光デバイス実装用基板及び光モジュール | |
| JPH01140104A (ja) | フアイバ・アレイの整合法 | |
| US5641612A (en) | Method for manufacturing self-aligned optic fiber-optic element coupling device | |
| KR20020038693A (ko) | Ｓｉ-기판 상에 능동 및 수동 광학 구성소자들의하이브리드 집적 | |
| US20190317276A1 (en) | Semiconductor device and manufacturing method of the same | |
| JPH07168066A (ja) | 単結晶基体に取り付けられて電気・光トランスデューサに光学的に結合する方法 | |
| KR100442609B1 (ko) | 플립칩 본딩구조 및 본딩방법 | |
| EP1021739B1 (en) | Hybrid chip process | |
| US5933707A (en) | Crystal substrate processing | |
| JPH05304306A (ja) | 電気・光モジュール及びその製造方法 | |
| GB2215087A (en) | A method of processing substrates used for mounting and aligning optical elements and components | |
| JPH07151940A (ja) | 光結合構造とその製造方法 | |
| JP2002169064A (ja) | 光部品実装用基板及びその製造方法並びに光モジュール | |
| JP3709075B2 (ja) | 光素子実装方法 | |
| EP1184696A1 (en) | Self-aligning optical component assembly on a common substrate | |
| US20230148361A1 (en) | On-chip integration of optical components with photonic wire bonds and/or lenses | |
| KR100532184B1 (ko) | 광도파로 소자 제조방법 | |
| JPH10170773A (ja) | 光デバイス実装基板の作製方法及び光モジュール | |
| GB2321974A (en) | Aligning optical elements on a substrate | |
| JP2009098432A (ja) | 貼り合わせ多チャンネル光路変換素子とその作製方法 | |
| KR0150238B1 (ko) | 광섬유의 수동정렬 및 고정방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A073 Effective date: 20040406 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040420 |