JPH071676Y2 - Ｔｆｔマトリクスアレイ - Google Patents

Description

【考案の詳細な説明】 （イ）産業上の利用分野 本考案はアクティブマトリクス型の液晶表示素子に用い
られるTFTマトリクスアレイに関する。

（ロ）従来の技術 マトリクス状にTFTを形成して成るアクティブマトリク
ス方式液晶パネルは、高品位な表示が得られることから
注目されている。しかしながら、アクティブマトリクス
方式液晶パネルは、製造プロセスが多く、構造も複雑で
あることから、ドレインバスラインやゲートバスライン
等の各配線電極の断線及び配線電極のクロスオーバー部
でのシヨートなどの欠陥が多発する惧れがあった。

（ハ）考案が解決しようとする課題 上述の欠陥対策として、デバイス構造などに欠陥救済の
ためにバイパスラインの追加を行なった冗長構成が必要
となる（実開昭61−181号）。このような何らかの冗長
構成と同時に欠陥発生場所を探し出す検査工程がパネル
製造には不可欠となる。欠陥発生場所を探し出すため
に、端子又は画素領域に対応してそのアドレスを教える
ための何らかのマークが必要であり、本考案はその要求
を満たすためのものである。

（ニ）課題を解決するための手段 絶縁基板上に複数のTFTをマトリクス配置し、該TFTの配
線電極であるゲートバスライン又はドレインバスライン
と絶縁基板周辺位置に設けたゲートバスライン用端子又
はドレインバスライン用端子とを層間絶縁膜のコンタク
トホールを介して接続した端子構造を有するTFTマトリ
クスアレイに於いて、 上記コンタクトホールが、数字の形状に前記層間絶縁膜
を取り除いたパターンであり、TFTマトリクスアレイ領
域の外側に形成されていることを特徴としたTFTマトリ
クスアレイ。

（ホ）作用 本考案のTFTマトリクスアレイによれば、コンタクトホ
ールの形状自体でゲートバスライン又はドレインバスラ
インのアドレスが判別できるので、別体のアドレス表示
用パターンを付設する必要がなく、素子面積の集積化が
図れる。

（ヘ）実施例 第３図は液晶表示パネル用のTFTマトリクスアレイの平
面模式図であり、240本のゲートバスラインとその端子
電極Ｇ及び480本のドレインバスラインとその端子電極
Ｄが交差し、その交点には表示電極（図示せず）をソー
ス側に結合したTFT（図示せず）が形成してある。従っ
てゲート端子Ｇには（１）〜（240）のアドレスが又、
ドレイン端子Ｄには（１）〜（480）のアドレスがあり
それらを判別する必要がある。

第１図及び第２図に第３図のTFTマトリクスアレイに本
考案を採用した実施例を示す。第１図は第３図の124番
目のドレイン端子Ｄの断面構造図である。１は端子電極
であり、２はドレインバスライン、３はTFTゲート絶縁
膜を兼ねた層間絶縁膜、４はガラス基板であり、層間絶
縁膜３にはコンタクトホール５が形成してある。このコ
ンタクトホール５の形状を第１図に示す。

第１図は122〜124番目のドレイン端子Ｄの平面図であ
る。ドレインバスライン２が接続される端子電極１のア
ドレスに対応した数字で層間絶縁膜３にコンタクトホー
ル５の１部が形成されており、このコンタクトホール形
状を観察することで、何番目の端子か判る事になる。
尚、図の６は端子露出用の層間絶縁膜３の開口である。

（ト）考案の効果 本考案によれば、TFTの検査工程において必要な端子の
アドレスが容易に判別できるTFTマトリクスアレイが実
現できる。又、別体のアドレス表示マークを付設する必
要がないので、素子面積の集積化が図れ、しかも製造工
程の増加はない。

【図面の簡単な説明】

第１図は本考案のTFTマトリクスアレイのドレイン端子
の断面図、第２図は本考案のTFTマトリクスアレイのド
レイン端子の平面図、第３図はTFTパネルの模式図であ
る。 １…端子電極、２…ドレインバスライン、３…層間絶縁
膜、４…ガラス基板、５…コンタクトホール。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】絶縁基板上に複数のTFT（薄膜トランジス
   タ）をマトリクス配置し、該TFTの配線電極であるゲー
   トバスライン又はドレインバスラインと絶縁基板周辺位
   置に設けたゲートバスライン用端子又はドレインバスラ
   イン用端子とを絶縁膜のコンタクトホールを介して接続
   した端子構造を有するTFTマトリクスアレイに於いて、 上記コンタクトホールが、数字の形状に前記絶縁膜を取
   り除いたパターンであり、TFTマトリクス領域の外側に
   形成されていることを特徴としたTFTマトリクスアレ
   イ。