JPH07163189A - モータのｐｗｍ制御装置 - Google Patents
モータのｐｗｍ制御装置Info
- Publication number
- JPH07163189A JPH07163189A JP5307827A JP30782793A JPH07163189A JP H07163189 A JPH07163189 A JP H07163189A JP 5307827 A JP5307827 A JP 5307827A JP 30782793 A JP30782793 A JP 30782793A JP H07163189 A JPH07163189 A JP H07163189A
- Authority
- JP
- Japan
- Prior art keywords
- motor
- signal
- control device
- triangular wave
- pwm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
- Control Of Ac Motors In General (AREA)
Abstract
(57)【要約】
【目的】 安価なＣＰＵを用いて安定な高速運転を可能
にする。 【構成】 ２個のＣＰＵ１８Ａ及び１８Ｂを基準三角波
の半周期ずらして並列的に動作させ、ラッチ３２上の各
相電圧指令を基準三角波の半周期毎に更新する。比較器
２８は、ラッチ３２上の各相電圧指令を用い、三角波発
生器２６からの基準三角波をＰＷＭ変調し、インバータ
１４に対しスイッチング信号として供給する。高速動作
可能で一般に高価なＣＰＵを用いることなく、モータ１
０を安定に高速運転できる。
にする。 【構成】 ２個のＣＰＵ１８Ａ及び１８Ｂを基準三角波
の半周期ずらして並列的に動作させ、ラッチ３２上の各
相電圧指令を基準三角波の半周期毎に更新する。比較器
２８は、ラッチ３２上の各相電圧指令を用い、三角波発
生器２６からの基準三角波をＰＷＭ変調し、インバータ
１４に対しスイッチング信号として供給する。高速動作
可能で一般に高価なＣＰＵを用いることなく、モータ１
０を安定に高速運転できる。
Description
【０００１】
【産業上の利用分野】本発明は、モータの出力をＰＷＭ
（パルス幅変調）信号に基づき制御するモータのＰＷＭ
制御装置に関する。
（パルス幅変調）信号に基づき制御するモータのＰＷＭ
制御装置に関する。
【０００２】
【従来の技術】モータの出力を制御する方法としては、
ＰＷＭ制御が一般に知られている。この種の制御におい
ては、三角波等所定の波形を有する基準信号とモータに
対する指令信号とが比較され、これによりスイッチング
信号が生成される。この信号は、基準信号を指令信号に
よりＰＷＭした信号である。例えば電池の出力によって
交流モータを駆動しようとする場合、電池と交流モータ
の間に配設されるインバータ等の電力変換回路に対し、
このスイッチング信号を供給することにより、モータの
出力を制御できる。すなわち、スイッチング信号は電力
変換回路に供給され、当該回路を構成するスイッチング
素子のスイッチング制御に用いられる。
ＰＷＭ制御が一般に知られている。この種の制御におい
ては、三角波等所定の波形を有する基準信号とモータに
対する指令信号とが比較され、これによりスイッチング
信号が生成される。この信号は、基準信号を指令信号に
よりＰＷＭした信号である。例えば電池の出力によって
交流モータを駆動しようとする場合、電池と交流モータ
の間に配設されるインバータ等の電力変換回路に対し、
このスイッチング信号を供給することにより、モータの
出力を制御できる。すなわち、スイッチング信号は電力
変換回路に供給され、当該回路を構成するスイッチング
素子のスイッチング制御に用いられる。
【０００３】指令信号の値は、通常、例えば特開平１−
２３６８１５号に示されるように基準信号の１周期を周
期として更新される。図５には、基準信号の１周期毎に
基準信号と指令信号を比較する場合の制御波形の一例が
示されている。
２３６８１５号に示されるように基準信号の１周期を周
期として更新される。図５には、基準信号の１周期毎に
基準信号と指令信号を比較する場合の制御波形の一例が
示されている。
【０００４】この図に示される制御波形は、制御対象た
るモータが三相交流モータである場合の波形である。ま
た、モータに対する指令信号はＵ，Ｖ，Ｗ各相毎に電圧
指令Ｕｃ，Ｖｃ，Ｗｃとして生成されている。さらに、
基準信号は三角波であり（基準三角波ｒｅｆ）、電圧指
令Ｕｃ，Ｖｃ，Ｗｃはこの基準三角波ｒｅｆと比較され
る。この比較により、Ｕ，Ｖ，Ｗ各相のスイッチング信
号（ＰＷＭ信号）Ｕｓ ｗ，Ｖｓｗ，Ｗｓｗが生成され
る。例えばＵ相のスイッチング信号Ｕｓｗの値は、ｒｅ
ｆ＞Ｕｃの期間にはハイとなり、ｒｅｆ＜Ｕｃの期間に
はローとなる。
るモータが三相交流モータである場合の波形である。ま
た、モータに対する指令信号はＵ，Ｖ，Ｗ各相毎に電圧
指令Ｕｃ，Ｖｃ，Ｗｃとして生成されている。さらに、
基準信号は三角波であり（基準三角波ｒｅｆ）、電圧指
令Ｕｃ，Ｖｃ，Ｗｃはこの基準三角波ｒｅｆと比較され
る。この比較により、Ｕ，Ｖ，Ｗ各相のスイッチング信
号（ＰＷＭ信号）Ｕｓ ｗ，Ｖｓｗ，Ｗｓｗが生成され
る。例えばＵ相のスイッチング信号Ｕｓｗの値は、ｒｅ
ｆ＞Ｕｃの期間にはハイとなり、ｒｅｆ＜Ｕｃの期間に
はローとなる。
【０００５】この図においては、電圧指令Ｕｃ，Ｖｃ，
Ｗｃが基準三角波ｒｅｆの１周期Ｔｃ１毎に更新されて
いる。すなわち、電圧指令Ｕｃ，Ｖｃ，Ｗｃを生成する
制御デバイス（通常はＣＰＵ）は、基準三角波ｒｅｆの
立上がりピークに同期してその出力に係る電圧指令
Ｕｃ，Ｖｃ，Ｗｃを新たな値にしている。このように基
準三角波ｒｅｆのピークに同期して制御デバイスを動作
させるのは、この時点でいずれのスイッチング信号Ｕ
ｓｗ，Ｖｓｗ，Ｗｓｗもロー値であり、電力変換回路に
おけるスイッチング動作が生じていないからである。
Ｗｃが基準三角波ｒｅｆの１周期Ｔｃ１毎に更新されて
いる。すなわち、電圧指令Ｕｃ，Ｖｃ，Ｗｃを生成する
制御デバイス（通常はＣＰＵ）は、基準三角波ｒｅｆの
立上がりピークに同期してその出力に係る電圧指令
Ｕｃ，Ｖｃ，Ｗｃを新たな値にしている。このように基
準三角波ｒｅｆのピークに同期して制御デバイスを動作
させるのは、この時点でいずれのスイッチング信号Ｕ
ｓｗ，Ｖｓｗ，Ｗｓｗもロー値であり、電力変換回路に
おけるスイッチング動作が生じていないからである。
【０００６】
【発明が解決しようとする課題】このような構成では、
電力変換回路におけるスイッチング動作の周波数が、ス
イッチング信号の周波数、ひいては各相指令信号の周波
数に等しくなる。従って、モータの出力を高速域まで安
定的に制御することが困難である。また、基準信号の１
周期中に複数回電圧指令を更新することも考えられる
が、そのためには制御デバイスの動作周波数を高めねば
ならない。電力変換回路を構成するスイッチング素子と
して、例えばＩＧＢＴ（Insulated Gate Bipolar Trans
istor ）を用いた場合、対応できるスイッチング周波数
が１０〜２０ｋＨｚ程度であるから、これは、ＤＳＰ
（Digital Signal Processor）等の高速制御デバイスを
用いることにより達成できる。しかし、この種のデバイ
スは通常高価であるから、制御装置のコストアップが生
じてしまう。また、制御デバイスの処理負担も重くな
り、他の付加的な処理を行わせることができなくなる。
電力変換回路におけるスイッチング動作の周波数が、ス
イッチング信号の周波数、ひいては各相指令信号の周波
数に等しくなる。従って、モータの出力を高速域まで安
定的に制御することが困難である。また、基準信号の１
周期中に複数回電圧指令を更新することも考えられる
が、そのためには制御デバイスの動作周波数を高めねば
ならない。電力変換回路を構成するスイッチング素子と
して、例えばＩＧＢＴ（Insulated Gate Bipolar Trans
istor ）を用いた場合、対応できるスイッチング周波数
が１０〜２０ｋＨｚ程度であるから、これは、ＤＳＰ
（Digital Signal Processor）等の高速制御デバイスを
用いることにより達成できる。しかし、この種のデバイ
スは通常高価であるから、制御装置のコストアップが生
じてしまう。また、制御デバイスの処理負担も重くな
り、他の付加的な処理を行わせることができなくなる。
【０００７】仮に、一般に安価な低速の制御デバイスを
用いてモータを高速運転しようとしても、制御遅れが発
生してしまう。制御遅れが発生すると、モータの電流振
幅及び位相が指令信号の値からずれるから、モータの出
力トルクや最高速度の低下が生じる。また、モータの電
流位相が遅れる結果、モータへの要求トルクに対する電
流値の増大が生じる。これは、銅損、鉄損の増加、効率
の低下、モータの大型化を招く。
用いてモータを高速運転しようとしても、制御遅れが発
生してしまう。制御遅れが発生すると、モータの電流振
幅及び位相が指令信号の値からずれるから、モータの出
力トルクや最高速度の低下が生じる。また、モータの電
流位相が遅れる結果、モータへの要求トルクに対する電
流値の増大が生じる。これは、銅損、鉄損の増加、効率
の低下、モータの大型化を招く。
【０００８】本発明は、このような問題点を解決するこ
とを課題としてなされたものであり、高速の制御デバイ
スを用いることなくモータを高速運転することが可能な
制御装置を提供することを目的とする。
とを課題としてなされたものであり、高速の制御デバイ
スを用いることなくモータを高速運転することが可能な
制御装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】このような目的を達成す
るために、本発明に係るモータのＰＷＭ制御装置は、各
相毎に指令信号を生成する制御デバイスを複数個備える
と共に、複数個の制御デバイスを異なるタイミングで並
列的に動作させることにより、各相の指令信号の値を基
準信号の１周期中に複数回更新する手段を備えることを
特徴とする。
るために、本発明に係るモータのＰＷＭ制御装置は、各
相毎に指令信号を生成する制御デバイスを複数個備える
と共に、複数個の制御デバイスを異なるタイミングで並
列的に動作させることにより、各相の指令信号の値を基
準信号の１周期中に複数回更新する手段を備えることを
特徴とする。
【００１０】また、本発明に係るモータのＰＷＭ制御装
置は、基準信号が三角波であり、制御デバイスが２個あ
り、２個の制御デバイスのうち１個が基準信号の立上が
り部分において、他の１個が立下がり部分において、指
令信号を生成することを特徴とする。
置は、基準信号が三角波であり、制御デバイスが２個あ
り、２個の制御デバイスのうち１個が基準信号の立上が
り部分において、他の１個が立下がり部分において、指
令信号を生成することを特徴とする。
【００１１】そして、本発明に係るモータのＰＷＭ制御
装置は、複数個の制御デバイスのうちいずれかに故障又
は異常が発生した場合に、他の制御デバイスが動作を継
続することを特徴とする。
装置は、複数個の制御デバイスのうちいずれかに故障又
は異常が発生した場合に、他の制御デバイスが動作を継
続することを特徴とする。
【００１２】
【作用】本発明においては、制御デバイスが複数個設け
られ、これらが異なるタイミングで並列的に動作する。
この動作によって、各相の指令信号の値が、基準信号の
１周期中に複数回更新される。従って、ＰＷＭ信号の波
形がより滑らかになるため、ＰＷＭ信号に含まれる高調
波の減少、ひいては損失の低減が実現され、また高速運
転時の応答性が向上する。このように、本発明において
は、各制御デバイスの動作周波数を高めることなく、す
なわち高速動作可能で一般に高価な制御デバイスを用い
ることなく、ＰＷＭ信号の波形をより高速に制御するこ
とが可能になる。その結果、より低速で安価な制御デバ
イスを用いて装置を構成可能になる。また、一般に、安
価な制御デバイスはノイズに敏感に反応することが少な
いため、装置の信頼性が向上する。
られ、これらが異なるタイミングで並列的に動作する。
この動作によって、各相の指令信号の値が、基準信号の
１周期中に複数回更新される。従って、ＰＷＭ信号の波
形がより滑らかになるため、ＰＷＭ信号に含まれる高調
波の減少、ひいては損失の低減が実現され、また高速運
転時の応答性が向上する。このように、本発明において
は、各制御デバイスの動作周波数を高めることなく、す
なわち高速動作可能で一般に高価な制御デバイスを用い
ることなく、ＰＷＭ信号の波形をより高速に制御するこ
とが可能になる。その結果、より低速で安価な制御デバ
イスを用いて装置を構成可能になる。また、一般に、安
価な制御デバイスはノイズに敏感に反応することが少な
いため、装置の信頼性が向上する。
【００１３】また、本発明において基準信号として三角
波を用い、また制御デバイスを２個用いた場合、これら
の制御デバイスのうち１個により基準信号の立上がり部
分における指令信号を、他の１個により立下がり部分に
おける指令信号を、それぞれ分担させることができる。
この場合、各制御デバイスの動作タイミングは、三角波
のピークに同期した割込み信号として与えることができ
る。このようにすると、常に、スイッチング動作が行わ
れていない時点で指令信号の値を更新することが可能に
なる。
波を用い、また制御デバイスを２個用いた場合、これら
の制御デバイスのうち１個により基準信号の立上がり部
分における指令信号を、他の１個により立下がり部分に
おける指令信号を、それぞれ分担させることができる。
この場合、各制御デバイスの動作タイミングは、三角波
のピークに同期した割込み信号として与えることができ
る。このようにすると、常に、スイッチング動作が行わ
れていない時点で指令信号の値を更新することが可能に
なる。
【００１４】そして、本発明においては、複数個の制御
デバイスのうちいずれかに故障又は異常が発生した場
合、他の制御デバイスによって制御が継続される。本発
明においては、複数個の制御デバイスが並列動作してい
るから、複数個の制御デバイスのうちいずれかに故障又
は異常が発生したとしても、高々、指令信号の更新頻度
が低下するのみに止まり、モータの運転を継続すること
ができる。さらに、故障又は異常が発生した旨を警報す
るようにすれば、使用者は当該事態を知ることができ
る。
デバイスのうちいずれかに故障又は異常が発生した場
合、他の制御デバイスによって制御が継続される。本発
明においては、複数個の制御デバイスが並列動作してい
るから、複数個の制御デバイスのうちいずれかに故障又
は異常が発生したとしても、高々、指令信号の更新頻度
が低下するのみに止まり、モータの運転を継続すること
ができる。さらに、故障又は異常が発生した旨を警報す
るようにすれば、使用者は当該事態を知ることができ
る。
【００１５】
【実施例】以下、本発明の好適な実施例について図面に
基づき説明する。なお、図５に示される従来例と同様の
構成には同一の符号を付し、説明を省略する。
基づき説明する。なお、図５に示される従来例と同様の
構成には同一の符号を付し、説明を省略する。
【００１６】図１には、本発明の一実施例に係るＰＷＭ
制御装置の構成が示されている。この図に示される装置
の制御対象は三相交流モータ１０である。このモータ１
０は電池１２の電力によって駆動されており、またこの
電力はインバータ１４を介してモータ１０に供給されて
いる。インバータ１４は所定個数のスイッチング素子か
ら構成されており、これらのスイッチング素子のスイッ
チング動作により、電池１２からの直流電力を交流電力
に変換した上でモータ１０に供給する。
制御装置の構成が示されている。この図に示される装置
の制御対象は三相交流モータ１０である。このモータ１
０は電池１２の電力によって駆動されており、またこの
電力はインバータ１４を介してモータ１０に供給されて
いる。インバータ１４は所定個数のスイッチング素子か
ら構成されており、これらのスイッチング素子のスイッ
チング動作により、電池１２からの直流電力を交流電力
に変換した上でモータ１０に供給する。
【００１７】インバータ１４を構成するスイッチング素
子のスイッチング動作は、Ｕ，Ｖ，Ｗ各相それぞれにつ
いて本実施例に係るＰＷＭ制御装置１６から供給される
各相スイッチング信号Ｕｓｗ，Ｖｓｗ，Ｗｓｗに応じ、
実行される。ＰＷＭ制御装置１６は、使用者等から与え
られる要求出力に関する指令に応じ、インバータ１４に
対し各相スイッチング信号Ｕｓｗ，Ｖｓｗ，Ｗｓｗを与
え、これにより要求出力となるようモータ１０の出力を
制御する。
子のスイッチング動作は、Ｕ，Ｖ，Ｗ各相それぞれにつ
いて本実施例に係るＰＷＭ制御装置１６から供給される
各相スイッチング信号Ｕｓｗ，Ｖｓｗ，Ｗｓｗに応じ、
実行される。ＰＷＭ制御装置１６は、使用者等から与え
られる要求出力に関する指令に応じ、インバータ１４に
対し各相スイッチング信号Ｕｓｗ，Ｖｓｗ，Ｗｓｗを与
え、これにより要求出力となるようモータ１０の出力を
制御する。
【００１８】ＰＷＭ制御装置１６は、２個のＣＰＵ１８
Ａ及び１８Ｂを有している。ＣＰＵ１８Ａ及び１８Ｂ
は、それぞれ、要求出力に応じてＵ，Ｖ，Ｗ各相電圧指
令Ｕｃ，Ｖｃ，Ｗｃを生成し、出力する。ＣＰＵ１８Ａ
及び１８Ｂは、一方で、回転位置検出器２０によりモー
タ１０の回転位置（ロータの角度）を検出し、また電流
検出器２２によりモータ１０の電流を検出する。電圧指
令Ｕｃ，Ｖｃ，Ｗｃを生成する際、ＣＰＵ１８Ａ及び１
８Ｂは、要求出力の他にこれらの情報を用いる。
Ａ及び１８Ｂを有している。ＣＰＵ１８Ａ及び１８Ｂ
は、それぞれ、要求出力に応じてＵ，Ｖ，Ｗ各相電圧指
令Ｕｃ，Ｖｃ，Ｗｃを生成し、出力する。ＣＰＵ１８Ａ
及び１８Ｂは、一方で、回転位置検出器２０によりモー
タ１０の回転位置（ロータの角度）を検出し、また電流
検出器２２によりモータ１０の電流を検出する。電圧指
令Ｕｃ，Ｖｃ，Ｗｃを生成する際、ＣＰＵ１８Ａ及び１
８Ｂは、要求出力の他にこれらの情報を用いる。
【００１９】ＣＰＵ１８Ａ及び１８Ｂは、タイミング発
生器２４から供給される割込み信号に応じ、各相電圧指
令Ｕｃ，Ｖｃ，Ｗｃを生成する処理を開始する。タイミ
ング発生器２４は、この割込み信号を、ＣＰＵ１８Ａに
対する割込み信号とＣＰＵ１８Ｂに対する割込み信号と
が異なるタイミングとなるよう、発生させる。タイミン
グ発生器２４は、例えば、図２に示されるように、時刻
ｔ０，ｔ２，…においてはＣＰＵ１８Ａに対し、時刻ｔ
１，ｔ３，…においてはＣＰＵ１８Ｂに対し、割込み信
号を与える。従って、ＣＰＵ１８Ａは時刻ｔ０，ｔ２，
…から処理を開始し、ＣＰＵ１８Ｂは時刻ｔ１，ｔ３，
…から処理を開始する。
生器２４から供給される割込み信号に応じ、各相電圧指
令Ｕｃ，Ｖｃ，Ｗｃを生成する処理を開始する。タイミ
ング発生器２４は、この割込み信号を、ＣＰＵ１８Ａに
対する割込み信号とＣＰＵ１８Ｂに対する割込み信号と
が異なるタイミングとなるよう、発生させる。タイミン
グ発生器２４は、例えば、図２に示されるように、時刻
ｔ０，ｔ２，…においてはＣＰＵ１８Ａに対し、時刻ｔ
１，ｔ３，…においてはＣＰＵ１８Ｂに対し、割込み信
号を与える。従って、ＣＰＵ１８Ａは時刻ｔ０，ｔ２，
…から処理を開始し、ＣＰＵ１８Ｂは時刻ｔ１，ｔ３，
…から処理を開始する。
【００２０】また、タイミング発生器２４は、ＣＰＵ１
８Ａ及び１８Ｂに対する割込み信号を、三角波発生器２
６によって生成される基準三角波ｒｅｆに同期して発生
させる。タイミング発生器２４は、例えば図３及び図４
に示されるように、基準三角波ｒｅｆのピークタイミン
グで割込み信号を発生させる。発生させた割込み信号の
うち、負のピークタイミングの割込み信号はＣＰＵ１８
Ａに、正のピークタイミングの割込み信号はＣＰＵ１８
Ｂに、それぞれ供給される。従って、図３に示されるよ
うに基準三角波ｒｅｆの１周期をＴｃ１で表した場合、
ＣＰＵ１８Ａに対して与えられる割込み信号とＣＰＵ１
８Ｂに対して与えられる割込み信号との時間間隔は、Ｔ
ｃ２＝Ｔｃ１／２となる。また、図３及び図４に示され
るように、ＣＰＵ１８Ａは基準三角波ｒｅｆの立上がり
期間における各相電圧指令Ｕｃ，Ｖｃ，Ｗｃを、ＣＰＵ
１８Ｂは立下がり期間における各相電圧指令Ｕｃ，
Ｖｃ，Ｗｃを、それぞれ発生させる。なお、この基準三
角波ｒｅｆは、後述する比較器２８において各相電圧指
令Ｕｃ，Ｖｃ，Ｗｃと比較される信号であり、スイッチ
ング信号Ｕｓｗ，Ｖｓｗ，ＷｓｗたるＰＷＭ信号の搬送
波となる。
８Ａ及び１８Ｂに対する割込み信号を、三角波発生器２
６によって生成される基準三角波ｒｅｆに同期して発生
させる。タイミング発生器２４は、例えば図３及び図４
に示されるように、基準三角波ｒｅｆのピークタイミン
グで割込み信号を発生させる。発生させた割込み信号の
うち、負のピークタイミングの割込み信号はＣＰＵ１８
Ａに、正のピークタイミングの割込み信号はＣＰＵ１８
Ｂに、それぞれ供給される。従って、図３に示されるよ
うに基準三角波ｒｅｆの１周期をＴｃ１で表した場合、
ＣＰＵ１８Ａに対して与えられる割込み信号とＣＰＵ１
８Ｂに対して与えられる割込み信号との時間間隔は、Ｔ
ｃ２＝Ｔｃ１／２となる。また、図３及び図４に示され
るように、ＣＰＵ１８Ａは基準三角波ｒｅｆの立上がり
期間における各相電圧指令Ｕｃ，Ｖｃ，Ｗｃを、ＣＰＵ
１８Ｂは立下がり期間における各相電圧指令Ｕｃ，
Ｖｃ，Ｗｃを、それぞれ発生させる。なお、この基準三
角波ｒｅｆは、後述する比較器２８において各相電圧指
令Ｕｃ，Ｖｃ，Ｗｃと比較される信号であり、スイッチ
ング信号Ｕｓｗ，Ｖｓｗ，ＷｓｗたるＰＷＭ信号の搬送
波となる。
【００２１】各ＣＰＵ１８Ａ及び１８Ｂの後段には、ス
リーステートバッファ３０Ａ及び３０Ｂが設けられてい
る。スリーステートバッファ３０Ａ及び３０Ｂは、タイ
ミング発生器２４からのイネーブル信号がオンされるに
応じ、対応するＣＰＵ１８Ａ又は１８Ｂの出力を記憶す
る。タイミング発生器２４は、各ＣＰＵ１８Ａ及び１８
Ｂへの割込み信号に同期して、対応するスリーステート
バッファ３０Ａ及び３０Ｂに対するイネーブル信号をオ
ンする。従って、各ＣＰＵ１８Ａ及び１８Ｂにおける処
理により生成された各相電圧指令Ｕｃ，Ｖｃ，Ｗｃは、
図２及び図４に示されるように、割込み信号に同期し
て、対応するスリーステートバッファ３０Ａ又は３０Ｂ
に格納される。例えばＣＰＵ１８Ａが時刻ｔ０の割込み
信号に応じて実行した処理の結果たる各相電圧指令
Ｕｃ，Ｖｃ，Ｗｃは、ＣＰＵ１８Ａに対して次に割込み
信号が与えられるのと同期して、すなわち時刻ｔ２にお
いてスリーステートバッファ３０Ａに格納される。タイ
ミング発生器２４は、スリーステートバッファ３０Ａに
対するイネーブル信号をオンする際にはスリーステート
バッファ３０Ｂに対するイネーブル信号をオフする。従
って、スリーステートバッファ３０Ａ及び３０Ｂ上の各
相電圧指令Ｕｃ，Ｖｃ，Ｗｃは、交互に読出し可能にな
る。
リーステートバッファ３０Ａ及び３０Ｂが設けられてい
る。スリーステートバッファ３０Ａ及び３０Ｂは、タイ
ミング発生器２４からのイネーブル信号がオンされるに
応じ、対応するＣＰＵ１８Ａ又は１８Ｂの出力を記憶す
る。タイミング発生器２４は、各ＣＰＵ１８Ａ及び１８
Ｂへの割込み信号に同期して、対応するスリーステート
バッファ３０Ａ及び３０Ｂに対するイネーブル信号をオ
ンする。従って、各ＣＰＵ１８Ａ及び１８Ｂにおける処
理により生成された各相電圧指令Ｕｃ，Ｖｃ，Ｗｃは、
図２及び図４に示されるように、割込み信号に同期し
て、対応するスリーステートバッファ３０Ａ又は３０Ｂ
に格納される。例えばＣＰＵ１８Ａが時刻ｔ０の割込み
信号に応じて実行した処理の結果たる各相電圧指令
Ｕｃ，Ｖｃ，Ｗｃは、ＣＰＵ１８Ａに対して次に割込み
信号が与えられるのと同期して、すなわち時刻ｔ２にお
いてスリーステートバッファ３０Ａに格納される。タイ
ミング発生器２４は、スリーステートバッファ３０Ａに
対するイネーブル信号をオンする際にはスリーステート
バッファ３０Ｂに対するイネーブル信号をオフする。従
って、スリーステートバッファ３０Ａ及び３０Ｂ上の各
相電圧指令Ｕｃ，Ｖｃ，Ｗｃは、交互に読出し可能にな
る。
【００２２】スリーステートバッファ３０Ａ及び３０Ｂ
の後段には、さらにラッチ３２が設けられている。ラッ
チ３２は、タイミング発生器２４から供給されるラッチ
信号に応じ、各相電圧指令Ｕｃ，Ｖｃ，Ｗｃをラッチす
る。タイミング発生器２４は、ＣＰＵ１８Ａ及び１８Ｂ
のいずれかに対して割込み信号が与えられるのと同期し
て、ラッチ信号を生成する。従って、スリーステートバ
ッファ３０Ａ上の各相電圧指令Ｕｃ，Ｖｃ，Ｗｃと、ス
リーステートバッファ３０Ｂ上の各相電圧指令Ｕｃ，Ｖ
ｃ，Ｗｃとが、ラッチ３２により交互にラッチされる。
先に述べたように、ＣＰＵ１８Ａに対する割込み信号と
ＣＰＵ１８Ｂに対する割込み信号の時間間隔はＴｃ２で
あるから、ラッチ３２上の各相電圧指令Ｕｃ，Ｖｃ，Ｗ
ｃは、図３及び図４に示されるように、Ｔｃ２を周期と
して更新されることになる。図４においては、１相分の
電圧指令の値Ｖｉ（ｉ：整数）について、更新の動作が
示されている。
の後段には、さらにラッチ３２が設けられている。ラッ
チ３２は、タイミング発生器２４から供給されるラッチ
信号に応じ、各相電圧指令Ｕｃ，Ｖｃ，Ｗｃをラッチす
る。タイミング発生器２４は、ＣＰＵ１８Ａ及び１８Ｂ
のいずれかに対して割込み信号が与えられるのと同期し
て、ラッチ信号を生成する。従って、スリーステートバ
ッファ３０Ａ上の各相電圧指令Ｕｃ，Ｖｃ，Ｗｃと、ス
リーステートバッファ３０Ｂ上の各相電圧指令Ｕｃ，Ｖ
ｃ，Ｗｃとが、ラッチ３２により交互にラッチされる。
先に述べたように、ＣＰＵ１８Ａに対する割込み信号と
ＣＰＵ１８Ｂに対する割込み信号の時間間隔はＴｃ２で
あるから、ラッチ３２上の各相電圧指令Ｕｃ，Ｖｃ，Ｗ
ｃは、図３及び図４に示されるように、Ｔｃ２を周期と
して更新されることになる。図４においては、１相分の
電圧指令の値Ｖｉ（ｉ：整数）について、更新の動作が
示されている。
【００２３】比較器２８は、ラッチ３２上の各相電圧指
令Ｕｃ，Ｖｃ，Ｗｃと三角波発生器２６からの基準三角
波ｒｅｆとを比較する。その結果、図３に示されるよう
に、各相電圧指令Ｕｃ，Ｖｃ，Ｗｃそれぞれにより基準
三角波ｒｅｆをＰＷＭした３種類の波形が得られる。こ
れらの波形は、スイッチング信号Ｕｓｗ，Ｖｓｗ，Ｗ
ｓｗとしてインバータ１４に供給される。また、割込み
信号は基準三角波ｒｅｆのピークに同期しているから、
図３から明らかなように、インバータ１４においてスイ
ッチング動作が行われていない時点でラッチ３２上の各
相電圧指令Ｕｃ，Ｖｃ，Ｗｃが更新されることになる。
令Ｕｃ，Ｖｃ，Ｗｃと三角波発生器２６からの基準三角
波ｒｅｆとを比較する。その結果、図３に示されるよう
に、各相電圧指令Ｕｃ，Ｖｃ，Ｗｃそれぞれにより基準
三角波ｒｅｆをＰＷＭした３種類の波形が得られる。こ
れらの波形は、スイッチング信号Ｕｓｗ，Ｖｓｗ，Ｗ
ｓｗとしてインバータ１４に供給される。また、割込み
信号は基準三角波ｒｅｆのピークに同期しているから、
図３から明らかなように、インバータ１４においてスイ
ッチング動作が行われていない時点でラッチ３２上の各
相電圧指令Ｕｃ，Ｖｃ，Ｗｃが更新されることになる。
【００２４】従って、本実施例においては、図３に示さ
れる制御波形と図５に示される従来の波形との比較から
明らかなように、基準三角波ｒｅｆの１周期Ｔｃ１の間
に２回、すなわちＴｃ２を周期として、比較器２８に供
給される各相電圧指令Ｕｃ，Ｖｃ，Ｗｃの値が更新され
る。従って、制御遅れが従来に比べ半減するため、モー
タ１０の出力トルクや最高速度の低下を防ぐことができ
る。また、要求出力に対する電流値が位相遅れに起因し
て増大することも生じにくいから、銅損、鉄損の増加、
効率の低下、モータの大型化も発生しにくくなる。さら
に、本実施例においては、スイッチング信号Ｕｓｗ，Ｖ
ｓｗ，Ｗｓｗの波形が滑らかになり、モータ１０に供給
される電流に含まれる高調波成分が少なくなる。これに
より、損失が低減し、モータ１０をより効率よく運転す
ることが可能になる。
れる制御波形と図５に示される従来の波形との比較から
明らかなように、基準三角波ｒｅｆの１周期Ｔｃ１の間
に２回、すなわちＴｃ２を周期として、比較器２８に供
給される各相電圧指令Ｕｃ，Ｖｃ，Ｗｃの値が更新され
る。従って、制御遅れが従来に比べ半減するため、モー
タ１０の出力トルクや最高速度の低下を防ぐことができ
る。また、要求出力に対する電流値が位相遅れに起因し
て増大することも生じにくいから、銅損、鉄損の増加、
効率の低下、モータの大型化も発生しにくくなる。さら
に、本実施例においては、スイッチング信号Ｕｓｗ，Ｖ
ｓｗ，Ｗｓｗの波形が滑らかになり、モータ１０に供給
される電流に含まれる高調波成分が少なくなる。これに
より、損失が低減し、モータ１０をより効率よく運転す
ることが可能になる。
【００２５】さらに、図２及び図４に示されるようにＣ
ＰＵ１８Ａ及び１８Ｂの処理は従来と同様基準三角波ｒ
ｅｆの１周期Ｔｃ１の間に行えば足りる。従って、本実
施例においては、ＣＰＵ１８Ａ及び１８Ｂとして高速動
作する一般に高価なＣＰＵを用いる必要がなくなる。こ
れにより、比較的安価な構成にて、モータ１０を安定に
高速運転することが可能になる。加えて、一般に安価な
ＣＰＵはノイズに敏感に反応することが少ないため、装
置の信頼性が向上する。
ＰＵ１８Ａ及び１８Ｂの処理は従来と同様基準三角波ｒ
ｅｆの１周期Ｔｃ１の間に行えば足りる。従って、本実
施例においては、ＣＰＵ１８Ａ及び１８Ｂとして高速動
作する一般に高価なＣＰＵを用いる必要がなくなる。こ
れにより、比較的安価な構成にて、モータ１０を安定に
高速運転することが可能になる。加えて、一般に安価な
ＣＰＵはノイズに敏感に反応することが少ないため、装
置の信頼性が向上する。
【００２６】そして、本実施例においては、図１に示さ
れるように、ＣＰＵ１８ＡとＣＰＵ１８Ｂとが互いに他
のフェイルの有無を監視している。いずれかのＣＰＵが
フェイルした場合、フェイルしたＣＰＵからは正確な各
相電圧指令Ｕｃ，Ｖｃ，Ｗｃが得られない。そこで、他
のＣＰＵがフェイルしていることを発見したＣＰＵは、
使用者等及びタイミング発生器２４に対しその旨を警報
する。使用者等は、この警報に応じて所定の対処を行う
ことができる。また、タイミング発生器２４は、スリー
ステートバッファ３０Ａ及び３０Ｂのうちフェイルした
ＣＰＵに対応する方に対するイネーブル信号を常時オフ
とする。この後は、ラッチ３２上の各相電圧指令Ｕｃ，
Ｖｃ，Ｗｃは基準三角波ｒｅｆの１周期Ｔｃ１中に１回
更新されるのみとなるが、モータ１０の制御が中断され
ることはない。このように、本実施例においては、優れ
たフェイルセーフ機能が実現される。
れるように、ＣＰＵ１８ＡとＣＰＵ１８Ｂとが互いに他
のフェイルの有無を監視している。いずれかのＣＰＵが
フェイルした場合、フェイルしたＣＰＵからは正確な各
相電圧指令Ｕｃ，Ｖｃ，Ｗｃが得られない。そこで、他
のＣＰＵがフェイルしていることを発見したＣＰＵは、
使用者等及びタイミング発生器２４に対しその旨を警報
する。使用者等は、この警報に応じて所定の対処を行う
ことができる。また、タイミング発生器２４は、スリー
ステートバッファ３０Ａ及び３０Ｂのうちフェイルした
ＣＰＵに対応する方に対するイネーブル信号を常時オフ
とする。この後は、ラッチ３２上の各相電圧指令Ｕｃ，
Ｖｃ，Ｗｃは基準三角波ｒｅｆの１周期Ｔｃ１中に１回
更新されるのみとなるが、モータ１０の制御が中断され
ることはない。このように、本実施例においては、優れ
たフェイルセーフ機能が実現される。
【００２７】なお、上記の説明では、ＣＰＵを２個とし
ているが本発明においてこの個数に関しては特に限定を
必要としない。一般に、ＣＰＵ等の制御デバイスを多数
並列に用いる程、制御遅れを低減できる。また、基準信
号（搬送波）として基準三角波ｒｅｆを用いているが、
他の波形であっても構わない。さらに、基準信号のピー
クで割込みをかける構成にも限定されない。加えて、複
数個の制御デバイスから供給される各相電圧指令を比較
器に交互に入力する回路は、本実施例のような構成に限
られず、当業者にとって周知の各種構成を適用できる。
ているが本発明においてこの個数に関しては特に限定を
必要としない。一般に、ＣＰＵ等の制御デバイスを多数
並列に用いる程、制御遅れを低減できる。また、基準信
号（搬送波）として基準三角波ｒｅｆを用いているが、
他の波形であっても構わない。さらに、基準信号のピー
クで割込みをかける構成にも限定されない。加えて、複
数個の制御デバイスから供給される各相電圧指令を比較
器に交互に入力する回路は、本実施例のような構成に限
られず、当業者にとって周知の各種構成を適用できる。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
制御デバイスを複数個設けこれらを異なるタイミングで
並列動作させ、各相の指令信号の値を基準信号の１周期
中に複数回更新するようにしたため、ＰＷＭ信号の波形
がより滑らかになり、ＰＷＭ信号に含まれる高調波の減
少、ひいては損失の低減を実現できる。また、制御遅れ
が低減され高速運転時の応答性が向上するため、モータ
をより安定に高速運転することが可能になる。また、そ
の際、各制御デバイスの動作周波数を高める必要、すな
わち高速動作可能で一般に高価な制御デバイスを用いる
必要がない。その結果、より低速で安価な制御デバイス
を用いて装置を構成可能になる。また、一般に、安価な
制御デバイスはノイズに敏感に反応することが少ないた
め、装置の信頼性を向上させることができる。
制御デバイスを複数個設けこれらを異なるタイミングで
並列動作させ、各相の指令信号の値を基準信号の１周期
中に複数回更新するようにしたため、ＰＷＭ信号の波形
がより滑らかになり、ＰＷＭ信号に含まれる高調波の減
少、ひいては損失の低減を実現できる。また、制御遅れ
が低減され高速運転時の応答性が向上するため、モータ
をより安定に高速運転することが可能になる。また、そ
の際、各制御デバイスの動作周波数を高める必要、すな
わち高速動作可能で一般に高価な制御デバイスを用いる
必要がない。その結果、より低速で安価な制御デバイス
を用いて装置を構成可能になる。また、一般に、安価な
制御デバイスはノイズに敏感に反応することが少ないた
め、装置の信頼性を向上させることができる。
【００２９】また、本発明によれば、基準信号として三
角波を用い、また制御デバイスを２個用いた場合に、こ
れらの制御デバイスのうち１個により基準信号の立上が
り部分における指令信号を、他の１個により立下がり部
分における指令信号を、それぞれ分担させることができ
るから、常に、スイッチング動作が行われていない時点
で指令信号の値を更新することが可能になる。
角波を用い、また制御デバイスを２個用いた場合に、こ
れらの制御デバイスのうち１個により基準信号の立上が
り部分における指令信号を、他の１個により立下がり部
分における指令信号を、それぞれ分担させることができ
るから、常に、スイッチング動作が行われていない時点
で指令信号の値を更新することが可能になる。
【００３０】そして、本発明によれば、複数個の制御デ
バイスのうちいずれかに故障又は異常が発生した場合、
他の制御デバイスの動作により制御が継続されるため、
また高々指令信号の更新頻度が低下するのみでモータの
運転を継続することができる。その際、警報を発するよ
うにするのが好ましい。
バイスのうちいずれかに故障又は異常が発生した場合、
他の制御デバイスの動作により制御が継続されるため、
また高々指令信号の更新頻度が低下するのみでモータの
運転を継続することができる。その際、警報を発するよ
うにするのが好ましい。
【図１】本発明の一実施例に係るＰＷＭ制御装置の構成
を示すブロック図である。
を示すブロック図である。
【図２】この実施例における各ＣＰＵの処理タイミング
を示すタイミングチャートである。
を示すタイミングチャートである。
【図３】この実施例における制御波形を示すタイミング
チャートである。
チャートである。
【図４】この実施例における電圧指令更新動作を示すタ
イミングチャートである。
イミングチャートである。
【図５】従来における制御波形を示すタイミングチャー
トである。
トである。
１０ モータ １４ インバータ １６ ＰＷＭ制御装置 １８Ａ，１８Ｂ ＣＰＵ ２４ タイミング発生器 ２６ 三角波発生器 ２８ 比較器
Claims (3)
- 【請求項１】 制御対象たるモータの出力を制御すべく
基準信号に同期して各相毎に指令信号を生成する制御デ
バイスと、所定の周期を有する基準信号を生成する手段
と、上記指令信号と基準信号とを比較しその結果得られ
るＰＷＭ信号に基づきモータの各相出力を制御する手段
と、を備えるモータのＰＷＭ制御装置において、 制御デバイスを複数個備えると共に、 複数個の制御デバイスを異なるタイミングで並列的に動
作させることにより、各相の指令信号の値を基準信号の
１周期中に複数回更新する手段を備えることを特徴とす
るモータのＰＷＭ制御装置。 - 【請求項２】 請求項１記載のモータのＰＷＭ制御装置
において、 基準信号が三角波であり、 制御デバイスが２個あり、 ２個の制御デバイスのうち１個が基準信号の立上がり部
分において、他の１個が立下がり部分において、指令信
号を生成することを特徴とするモータのＰＷＭ制御装
置。 - 【請求項３】 請求項１又は２記載のモータのＰＷＭ制
御装置において、 複数個の制御デバイスのうちいずれかに故障又は異常が
発生した場合に、他の制御デバイスが動作を継続するこ
とを特徴とするモータのＰＷＭ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5307827A JPH07163189A (ja) | 1993-12-08 | 1993-12-08 | モータのｐｗｍ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5307827A JPH07163189A (ja) | 1993-12-08 | 1993-12-08 | モータのｐｗｍ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07163189A true JPH07163189A (ja) | 1995-06-23 |
Family
ID=17973690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5307827A Pending JPH07163189A (ja) | 1993-12-08 | 1993-12-08 | モータのｐｗｍ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07163189A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7315155B2 (en) | 2003-06-02 | 2008-01-01 | Seiko Epson Corporation | PWM control system |
| US7872435B2 (en) | 2007-04-24 | 2011-01-18 | Honda Motor Co., Ltd. | Motor control apparatus |
| CN104467621A (zh) * | 2013-09-18 | 2015-03-25 | 欧姆龙汽车电子株式会社 | 电机控制装置 |
| JP2015116054A (ja) * | 2013-12-12 | 2015-06-22 | オムロンオートモーティブエレクトロニクス株式会社 | モータ制御装置 |
| JP2015130714A (ja) * | 2014-01-06 | 2015-07-16 | オムロンオートモーティブエレクトロニクス株式会社 | モータ制御装置 |
| JP2016013044A (ja) * | 2014-06-30 | 2016-01-21 | 株式会社ジェイテクト | 制御装置、モータ制御装置、及びステアリング装置 |
| CN105337551A (zh) * | 2015-10-15 | 2016-02-17 | 东华大学 | 基于外部扭矩的永磁同步电机混沌控制方法 |
| CN105450116A (zh) * | 2015-12-31 | 2016-03-30 | 天津优联鹏飞汽车电子科技有限公司 | 一种汽车用防泥浆发电机电压调节器 |
| JP2018196217A (ja) * | 2017-05-16 | 2018-12-06 | 三菱電機株式会社 | 電力変換装置 |
-
1993
- 1993-12-08 JP JP5307827A patent/JPH07163189A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7315155B2 (en) | 2003-06-02 | 2008-01-01 | Seiko Epson Corporation | PWM control system |
| US7528591B2 (en) | 2003-06-02 | 2009-05-05 | Seiko Epson Corporation | PWM control system |
| US7872435B2 (en) | 2007-04-24 | 2011-01-18 | Honda Motor Co., Ltd. | Motor control apparatus |
| CN104467621A (zh) * | 2013-09-18 | 2015-03-25 | 欧姆龙汽车电子株式会社 | 电机控制装置 |
| JP2015061382A (ja) * | 2013-09-18 | 2015-03-30 | オムロンオートモーティブエレクトロニクス株式会社 | モータ制御装置 |
| JP2015116054A (ja) * | 2013-12-12 | 2015-06-22 | オムロンオートモーティブエレクトロニクス株式会社 | モータ制御装置 |
| JP2015130714A (ja) * | 2014-01-06 | 2015-07-16 | オムロンオートモーティブエレクトロニクス株式会社 | モータ制御装置 |
| JP2016013044A (ja) * | 2014-06-30 | 2016-01-21 | 株式会社ジェイテクト | 制御装置、モータ制御装置、及びステアリング装置 |
| CN105337551A (zh) * | 2015-10-15 | 2016-02-17 | 东华大学 | 基于外部扭矩的永磁同步电机混沌控制方法 |
| CN105450116A (zh) * | 2015-12-31 | 2016-03-30 | 天津优联鹏飞汽车电子科技有限公司 | 一种汽车用防泥浆发电机电压调节器 |
| JP2018196217A (ja) * | 2017-05-16 | 2018-12-06 | 三菱電機株式会社 | 電力変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005192336A (ja) | インバータの制御装置及び制御方法 | |
| WO2017145841A1 (ja) | インバータ制御装置 | |
| JPH0746855A (ja) | インバータの二相ｐｗｍ制御装置 | |
| JP2005117839A (ja) | パルス幅変調波形生成方法及び装置 | |
| JPH07163189A (ja) | モータのｐｗｍ制御装置 | |
| Kashani et al. | Reduction of torque ripple in an electrolytic capacitor-less BLDC motor drive by simultaneous speed and torque control method | |
| WO2020059814A1 (ja) | モータ制御装置、モータシステム及びインバータ制御方法 | |
| JPH06189572A (ja) | 誘導電動機の起動装置 | |
| JP2000152652A (ja) | 系統連系インバータ制御装置 | |
| JP2002010675A (ja) | Ｄｃブラシレスモータ装置 | |
| US11374505B2 (en) | Inverter device for performing a power conversion operation to convert DC power to AC power | |
| WO2020059815A1 (ja) | モータ制御装置、モータシステム及びインバータ制御方法 | |
| JPH08126368A (ja) | インバータ駆動交流電動機の制動方法 | |
| JP2001224191A (ja) | 誘導電動機の制御装置 | |
| JP2676058B2 (ja) | モータ駆動回路 | |
| JP3404230B2 (ja) | 三相ｐｗｍ波形発生装置 | |
| JP2006081322A (ja) | 交流電動機の制御装置 | |
| JP6868927B1 (ja) | 三相インバータの３パルスｐｗｍ制御法 | |
| JP2009100588A (ja) | 電動機制御装置および電動機制御方法 | |
| JP2008109790A (ja) | 電力変換装置 | |
| JP2001178192A (ja) | 誘導機の速度制御装置 | |
| KR20040040530A (ko) | 단상인버터의 병렬제어시스템 | |
| JPH09271101A (ja) | 交流電気車の制御装置 | |
| JPH0158759B2 (ja) | ||
| JP2000050692A (ja) | ステップモータの駆動制御装置およびステップモータの駆動制御方法 |