JPH07162153A - セラミック−多層の製法 - Google Patents
セラミック−多層の製法Info
- Publication number
- JPH07162153A JPH07162153A JP6252203A JP25220394A JPH07162153A JP H07162153 A JPH07162153 A JP H07162153A JP 6252203 A JP6252203 A JP 6252203A JP 25220394 A JP25220394 A JP 25220394A JP H07162153 A JPH07162153 A JP H07162153A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- capacitor
- paste
- multilayer
- ceramic green
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000003990 capacitor Substances 0.000 claims abstract description 27
- 239000004020 conductor Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 15
- 238000007650 screen-printing Methods 0.000 claims description 3
- 238000005245 sintering Methods 0.000 abstract 2
- 238000010304 firing Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000011230 binding agent Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 239000012080 ambient air Substances 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001354 calcination Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 セラミック−多層の製法。
【構成】 導体路用構造4及びバイアス7を有する多数
のセラミックグリーンシート1を上下に配置し、一緒に
熱処理する。その際セラミックシート1少なくとも1種
中に、コンデンサペースト3で充填されたバイアス7を
備え、これは、並列して配置し、電極は、多数のバイア
ス7の上下に配置する。 【効果】 コンデンサを特に安く製造できる。
のセラミックグリーンシート1を上下に配置し、一緒に
熱処理する。その際セラミックシート1少なくとも1種
中に、コンデンサペースト3で充填されたバイアス7を
備え、これは、並列して配置し、電極は、多数のバイア
ス7の上下に配置する。 【効果】 コンデンサを特に安く製造できる。
Description
【0001】
【産業上の利用分野】本発明は、セラミック−多層の製
法に関する。
法に関する。
【0002】
【従来の技術】米国特許第4234367号明細書か
ら、セラミック−多層の製法は公知である。異なった平
面間の電気的貫通接触路(elektrische Durchkontaktier
ungen)を形成するために、セラミックグリーンシートを
押し抜いて開口を設け、次いで金属ペーストで充填す
る。そのような開口はバイアス(Vias)とも称する。更
に、スクリーン印刷法により導体路(Leiterbahn)用に金
属ペーストをセラミックグリーンシート上に施与する。
多数のセラミックグリーンシートを調整して上下に配置
し、次いで焼成工程で一緒に焼結させる。多数の導体路
及びバイアスがその内部に配置されるセラミック−多層
プレートがそのようにして得られる。
ら、セラミック−多層の製法は公知である。異なった平
面間の電気的貫通接触路(elektrische Durchkontaktier
ungen)を形成するために、セラミックグリーンシートを
押し抜いて開口を設け、次いで金属ペーストで充填す
る。そのような開口はバイアス(Vias)とも称する。更
に、スクリーン印刷法により導体路(Leiterbahn)用に金
属ペーストをセラミックグリーンシート上に施与する。
多数のセラミックグリーンシートを調整して上下に配置
し、次いで焼成工程で一緒に焼結させる。多数の導体路
及びバイアスがその内部に配置されるセラミック−多層
プレートがそのようにして得られる。
【0003】
【発明の構成】独立請求項の特徴部を有する本発明によ
る方法は、それに対して、高いキャパシタンス値を有す
るキャパシタンスがセラミック−多層中に形成できる利
点を有する。そのためにセラミック−多層の製造と実質
的に同じ処理工程を使用するので、そのために必要な支
出超過は僅かである。更に、セラミックペーストの組成
を変えることにより、キャパシタンスに、デザインを変
えないで、影響することができる。
る方法は、それに対して、高いキャパシタンス値を有す
るキャパシタンスがセラミック−多層中に形成できる利
点を有する。そのためにセラミック−多層の製造と実質
的に同じ処理工程を使用するので、そのために必要な支
出超過は僅かである。更に、セラミックペーストの組成
を変えることにより、キャパシタンスに、デザインを変
えないで、影響することができる。
【0004】従属請求項に記載の方法により、独立請求
項に記載の方法の有利な再構成及び改良が可能である。
電極を施与することにより、特に簡単なコンデンサが形
成される。多数のバイアスの並列配置により大きなコン
デンサを形成することもできる。電極の施与は、直接に
バイアス上に又は他のセラミックグリーンプレート上に
選択して行うことができる。コンデンサペースト、特に
充填材内容物の組成の適合により、加工性を改良するこ
とができる。
項に記載の方法の有利な再構成及び改良が可能である。
電極を施与することにより、特に簡単なコンデンサが形
成される。多数のバイアスの並列配置により大きなコン
デンサを形成することもできる。電極の施与は、直接に
バイアス上に又は他のセラミックグリーンプレート上に
選択して行うことができる。コンデンサペースト、特に
充填材内容物の組成の適合により、加工性を改良するこ
とができる。
【0005】
【実施例】本発明の実施例を図に示し、後の記載により
詳説する。図1は、セラミックグリーンシートのスタッ
ク(Stapel)の展開図を示し、図2は、図1によるスタッ
クから焼成により生じるセラミック−多層を示す。
詳説する。図1は、セラミックグリーンシートのスタッ
ク(Stapel)の展開図を示し、図2は、図1によるスタッ
クから焼成により生じるセラミック−多層を示す。
【0006】図1中に、4個のセラミックグリーンシー
ト1からなるスタックが展開図で示される。セラミック
グリーンシート1の全厚さまで伸びたバイアス7、即ち
開口をセラミックグリーンシート中に取り入れる。これ
らのバイアス7を、金属ペースト2又はコンデンサペー
スト3で充填する。更に、セラミックグリーンシート1
の上に、導体路用金属ペーストからなる構造4を設置す
る。同様に、コンデンサ電極のために、構造5を設け
る。これらは、コンデンサペースト3を有するバイアス
7の上のセラミックシート1上に又は他のセラミックシ
ート1上にも配置することができる。図1のスタックの
焼成により図2によるセラミック−多層が生じる。焼成
により、導体路用構造4から、導体路8が生じる。金属
ペースト2で充填されたバイアス7は、これによりセラ
ミック−多層の異なる平面が接触する貫通接触路10を
形成する。電極9によりコンデンサが形成され、そのキ
ャパシタンスは、回路部分としての貫通接触路10及び
導体路8により使用することができる。コンデンサペー
スト3は焼成により特に高い誘電率を有するので、両方
の電極9により形成されるキャパシタンスのキャパシタ
ンス値は特に大である。
ト1からなるスタックが展開図で示される。セラミック
グリーンシート1の全厚さまで伸びたバイアス7、即ち
開口をセラミックグリーンシート中に取り入れる。これ
らのバイアス7を、金属ペースト2又はコンデンサペー
スト3で充填する。更に、セラミックグリーンシート1
の上に、導体路用金属ペーストからなる構造4を設置す
る。同様に、コンデンサ電極のために、構造5を設け
る。これらは、コンデンサペースト3を有するバイアス
7の上のセラミックシート1上に又は他のセラミックシ
ート1上にも配置することができる。図1のスタックの
焼成により図2によるセラミック−多層が生じる。焼成
により、導体路用構造4から、導体路8が生じる。金属
ペースト2で充填されたバイアス7は、これによりセラ
ミック−多層の異なる平面が接触する貫通接触路10を
形成する。電極9によりコンデンサが形成され、そのキ
ャパシタンスは、回路部分としての貫通接触路10及び
導体路8により使用することができる。コンデンサペー
スト3は焼成により特に高い誘電率を有するので、両方
の電極9により形成されるキャパシタンスのキャパシタ
ンス値は特に大である。
【0007】コンデンサペースト3は、一般に、有機結
合剤、無機結合剤及び高い誘電率を有する粉砕固体、例
えばチタン酸バリウムからなる。コンデンサペースト3
の焼成により形成される物質は特に多孔性である。この
ことから、高い誘電率を得るために、無機結合剤、一般
にガラスの割合を少量に保持すべきであることが明らか
である。このような多孔性物質は、ガス、特に水蒸気が
浸透し得、そのためコンデンサプレート9間のキャパシ
タンスは、周囲の空気湿度に作用されるという問題があ
る。しかしながら、ここで示される形成の際には、これ
らの多孔性範囲は、残りのセラミック−多層自体で完全
に取り囲まれているので、水蒸気の侵入は排斥される。
従って両方の電極9の間のキャパシタンスの値は特に安
定である。
合剤、無機結合剤及び高い誘電率を有する粉砕固体、例
えばチタン酸バリウムからなる。コンデンサペースト3
の焼成により形成される物質は特に多孔性である。この
ことから、高い誘電率を得るために、無機結合剤、一般
にガラスの割合を少量に保持すべきであることが明らか
である。このような多孔性物質は、ガス、特に水蒸気が
浸透し得、そのためコンデンサプレート9間のキャパシ
タンスは、周囲の空気湿度に作用されるという問題があ
る。しかしながら、ここで示される形成の際には、これ
らの多孔性範囲は、残りのセラミック−多層自体で完全
に取り囲まれているので、水蒸気の侵入は排斥される。
従って両方の電極9の間のキャパシタンスの値は特に安
定である。
【0008】各々コンデンサペースト3が充填された多
数のバイアス7を有する、ここに記載の配置は、多層配
線(Multilayerschaltung)でも大きなキャパシタンスを
形成することができる。コンデンサペースト3をセラミ
ックグリーンシート1上に施与することは、それに対し
て、大きな困難がある。コンデンサペースト3は、比較
的厚く施与すべきである。それというのも、生じた多孔
性物質による絶縁耐力が僅かだからである。多層配線と
関連のある慣用電圧に対する絶縁安全性を保証するため
に、多孔性層をセラミックグリーンシートとほぼ同じ厚
さに形成すべきである。これにより生じる表面不均一
は、そのように形成されたセラミック−多層の有用性を
損なうであろう。しかしながら、ここに記載の方法は、
問題無くセラミック−多層の慣用の製法に集積すること
ができる。その際、唯一付加的な工程として、コンデン
サペースト3でバイアス7の1部を充填することを行っ
た。他の処理工程全ては、例えば導体路用の構造5の施
与又は金属ペースト2による他のバイアス7の充填又は
スタックの焼成は、もとのまま残してよい。ここに紹介
した方法では、セラミック−多層のコンデンサを比較的
僅かの費用で製造できる。
数のバイアス7を有する、ここに記載の配置は、多層配
線(Multilayerschaltung)でも大きなキャパシタンスを
形成することができる。コンデンサペースト3をセラミ
ックグリーンシート1上に施与することは、それに対し
て、大きな困難がある。コンデンサペースト3は、比較
的厚く施与すべきである。それというのも、生じた多孔
性物質による絶縁耐力が僅かだからである。多層配線と
関連のある慣用電圧に対する絶縁安全性を保証するため
に、多孔性層をセラミックグリーンシートとほぼ同じ厚
さに形成すべきである。これにより生じる表面不均一
は、そのように形成されたセラミック−多層の有用性を
損なうであろう。しかしながら、ここに記載の方法は、
問題無くセラミック−多層の慣用の製法に集積すること
ができる。その際、唯一付加的な工程として、コンデン
サペースト3でバイアス7の1部を充填することを行っ
た。他の処理工程全ては、例えば導体路用の構造5の施
与又は金属ペースト2による他のバイアス7の充填又は
スタックの焼成は、もとのまま残してよい。ここに紹介
した方法では、セラミック−多層のコンデンサを比較的
僅かの費用で製造できる。
【図1】4個のセラミックグリーンシート1からなるス
タックを展開図で示す図である。
タックを展開図で示す図である。
【図2】図1のスタックの焼成により生じるセラミック
−多層を示す図である。
−多層を示す図である。
1 セラミックグリーンシート、 3 コンデンサペー
スト、 4 導体路用構造、 5 電極用構造、 6
セラミック−多層、 7 バイアス、 9電極
スト、 4 導体路用構造、 5 電極用構造、 6
セラミック−多層、 7 バイアス、 9電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウルリヒ ゲーベル ドイツ連邦共和国 ロイトリンゲン ユス ティヌス−ケルナー−シュトラーセ 129
Claims (4)
- 【請求項1】 導体路用構造(4)及びバイアス(7)
を有する多数のセラミックグリーンシート(1)を上下
に配置して、一緒に焼結させるセラミック−多層(6)
の製法において、セラミックシート(1)少なくとも1
種中に、コンデンサペースト(3)が充填されたバイア
ス(7)を備えていることを特徴とする、セラミック−
多層の製法。 - 【請求項2】 コンデンサペースト(3)を有する多数
のバイアス(7)は、並列して配置し、電極(9)は、
多数のバイアス(7)の上下に配置する、請求項1記載
の方法。 - 【請求項3】 バイアス(7)をコンデンサペースト
(3)で充填した後に、スクリーン印刷により、電極
(9)用構造(5)は、コンデンサペースト(3)を有
するバイアス(7)の上にプリントする、請求項2記載
の方法。 - 【請求項4】 電極用構造(5)は、スクリーン印刷に
よりセラミックグリーンシート(1)上に施与し、次い
でこれは、コンデンサペースト(3)を有するバイアス
(7)を含有するセラミックグリーンシート(1)に結
合させる、請求項2記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19934336235 DE4336235A1 (de) | 1993-10-23 | 1993-10-23 | Verfahren zur Herstellung von Keramik-Multilayern |
DE4336235.4 | 1993-10-23 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07162153A true JPH07162153A (ja) | 1995-06-23 |
Family
ID=6500873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6252203A Pending JPH07162153A (ja) | 1993-10-23 | 1994-10-18 | セラミック−多層の製法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH07162153A (ja) |
DE (1) | DE4336235A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001257471A (ja) * | 2000-03-10 | 2001-09-21 | Ngk Insulators Ltd | 多層配線基板及びその製造方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW297034B (ja) * | 1994-09-09 | 1997-02-01 | Siemens Ag | |
DE19609221C1 (de) * | 1996-03-09 | 1997-08-07 | Bosch Gmbh Robert | Verfahren zur Herstellung von keramischen Mehrschichtsubstraten |
-
1993
- 1993-10-23 DE DE19934336235 patent/DE4336235A1/de not_active Withdrawn
-
1994
- 1994-10-18 JP JP6252203A patent/JPH07162153A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001257471A (ja) * | 2000-03-10 | 2001-09-21 | Ngk Insulators Ltd | 多層配線基板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
DE4336235A1 (de) | 1995-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20170069428A1 (en) | Method of manufacturing ceramic electronic component | |
US4931901A (en) | Method for adjusting capacitor at manufacture and product | |
US4466045A (en) | Adjustable monolithic ceramic capacitor | |
US5573808A (en) | Method for producing a multilayer circuit | |
US5876538A (en) | Method for manufacturing a ceramic multilayer substrate for complex electronic circuits | |
DE19542365A1 (de) | Verfahren zur Herstellung eines vielschichtigen keramischen Elektronikbauteils | |
JPH07162153A (ja) | セラミック−多層の製法 | |
US7413699B2 (en) | Method of making ceramic electronic element | |
KR20050084258A (ko) | 낮은 인덕턴스의 내장 커패시터를 구비한 인쇄 배선 기판및 그 제조 방법 | |
JPS6235257B2 (ja) | ||
JPH07211580A (ja) | セラミック多重層の製造法 | |
JPH0266916A (ja) | 積層型セラミックコンデンサの製造方法 | |
JPH10275734A (ja) | セラミックコンデンサ | |
JPH1065341A (ja) | 多層セラミック基板の製造方法 | |
JPH04354315A (ja) | 厚膜コンデンサ | |
JP4450176B2 (ja) | 積層電子部品及び余白部を構成する段差解消用誘電体ペースト | |
JPH07221452A (ja) | セラミック多層基板 | |
JP3019944U (ja) | 蛍光表示管 | |
JPH0669663A (ja) | コンデンサ内蔵多層基板 | |
JPH01185913A (ja) | コンデンサアレイ | |
JPH0286111A (ja) | 単一面に端子引き出し可能なコンデンサ | |
JPS6070716A (ja) | 誘電体の形成方法 | |
JPH0641123U (ja) | 積層型部品 | |
JPH01206699A (ja) | コンデンサ内蔵セラミック多層絶縁基板 | |
JPH0335515A (ja) | 複合コンデンサの構造 |