JPH07153789A - 半導体装置のボンディング点算出装置 - Google Patents
半導体装置のボンディング点算出装置Info
- Publication number
- JPH07153789A JPH07153789A JP5299943A JP29994393A JPH07153789A JP H07153789 A JPH07153789 A JP H07153789A JP 5299943 A JP5299943 A JP 5299943A JP 29994393 A JP29994393 A JP 29994393A JP H07153789 A JPH07153789 A JP H07153789A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- bonding point
- data
- point
- inner lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 複雑なインナリード形状やマルチボンディン
グ等に対応したインナリード上のボンディング点を容易
に算出でき、組立工程における歩留りを向上できる半導
体装置のボンディング点算出装置を提供する。 【構成】 ボンディング点算出装置は、インナリード形
状データおよびボンディング点の候補となる候補ライン
形状データを記憶した第一記憶部１と、基準データおよ
び判定ルールデータを記憶した第二記憶部２とを備えて
いる。インナリード形状データおよび候補ライン形状デ
ータに基づいて、算出部３において基準データ範囲内で
かつボンディングパッドまでの最短距離となる点がボン
ディング点として算出される。算出部３で求めたボンデ
ィング点の適合性が判定部４において判定ルールデータ
に基づいて判定され、不適合と判定されたボンディング
点は補正部５において補正される。
グ等に対応したインナリード上のボンディング点を容易
に算出でき、組立工程における歩留りを向上できる半導
体装置のボンディング点算出装置を提供する。 【構成】 ボンディング点算出装置は、インナリード形
状データおよびボンディング点の候補となる候補ライン
形状データを記憶した第一記憶部１と、基準データおよ
び判定ルールデータを記憶した第二記憶部２とを備えて
いる。インナリード形状データおよび候補ライン形状デ
ータに基づいて、算出部３において基準データ範囲内で
かつボンディングパッドまでの最短距離となる点がボン
ディング点として算出される。算出部３で求めたボンデ
ィング点の適合性が判定部４において判定ルールデータ
に基づいて判定され、不適合と判定されたボンディング
点は補正部５において補正される。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の組み立て
の際のワイヤボンディングにおいて用いられるボンディ
ング点算出装置に係り、特に半導体チップ上のボンディ
ングパッドに連結されるインナリード上のボンディング
点の算出装置に関する。
の際のワイヤボンディングにおいて用いられるボンディ
ング点算出装置に係り、特に半導体チップ上のボンディ
ングパッドに連結されるインナリード上のボンディング
点の算出装置に関する。
【０００２】
【従来の技術】従来より半導体装置の組立において、半
導体チップ上のボンディングパッドとインナリードと
を、互いのボンディング点でボンダー装置を用いたワイ
ヤボンディングによって連結することが行われている。
しかし、近年のＬＳＩをはじめとする半導体装置の規模
拡大に伴う多ピン化によってパッドピッチやインナリー
ドピッチが短くなると、ボンディング時の諸条件による
ボンディングワイヤの振れにより隣接ワイヤどうしが交
差し、不良発生の原因となる場合がある。このため、そ
のような不良が発生しにくい最適のボンディング点を選
択することが望まれる。一方、少ピンパッケージなどに
見られる幅の広いインナリードでは、ボンディングの自
由度を生かしてボンディングワイヤのループ長が最短と
なるようなボンディング点を選択することが望まれる。
また、各インナリード上に複数のボンディング点を設け
るマルチボンディングも行われている。
導体チップ上のボンディングパッドとインナリードと
を、互いのボンディング点でボンダー装置を用いたワイ
ヤボンディングによって連結することが行われている。
しかし、近年のＬＳＩをはじめとする半導体装置の規模
拡大に伴う多ピン化によってパッドピッチやインナリー
ドピッチが短くなると、ボンディング時の諸条件による
ボンディングワイヤの振れにより隣接ワイヤどうしが交
差し、不良発生の原因となる場合がある。このため、そ
のような不良が発生しにくい最適のボンディング点を選
択することが望まれる。一方、少ピンパッケージなどに
見られる幅の広いインナリードでは、ボンディングの自
由度を生かしてボンディングワイヤのループ長が最短と
なるようなボンディング点を選択することが望まれる。
また、各インナリード上に複数のボンディング点を設け
るマルチボンディングも行われている。
【０００３】このような背景の中で、インナリード上の
ボンディング点の算出方法としては、（１）図９に示す
ように、インナリード１３上のボンディング点１１をあ
らかじめデータとして用意し、半導体チップ１４上のボ
ンディングパッド１２とボンディングワイヤ１５で連結
する方法、（２）図１０に示すように、インナリード１
３の側縁の延長線１６の交点１７を求め、この交点１７
から引いた二等分線１８上で特定の基準をもってボンデ
ィング点１１を算出し、半導体チップ１４上のボンディ
ングパッド１２とボンディングワイヤ１５で連結する方
法、が知られている。
ボンディング点の算出方法としては、（１）図９に示す
ように、インナリード１３上のボンディング点１１をあ
らかじめデータとして用意し、半導体チップ１４上のボ
ンディングパッド１２とボンディングワイヤ１５で連結
する方法、（２）図１０に示すように、インナリード１
３の側縁の延長線１６の交点１７を求め、この交点１７
から引いた二等分線１８上で特定の基準をもってボンデ
ィング点１１を算出し、半導体チップ１４上のボンディ
ングパッド１２とボンディングワイヤ１５で連結する方
法、が知られている。
【０００４】
【発明が解決しようとする課題】しかるに、前述の従来
技術（１）の図９に示す算出方法では、各インナリード
１３上にあらかじめ決められたボンディング点１１が一
つしか無いため、各インナリード１３上に複数のボンデ
ィング点１１を設けるマルチボンディングには対応でき
ない。また、この場合のボンディング点１１は定点とな
るため移動不可能であり、幅の広いインナリード１３に
ボンディングを行う場合にボンディングの自由度を生か
すことができず、ボンディングワイヤ１５のループ長が
長くなってボンディングワイヤ１５を無駄に消費する場
合が多い。さらには、ボンディング点１１が一点に固定
された厳しい基準でのボンディングとなるので、組立工
程における歩留りの低下が起こりやすい。
技術（１）の図９に示す算出方法では、各インナリード
１３上にあらかじめ決められたボンディング点１１が一
つしか無いため、各インナリード１３上に複数のボンデ
ィング点１１を設けるマルチボンディングには対応でき
ない。また、この場合のボンディング点１１は定点とな
るため移動不可能であり、幅の広いインナリード１３に
ボンディングを行う場合にボンディングの自由度を生か
すことができず、ボンディングワイヤ１５のループ長が
長くなってボンディングワイヤ１５を無駄に消費する場
合が多い。さらには、ボンディング点１１が一点に固定
された厳しい基準でのボンディングとなるので、組立工
程における歩留りの低下が起こりやすい。
【０００５】また、従来技術（２）の図１０に示す算出
方法では、インナリード１３の形状が複雑なものになる
と前述した二等分線の算出が困難となり、適切な結果が
得られない場合もある。さらに図９に示す算出方法と同
様、インナリード１３の幅に対するボンディングの自由
度を生かすことができず、ボンディングワイヤ１５の無
駄や歩留りの低下が起こりやすい。
方法では、インナリード１３の形状が複雑なものになる
と前述した二等分線の算出が困難となり、適切な結果が
得られない場合もある。さらに図９に示す算出方法と同
様、インナリード１３の幅に対するボンディングの自由
度を生かすことができず、ボンディングワイヤ１５の無
駄や歩留りの低下が起こりやすい。
【０００６】本発明はこのような点を考慮してなされた
ものであり、複雑なインナリード形状やマルチボンディ
ング等に対応したボンディング点を容易に算出でき、組
立工程における歩留りを向上させることができる半導体
装置のボンディング点算出装置を提供することを目的と
する。
ものであり、複雑なインナリード形状やマルチボンディ
ング等に対応したボンディング点を容易に算出でき、組
立工程における歩留りを向上させることができる半導体
装置のボンディング点算出装置を提供することを目的と
する。
【０００７】
【課題を解決するための手段】本発明は、半導体装置の
ボンディングパッドに連結されるインナリード上のボン
ディング点を算出するボンディング点算出装置におい
て、インナリード形状データおよびボンディング点の候
補となる候補ライン形状データを記憶した第一記憶部
と、ボンディング点発生範囲の基準となる基準データお
よびボンディング点の適合性を判定する判定ルールデー
タを記憶した第二記憶部と、前記第一記憶部からのイン
ナリード形状データおよび候補ライン形状データに基づ
いて、前記第二記憶部からの基準データ範囲内でかつパ
ッドまでの最短距離となる点をボンディング点として算
出する算出部と、この算出部で求めたボンディング点が
前記第二記憶部からの判定ルールデータを満たすか否か
によりボンディング点の適合性を判定する判定部と、こ
の判定部により不適合と判定された場合に、基準データ
範囲内でかつ判定ルールデータ範囲内にある点にボンデ
ィング点を補正する補正部と、を備えたことを特徴とす
る半導体装置のボンディング点算出装置である。
ボンディングパッドに連結されるインナリード上のボン
ディング点を算出するボンディング点算出装置におい
て、インナリード形状データおよびボンディング点の候
補となる候補ライン形状データを記憶した第一記憶部
と、ボンディング点発生範囲の基準となる基準データお
よびボンディング点の適合性を判定する判定ルールデー
タを記憶した第二記憶部と、前記第一記憶部からのイン
ナリード形状データおよび候補ライン形状データに基づ
いて、前記第二記憶部からの基準データ範囲内でかつパ
ッドまでの最短距離となる点をボンディング点として算
出する算出部と、この算出部で求めたボンディング点が
前記第二記憶部からの判定ルールデータを満たすか否か
によりボンディング点の適合性を判定する判定部と、こ
の判定部により不適合と判定された場合に、基準データ
範囲内でかつ判定ルールデータ範囲内にある点にボンデ
ィング点を補正する補正部と、を備えたことを特徴とす
る半導体装置のボンディング点算出装置である。
【０００８】
【作用】あらかじめ第一記憶部に記憶させてあるインナ
リード形状データおよび候補ライン形状データと第二記
憶部に記憶させてある基準データを算出部に、第二記憶
部に記憶させてある判定ルールデータを判定部にそれぞ
れ入力する。次に算出部において、基準データ範囲内で
かつパッド中心までの距離が最短となる点をボンディン
グ点として算出する。次に判定部において、算出部で求
めたボンディング点の位置が判定ルールデータに基づく
基準を満たすか否かを判定し、満たさなかった場合はボ
ンディング点として不適合と判定する。不適合と判定さ
れたボンディング点は、補正部において、基準データ範
囲内でかつ判定ルールデータに基づく基準の範囲内にあ
る点に補正される。
リード形状データおよび候補ライン形状データと第二記
憶部に記憶させてある基準データを算出部に、第二記憶
部に記憶させてある判定ルールデータを判定部にそれぞ
れ入力する。次に算出部において、基準データ範囲内で
かつパッド中心までの距離が最短となる点をボンディン
グ点として算出する。次に判定部において、算出部で求
めたボンディング点の位置が判定ルールデータに基づく
基準を満たすか否かを判定し、満たさなかった場合はボ
ンディング点として不適合と判定する。不適合と判定さ
れたボンディング点は、補正部において、基準データ範
囲内でかつ判定ルールデータに基づく基準の範囲内にあ
る点に補正される。
【０００９】
【実施例】はじめに図１乃至図５を参照して本発明の第
１の実施例について説明する。図１に示すように本発明
による半導体装置のボンディング点算出装置は、インナ
リード形状データおよびボンディング点の候補となる候
補ライン形状データを記憶した第一記憶部１と、候補ラ
イン上でのボンディング点発生範囲の基準となる基準デ
ータおよびボンディング点の適合性を判定する判定ルー
ルデータを記憶した第二記憶部２とを備えている。第一
記憶部１および第二記憶部２からの信号は算出部３に入
力される。算出部３において、第一記憶部１からのイン
ナリード形状データおよび候補ライン形状データとに基
づいて、第二記憶部２からの基準データ範囲内でかつボ
ンディングパッドまでの最短距離となる点がボンディン
グ点として算出される。算出部３で求めたボンディング
点は判定部４に入力され、判定部４において第二記憶部
２からの判定ルールデータを満たすか否かによりボンデ
ィング点の適合性が判定される。判定部４により不適合
と判定された場合に、補正部５において基準データ範囲
内でかつ判定ルールデータの範囲内にある点にボンディ
ング点が補正される。
１の実施例について説明する。図１に示すように本発明
による半導体装置のボンディング点算出装置は、インナ
リード形状データおよびボンディング点の候補となる候
補ライン形状データを記憶した第一記憶部１と、候補ラ
イン上でのボンディング点発生範囲の基準となる基準デ
ータおよびボンディング点の適合性を判定する判定ルー
ルデータを記憶した第二記憶部２とを備えている。第一
記憶部１および第二記憶部２からの信号は算出部３に入
力される。算出部３において、第一記憶部１からのイン
ナリード形状データおよび候補ライン形状データとに基
づいて、第二記憶部２からの基準データ範囲内でかつボ
ンディングパッドまでの最短距離となる点がボンディン
グ点として算出される。算出部３で求めたボンディング
点は判定部４に入力され、判定部４において第二記憶部
２からの判定ルールデータを満たすか否かによりボンデ
ィング点の適合性が判定される。判定部４により不適合
と判定された場合に、補正部５において基準データ範囲
内でかつ判定ルールデータの範囲内にある点にボンディ
ング点が補正される。
【００１０】次に図２によって、本実施例の装置による
処理の流れを説明する。まず図２において、あらかじめ
第一記憶部１に記憶されていたインナリード形状データ
および候補ライン形状データと第二記憶部２に記憶され
ていた基準データが算出部３に入力される。同時に第二
記憶部２に記憶されていた判定ルールデータが判定部４
に入力される（ステップ６）。このうち、インナリード
形状データおよび候補ライン形状データは、例えば図３
に示すようなインナリード１３および候補ライン１９の
ように図形化されたものである。すなわち、図３におい
てベッド２５上に、ボンディングパッド１２を有する半
導体チップ１４が載置され、インナリード１３上に候補
ライン１９が位置している。次に、算出部３において図
２に示すように、インナリード形状データおよび候補ラ
イン形状データに基づいて候補ライン上にボンディング
点１１を発生させる（ステップ７）。この場合、図４に
示すように、基準データに従って候補ライン１９上のボ
ンディング許可領域２０およびボンディング禁止領域２
１を求め（図４（ａ））、この許可領域２０上であって
半導体チップ１４上のボンディングパッド１２の中心ま
での距離が最短となる位置にボンディング点１１を発生
させる（図４（ｂ））。ここで基準データとは、例えば
ボンディング点がインナリード１３側縁から一定距離離
れる、という基準データである。次に、図２に示すよう
に判定部４において、発生させたボンディング点１１の
適合性が判定される（ステップ８）。このとき、図５に
示すように、判定ルールデータに従って例えばボンディ
ング点１１の回りに仮想した円２２がインナリード１３
と交差するか否かが判定され、交差した場合はボンディ
ング点１１は不適合と判定される（ステップ９）。不適
合と判定されたボンディング点１１は、補正部５におい
て許可領域２０内でかつ仮想円２２がインナリード１３
と交差しない位置に自動的に補正される（ステップ１
０）。このようにして算出されたボンディング点１１は
半導体チップ１４上のボンディングパッド１２の所定点
との間でボンディングワイヤ１５により連結される（図
５）。
処理の流れを説明する。まず図２において、あらかじめ
第一記憶部１に記憶されていたインナリード形状データ
および候補ライン形状データと第二記憶部２に記憶され
ていた基準データが算出部３に入力される。同時に第二
記憶部２に記憶されていた判定ルールデータが判定部４
に入力される（ステップ６）。このうち、インナリード
形状データおよび候補ライン形状データは、例えば図３
に示すようなインナリード１３および候補ライン１９の
ように図形化されたものである。すなわち、図３におい
てベッド２５上に、ボンディングパッド１２を有する半
導体チップ１４が載置され、インナリード１３上に候補
ライン１９が位置している。次に、算出部３において図
２に示すように、インナリード形状データおよび候補ラ
イン形状データに基づいて候補ライン上にボンディング
点１１を発生させる（ステップ７）。この場合、図４に
示すように、基準データに従って候補ライン１９上のボ
ンディング許可領域２０およびボンディング禁止領域２
１を求め（図４（ａ））、この許可領域２０上であって
半導体チップ１４上のボンディングパッド１２の中心ま
での距離が最短となる位置にボンディング点１１を発生
させる（図４（ｂ））。ここで基準データとは、例えば
ボンディング点がインナリード１３側縁から一定距離離
れる、という基準データである。次に、図２に示すよう
に判定部４において、発生させたボンディング点１１の
適合性が判定される（ステップ８）。このとき、図５に
示すように、判定ルールデータに従って例えばボンディ
ング点１１の回りに仮想した円２２がインナリード１３
と交差するか否かが判定され、交差した場合はボンディ
ング点１１は不適合と判定される（ステップ９）。不適
合と判定されたボンディング点１１は、補正部５におい
て許可領域２０内でかつ仮想円２２がインナリード１３
と交差しない位置に自動的に補正される（ステップ１
０）。このようにして算出されたボンディング点１１は
半導体チップ１４上のボンディングパッド１２の所定点
との間でボンディングワイヤ１５により連結される（図
５）。
【００１１】以上のように本実施例によれば、所定の候
補ライン上であって基準データおよび判定データを満た
す位置に自動的にボンディング点１１が算出されるの
で、複雑なインナリード１３の形状に対しても容易にボ
ンディング点１１を発生させることができる。また、ボ
ンディング点１１の発生位置に自由度があるため、候補
ラインデータ、基準データ、および判定データを適切に
設定しておくことにより、インナリード１３やボンディ
ングのピッチ等に応じた適切なボンディング点１１を算
出でき、しかもボンディングワイヤ１５が最短となるボ
ンディング点１１が算出されるため、組立て工程の歩留
りの向上とボンディングワイヤ１５の節約を果たすこと
ができる。
補ライン上であって基準データおよび判定データを満た
す位置に自動的にボンディング点１１が算出されるの
で、複雑なインナリード１３の形状に対しても容易にボ
ンディング点１１を発生させることができる。また、ボ
ンディング点１１の発生位置に自由度があるため、候補
ラインデータ、基準データ、および判定データを適切に
設定しておくことにより、インナリード１３やボンディ
ングのピッチ等に応じた適切なボンディング点１１を算
出でき、しかもボンディングワイヤ１５が最短となるボ
ンディング点１１が算出されるため、組立て工程の歩留
りの向上とボンディングワイヤ１５の節約を果たすこと
ができる。
【００１２】次に、図６を参照して本発明の第２の実施
例について説明する。図６に示す第２の実施例におい
て、図１乃至図５に示す第１の実施例と同一の部分には
同一符号を符して詳細な説明は省略する。図６におい
て、半導体チップ１４のコーナー部分にあるボンディン
グパッド１２に対応するインナリード１３上に、ボンデ
ィング点１１を発生させる。この場合、半導体チップ１
４の上辺にあるボンディングパッド１２に対しては、図
６（ａ）に示すようにボンディング点１１が第１の実施
例と同様にして算出され、半導体チップ１４の右辺にあ
るボンディングパッド１２に対しては、図６（ｂ）に示
すようにボンディング点１１が実施例１と同様にして算
出される。これら両者を組み合わせると、図６（ｃ）に
示すように半導体チップ１４の両辺にまたがるボンディ
ングパッド１２，１２に対して、マルチボンディングの
ボンディング点１１，１１を容易に発生させることがで
きる。
例について説明する。図６に示す第２の実施例におい
て、図１乃至図５に示す第１の実施例と同一の部分には
同一符号を符して詳細な説明は省略する。図６におい
て、半導体チップ１４のコーナー部分にあるボンディン
グパッド１２に対応するインナリード１３上に、ボンデ
ィング点１１を発生させる。この場合、半導体チップ１
４の上辺にあるボンディングパッド１２に対しては、図
６（ａ）に示すようにボンディング点１１が第１の実施
例と同様にして算出され、半導体チップ１４の右辺にあ
るボンディングパッド１２に対しては、図６（ｂ）に示
すようにボンディング点１１が実施例１と同様にして算
出される。これら両者を組み合わせると、図６（ｃ）に
示すように半導体チップ１４の両辺にまたがるボンディ
ングパッド１２，１２に対して、マルチボンディングの
ボンディング点１１，１１を容易に発生させることがで
きる。
【００１３】次に、図７を参照して本発明の第３の実施
例について説明する。本実施例は、インナリード１３の
長手方向に対して候補ライン１９を２列以上に配置した
ものであり、他は図１乃至図５に示す第１の実施例と略
同一である。本実施例によれば、直列打ちのマルチボン
ディングのボンディング点１１，１１を容易に発生させ
ることができる。
例について説明する。本実施例は、インナリード１３の
長手方向に対して候補ライン１９を２列以上に配置した
ものであり、他は図１乃至図５に示す第１の実施例と略
同一である。本実施例によれば、直列打ちのマルチボン
ディングのボンディング点１１，１１を容易に発生させ
ることができる。
【００１４】さらに、図８を参照して本発明の第４の実
施例について説明する。本実施例は、基準データおよび
判定ルールデータを適切に設定することによって、ボン
ディングワイヤ１５，１５どうしのワイヤ間距離を均等
に保つようなボンディング点１１，１１を算出させるも
のであり、他は図１乃至図５に示す第１の実施例と略同
一である。本実施例によれば、ボンディング時の隣接す
るボンディングワイヤ１５，１５の最大振れ幅２４がた
とえ大きくても、ボンディングワイヤ１５，１５どうし
が重ならないようにし、ボンディングワイヤ１５，１５
の交差による不良の発生確率を下げることができる。
施例について説明する。本実施例は、基準データおよび
判定ルールデータを適切に設定することによって、ボン
ディングワイヤ１５，１５どうしのワイヤ間距離を均等
に保つようなボンディング点１１，１１を算出させるも
のであり、他は図１乃至図５に示す第１の実施例と略同
一である。本実施例によれば、ボンディング時の隣接す
るボンディングワイヤ１５，１５の最大振れ幅２４がた
とえ大きくても、ボンディングワイヤ１５，１５どうし
が重ならないようにし、ボンディングワイヤ１５，１５
の交差による不良の発生確率を下げることができる。
【００１５】
【発明の効果】本発明によれば、あらかじめデータとし
て記憶された候補ライン上にボンディング点が算出され
るので、複雑なインナリード形状の場合やマルチボンデ
ィングの場合も容易にボンディング点が算出される。ま
た、ボンディング点発生位置に自由度があるため、候補
ラインデータ、基準データ、および判定データを適切に
設定しておくことにより、インナリードの形状やボンデ
ィングのピッチ等に応じた適切なボンディング点を算出
でき、しかもボンディングワイヤが最短となるボンディ
ング点が算出されるため、組立て工程の歩留りの向上と
ワイヤの節約を果たすことができる。
て記憶された候補ライン上にボンディング点が算出され
るので、複雑なインナリード形状の場合やマルチボンデ
ィングの場合も容易にボンディング点が算出される。ま
た、ボンディング点発生位置に自由度があるため、候補
ラインデータ、基準データ、および判定データを適切に
設定しておくことにより、インナリードの形状やボンデ
ィングのピッチ等に応じた適切なボンディング点を算出
でき、しかもボンディングワイヤが最短となるボンディ
ング点が算出されるため、組立て工程の歩留りの向上と
ワイヤの節約を果たすことができる。
【図１】本発明による半導体装置のボンディング点算出
装置の第１の実施例を示す構成図。
装置の第１の実施例を示す構成図。
【図２】本発明のボンディング点算出装置による算出処
理のフローチャート。
理のフローチャート。
【図３】インナリードの形状と候補ラインの一例を示す
図。
図。
【図４】候補ライン上におけるボンディング点発生位置
の決定方法を示す図。
の決定方法を示す図。
【図５】ボンディング点発生位置の適合性判定方法を示
す図。
す図。
【図６】本発明の第２の実施例を示す、半導体チップの
コーナー部分に対応するインナリード上にボンディング
点を発生させる状態を示す図。
コーナー部分に対応するインナリード上にボンディング
点を発生させる状態を示す図。
【図７】本発明の第３の実施例を示す直列打ちのマルチ
ボンディングを示す図。
ボンディングを示す図。
【図８】本発明の第４の実施例を示すボンディングワイ
ヤの振れによる交差状態を示す図。
ヤの振れによる交差状態を示す図。
【図９】従来のボンディング点決定方法を示す図。
【図１０】従来のボンディング点決定方法を示す図。
１ 第一記憶部 ２ 第二記憶部 ３ 算出部 ４ 判定部 ５ 補正部 １１ ボンディング点 １２ ボンディングパッド １３ インナリード １４ 半導体チップ １５ ボンディングワイヤ １９ 候補ライン
Claims (1)
- 【請求項１】半導体装置のボンディングパッドに連結さ
れるインナリード上のボンディング点を算出するボンデ
ィング点算出装置において、 インナリード形状データおよびボンディング点の候補と
なる候補ライン形状データを記憶した第一記憶部と、 ボンディング点発生範囲の基準となる基準データおよび
ボンディング点の適合性を判定する判定ルールデータを
記憶した第二記憶部と、 前記第一記憶部からのインナリード形状データおよび候
補ライン形状データに基づいて、前記第二記憶部からの
基準データ範囲内でかつ前記パッドまでの最短距離とな
る点をボンディング点として算出する算出部と、 この算出部で求めたボンディング点が前記第二記憶部か
らの判定ルールデータを満たすか否かによりボンディン
グ点の適合性を判定する判定部と、 この判定部により不適合と判定された場合に、基準デー
タ範囲内でかつ判定ルールデ−タ範囲内にある点にボン
ディング点を補正する補正部と、 を備えたことを特徴とする半導体装置のボンディング点
算出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29994393A JP3258795B2 (ja) | 1993-11-30 | 1993-11-30 | 半導体装置のボンディング点算出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29994393A JP3258795B2 (ja) | 1993-11-30 | 1993-11-30 | 半導体装置のボンディング点算出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07153789A true JPH07153789A (ja) | 1995-06-16 |
| JP3258795B2 JP3258795B2 (ja) | 2002-02-18 |
Family
ID=17878823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29994393A Expired - Fee Related JP3258795B2 (ja) | 1993-11-30 | 1993-11-30 | 半導体装置のボンディング点算出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3258795B2 (ja) |
-
1993
- 1993-11-30 JP JP29994393A patent/JP3258795B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3258795B2 (ja) | 2002-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5498767A (en) | Method for positioning bond pads in a semiconductor die layout | |
| JP2776120B2 (ja) | 集積回路の電源配線布設方法 | |
| US7353476B2 (en) | System, method and computer program product for designing connecting terminals of semiconductor device | |
| JP2002373869A (ja) | 半導体チップ、シリコンウェハ、及び、半導体チップの製造方法 | |
| JPH07153789A (ja) | 半導体装置のボンディング点算出装置 | |
| US7904866B2 (en) | Computer readable recording medium with a wiring design program stored thereon and wiring design device | |
| CN210429793U (zh) | 一种晶圆级晶片尺寸封装的芯片结构 | |
| JP3335916B2 (ja) | ワイヤボンディングパッドの自動検索装置及び検索方法 | |
| JPH09115941A (ja) | ボンディングワイヤーの配線順序決定装置および配線順序決定方法 | |
| JP3133571B2 (ja) | 半導体集積回路の自動レイアウト方法 | |
| JP3044053B2 (ja) | 半導体装置の形成方法及び半導体チップの外部端子の配置方法 | |
| JPS59182551A (ja) | 半導体装置 | |
| JP2000228447A (ja) | 半導体集積回路設計装置及びその配線制御方法並びに配線制御プログラムを格納した記憶媒体 | |
| JP3572780B2 (ja) | ボンディングワイヤのボンド座標決定装置 | |
| JPS59105349A (ja) | 集積回路装置 | |
| JP3528366B2 (ja) | 集積回路装置 | |
| JP2007094511A (ja) | Ｌｓｉ設計支援装置及びｌｓｉ設計支援方法 | |
| JPS6227737B2 (ja) | ||
| JP2988435B2 (ja) | リードフレームの設計方法およびプログラムを記録した記録媒体 | |
| JPH02215139A (ja) | 半導体装置の製造方法 | |
| JP2933604B1 (ja) | 半導体集積回路のレイアウト方法 | |
| JPH09321081A (ja) | ボンディング性検証システム | |
| JP2009025969A (ja) | 自動配線整形方法およびそのコンピュータプログラム | |
| JPH0461359A (ja) | １／０パッドセルの配置方法 | |
| JPH06325127A (ja) | 半導体装置の設計支援システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071207 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091207 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091207 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |