JPH0714936A - 半導体装置用容器 - Google Patents

半導体装置用容器

Info

Publication number
JPH0714936A
JPH0714936A JP5149647A JP14964793A JPH0714936A JP H0714936 A JPH0714936 A JP H0714936A JP 5149647 A JP5149647 A JP 5149647A JP 14964793 A JP14964793 A JP 14964793A JP H0714936 A JPH0714936 A JP H0714936A
Authority
JP
Japan
Prior art keywords
cap
stem
container
metallized layer
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5149647A
Other languages
English (en)
Inventor
Naohito Murata
尚仁 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Quantum Devices Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Quantum Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Quantum Devices Ltd filed Critical Fujitsu Ltd
Priority to JP5149647A priority Critical patent/JPH0714936A/ja
Publication of JPH0714936A publication Critical patent/JPH0714936A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 樹脂キャップ封止の半導体装置用容器に関
し，確実にキャップの静電シールドをとることを目的と
する。 【構成】 半導体チップ５を囲む封止部１ｂが設けられ
た第一の絶縁体からなるステム１と，キャップ口縁８ａ
を絶縁性接着剤１０により封止部１ｂに接着して封止す
る表面にメタライズ層９が設けられたキャップ８とを有
する半導体装置用容器において，封止部１ｂに，キャッ
プ口縁８ａに設けられた第一の段差８ｂと嵌合し，かつ
キャップ８表面のメタライズ層９とステム１とが当接す
るように形成された第二の段差１ｃが設けられ，第一及
び第二の段差８ｂ，１ｃの対向する側面をキャップ８と
ステム１との接着面として構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は，静電シールドされた樹
脂キャップ封止の半導体装置用容器の構造に関する。
【０００２】高周波用半導体素子，例えばＨＥＭＴ（高
電子易動度電界効果トランジスタ）の容器は，高周波特
性を保証するために静電シールドが施される。例えば，
半導体装置を安価に製造するために，その容器に樹脂容
器を使用する場合，通常，樹脂容器表面をメタライズし
て静電シールドがなされる。
【０００３】しかし，樹脂容器は一般に，半導体素子が
形成されたチップを載置固定するためのステムと，チッ
プを掩覆する樹脂キャップとを別個に製造し，これを接
着して封止する樹脂キャップ封止型の容器が用いられ
る。かかる場合，非導電性接着剤が使用されるため接着
面での導通不良を誘起し易く，ステム上の接地パターン
とキャップのメタライズ層との電気的接続不良を生ずる
ため，静電シールド効果の劣化を起こすおそれが大き
い。
【０００４】このため，ステムに形成された接地パター
ンとキャップのメタライズ層との電気的接続を確実にと
ることができる樹脂キャップ封止型の半導体容器が要求
されている。
【０００５】
【従来の技術】従来，樹脂キャップを使用する半導体装
置用容器は，上面の接着部分が平面に形成されたステム
に，円筒カップ状の樹脂キャップの円筒外周端面をその
平面部分に接着して組み立てられていた。かかる従来の
容器の組み立て工程と，その問題点とについて実施例を
参照して説明する。
【０００６】図３は従来例ステム平面図であり，樹脂キ
ャップ封止型半導体装置用容器のステムを表している。
図４は従来例ステムＡＡ’断面図であり，図３における
ＡＡ’断面を表している。
【０００７】図３及び図４を参照して，ステム１は，外
周が上方に突出した側壁からなる封止部１ｂを有し，中
央が窪んだ断面凹字型の円筒皿状の絶縁体，例えばセラ
ミックスから構成される。
【０００８】半導体チップ５は，ステム上面中央の平坦
なヘッダー部１ａに裏面を接着されて搭載される。チッ
プ５上面に設けられた端子は，ボンデングワイヤにより
ヘッダー部１ａ表面に配設された導電パターン６に接続
される。導電パターン６は封止部及びステム側面上に延
在し，ステム下面に設けられたリード端子，例えばゲー
ト引出し線２，ドレイン引出し線３，又はソース引出し
線４に接続する。
【０００９】図５は，従来例容器断面図であり，樹脂キ
ャップを用いて封止した半導体容器の断面を表してい
る。なお，図５の断面は図３中のＡＡ’断面であり，ソ
ース引出し線に沿う垂直断面である。
【００１０】図５を参照して，チップ５を搭載したステ
ム１上に，チップ５を掩覆する円筒カップ状の樹脂キャ
ップ８が載置される。キャップ８とステム１とは，ステ
ム１の封止部１ｂ上端面と樹脂キャップ８のキャップ口
縁８ａ下端面とを樹脂系の接着剤１０を用いて接着す
る。即ち，従来の容器では，接着面となるステム１の封
止部１ｂ上端面と樹脂キャップ８のキャップ口縁８ａ下
端面とは，いずれも平面に加工されている。
【００１１】キャップ８外表面にはメタライズ層９が形
成される。このメタライズ層９はキャップ８とステム１
との接着部でステム１表面に形成された導電パターン６
に当接して電気的に接続され，接地電位にあるソース電
極に接続される結果，チップを静電シールドする効果を
奏する。
【００１２】しかし，上述した従来の容器では，ステム
１とキャップ８の接着面がともに平面であるため，その
接着面に形成される接着剤１０の層を挟んでステム１と
キャップ８が分離し，キャップ９のメタライズ層９とス
テム１の導電パターンとの電気的接続が採れなくなる。
このため，メタライズ層９と導電パターンとを接続する
別個の手段，例えば導電ペーストによる接続を必要とす
る。
【００１３】また，接着面が平面であるため接着剤１０
がキャップ８外周にはみ出す場合があり，かかる場合に
は導電ペーストを接着剤１０表面に塗布して導電路を形
成しなければならず，電気的接続の信頼性が損なわれ
る。
【００１４】上記問題は，キャップ表面をメタライズし
ない場合には生じないが，これでは静電シールドをする
ことができないので，高周波素子の実装には用いること
ができない。
【００１５】
【発明が解決しようとする課題】上述したように，静電
シールドのためのメタライズを施された樹脂キャップ
を，ステムに絶縁性接着剤を用いて平面からなる接着面
を相互に接着して封止する従来の半導体装置用容器で
は，接着面でのメタライズ層とステムとの電気的接続が
とれないという問題がある。また，接着面からはみ出し
た接着剤のため電気的接続路を形成しても信頼性に乏し
いという欠点があった。
【００１６】本発明は，接着部に段差を設け段差側面を
接着面とすることにより，キャップ表面のメタライズ層
を接着層を介在させることなく直接ステム表面に当接で
きる構造としたもので，キャップ表面のメタライズ層の
接地を完全にとることができる絶縁性キャップで封止す
る半導体装置用容器の提供を目的としている。
【００１７】
【課題を解決するための手段】図１は本発明の実施例断
面図であり，絶縁性キャップで封止した半導体装置の断
面を表している。
【００１８】図２は本発明の実施例一部拡大断面図であ
り，封止されたキャッブ及びステムのキャップ口縁及び
封止部を含む接着部分の構造を表している。図２
（ａ），（ｂ）及び（ｃ）はキャップ口縁及び封止部に
段差を設けた第一，第二及び第四実施例をそれぞれ表し
ており，図２（ｃ）は段差に代えてテーパ面を用いた実
施例を表している。
【００１９】上記課題を解決するために，本発明の第一
の構成は，図１並びに図２（ａ），（ｂ）及び（ｃ）を
参照して，上面に半導体チップ５を搭載するヘッダー部
１ａが設けられ，該上面に該ヘッダー部１ａを囲む封止
部１ｂが設けられた第一の絶縁体からなるステム１と，
少なくとも表面の一部にメタライズ層９が設けられた第
二の絶縁体からなる蓋状のキャップ８であって，キャッ
プ口縁８ａを絶縁性接着剤１０により該封止部１ｂに接
着して該チップ５を封止する該キャップ８とを有する半
導体装置用容器において，該封止部１ｂに，該キャップ
口縁８ａに設けられた第一の段差８ｂと嵌合し，かつ該
キャップ８表面の該メタライズ層９と該ステム１とが当
接するように形成された第二の段差１ｃが設けられ，該
第一及び第二の段差８ｂ，１ｃの対向する側面を該キャ
ップ８と該ステム１との接着面とすることを特徴として
構成し，及び，第二の構成は，第一の構成の半導体装置
用容器において，該封止部１ｂ及び該キャップ口縁８ａ
に形成された段差１ｃ，８ｂのうち該メタライズ層９と
該ステム１とが当接する面をテーパ面１２とすることを
特徴として構成する。
【００２０】
【作用】本発明の構成では，図１，及び図２（ａ）を参
照して，キャップとステムとの接着は，キャップ及びス
テムに設けられた段差を嵌合せしめ，その対向する段差
側面に接着剤を介在させてなされる。
【００２１】即ち，キャップ口縁８ａに，その下端面外
周を削除した形状の段差８ｂを形成する。一方，ステム
１封止部１ｂに，その上端面内周を削除した形状の段差
１ｃを形成する。本発明では，これらキャップ口縁８ａ
及びステム１封止部１ｂに形成された段差８ｂ，１ｃを
異なる高さに形成することを特徴とする。
【００２２】このキャップ口縁８ａ及びステム１封止部
１ｂに形成された段差８ｂ，１ｃは互いに高さが異なる
ため，例えば図２（ａ）に示すようにキャップ８の段差
８ｂがステム１の段差１ｃより小さい場合，キャップ８
の段差面とステム１の段差先端面とが当接し，一方キャ
ップ８の段差先端面とステム１の段差面との間にクリア
ランス分の間隙を生ずる。
【００２３】また，キャップ８とステム１との段差８
ｂ，１ｃの対向する側面は，接着に必要な間隙を保持し
て対向する。本発明の構成では，キャップ８とステム１
の接着は，この対向する段差側面間の間隙に接着剤１０
を充填し，固化することによりなされる。なお，上記段
差側面間での接着に代えて，又は同時に，キャップ８の
段差先端面とステム１の段差面との間の間隙を接着剤で
固化し，接着することもできる。
【００２４】本発明の上記構成において，キャップ８の
段差面とステム１の段差先端面とは当接する。即ち，キ
ャップ８外面に形成されたメタライズ層９は，その間に
接着剤が介在することなく，ステム１表面に形成された
導電パターン６に当接する。従って，メタライズ層９と
ステム１上の導電パターン６とは直接接触するから電気
的接続が容易に確保される。このため，キャップ８のメ
タライズ層６の接地が確実になされ，良好な静電シール
ドが実現される。
【００２５】上記説明は，キャップ８の段差８ｂがステ
ム１の段差１ｃより小さい場合についてであるが，逆
に，キャップ８の段差８ｂがステム１の段差１ｃより大
きい場合は，容器の内部側に位置するキャップ８の段差
先端面とステム１の段差面とが当接し，一方容器の外側
に位置するキャップ８の段差面とステム１の段差先端面
との間にクリアランス分の間隙を生ずる。
【００２６】従って，容器の内面，即ちキャップ８内面
にメタライズ層を形成した場合に，先に説明したと同様
の効果を奏する。本発明の構成において，キャップ口縁
８ａ及びステム１封止部１ｂに形成された段差８ｂ，１
ｃの高さが異なれば，キャッブ８とステム１の段差の位
置を内外入替えることもできる。例えば，図２（ｄ）を
参照して，キャップ口縁８ａの容器内側，及びステム１
封止部の容器外側を削除した形状の段差８ｂ，１ｃを形
成する。ここで，キャップ８の段差８ｂをステム１の段
差１ｃより高くすることにより，キャッブ８外表面に形
成されたメタライズ層９とステム１表面に形成された導
電パターン６とを当接させ，電気的接続を確実にするこ
とができる。
【００２７】また，容器内面にメタライズ層が形成され
る場合は，キャップ８とステム１の段差の高さを逆にす
ることで，電気的接続をとることができる。なお，記述
の構成において，図２（ｂ），（ｄ）に示すように，メ
タライズ層９及び導電パターン６を，キャップ８とステ
ム１の当接面に延在させることができる。このとき，メ
タライズ層９と導電パターン６とは広い面で接続される
ため，より確実な接続がなされるという効果を奏する。
【００２８】本発明の第二の構成は，図２（ｄ）を参照
して，第一の構成においてキャッブ８とステム１とが当
接する面をテーバ面としたものである。当接面をテーバ
とすることで接触を確実にすることができる。また，接
触面積が大になるからさらに接続の確実性が担保され
る。
【００２９】
【実施例】本発明をＨＥＭＴの容器に適用した実施例を
参照して説明する。図１を参照して，ステム１は，断面
凹字型のセラミックス板からなり，その上面凹部をヘッ
ダー部１ａとしてＨＥＭＴチップ５が搭載される。ステ
ム１下面に，左右にソース引出し線４が，紙面に対して
前後にそれぞれ図外のゲート引出し線及びドレイン引出
し線３が設けられる。これらの引出し線は，ステム１の
側面及び上面に形成された導電パターン６を通して，チ
ップ５とボンデングワイヤ７により接続される。
【００３０】キャップ８は，例えば円筒カップ型又は箱
型の樹脂製の蓋であり，外表面にメタライズ層９が形成
されている。また，キャップ口縁８ａには段差８ｂが形
成され，ステム１上面周辺の封止部１ｂに形成された段
差１ｃと嵌合し，樹脂用接着剤で接着されて，チップ５
を封止する。
【００３１】ソース引出し線４に接続される導電パター
ン６は，チップ上のソース電極に接続される他，封止用
のキャップ８表面のメタライズ層９に封止部を通して接
続される。以下，その接続部分の詳細を説明する。
【００３２】図２（ａ）は，本発明の第一実施例であ
り，図１の封止部１ｂ近傍を拡大した断面を表してい
る。図１（ａ）を参照して，外面にメタライズ層９が形
成されたキャップ８の口縁下端に，その外周を切欠いた
形状の段差８ｂが形成される。一方，ステム１外周に沿
って設けられた封止部１ｂの内周に，キャップ８の段差
８ｂよりも大きな段差１ｃが設けられる。このステム１
の段差１ｃとキャップ８の段差８ｂとは嵌合し，キャッ
プ外周とステム１の段差１ｃ上端面とが互いに当接す
る。
【００３３】ソース引出し線４に接続する導電パターン
６は，ステム１の外周面，段差１ｃの上端面及び内側側
面，及び段差１ｃの段差面（図２（ａ）ではヘッダー部
と同一平面に描かれている。）上に延在して形成され
る。従って，キャップ８外周に形成されたメタライズ層
９は，段差１ｃの上端面に当接し，電気的に接続され
る。
【００３４】キャップ８とステム１の接着は，段差８
ｂ，１ｃの対向する側面でなされる。先ず，接着面とな
る面に導電パターン６が形成されている場合は，導電パ
ターン６を覆いアルミナコートを形成する。これは，接
着剤との接合を強化するために行われる。次いで，段差
側面に樹脂系接着剤１０を塗布し，キャップ８とステム
１とを嵌合する。このとき，余分な接着剤は，キャップ
８の段差８ｂ先端面とステム１の段差面とに形成された
隙間に流れ込む。従って，余分な接着剤は容器の内部に
はみ出し，外周部のキャップ８とステム１の当接する端
面には流入しないから，当接面の密着性が害されること
はなく，キャップ外面のメタライズ層のソース電極への
電気的接続が確実になされる。なお，電気的接続を完全
にするためにメタライズ層９と導電パターン６が接触す
るコーナに導電体，例えば導電塗料を塗布することも容
易にできる。
【００３５】本発明の第二実施例は，図２（ｂ）を参照
して，第一実施例のメタライズ層９をキャップ８の段差
面にまで延在したものである。この実施例では，平面に
よりステム１表面の導電パターン６と接触するから，よ
り確実な電気的接続が可能となる。
【００３６】本発明の第三実施例は，図２（ｃ）を参照
して，第一実施例において段差１ｃの内側角をテーパ面
にしたものである。キャップ８とステム１とは，このテ
ーパ面で当接する。かかるテーパはキャップ８とステム
１の位置関係を精密に保持することができるので，接着
が確実になる。また接触面積が大きく良好な接続とする
ことができる。
【００３７】本発明の第四実施例は，図２（ｄ）を参照
して，キャップ８の内側を切り欠いた形状の段差８ｂ
と，ステム１の外周を切り欠いた形状の段差１ｃとを嵌
合し，接着するものである。
【００３８】本実施例例では，キャップ８の段差８ｂが
ステム１の段差１ｃよりも大きいため，キャップ８の外
周下端面がステム１周辺上端に形成された段差面に当接
する。従って，キャップ８外周から段差８ｂ先端面上延
在して形成されたメタライズ層９は，ステム１の段差面
上に形成された導電パターン６に当接し，電気的に接続
される。
【００３９】本実施例は，アルミナコート６及び接着面
が外部から容易に観察できるため，製作が容易である。
【００４０】
【発明の効果】本発明によれば，キャップ表面のメタラ
イズ層を接着層を介在させることなく直接ステム表面に
当接できるので，キャップ表面のメタライズ層の接地を
容易にとることができる半導体装置用容器を提供できる
ので，半導体装置の性能向上に寄与するところが大き
い。
【図面の簡単な説明】
【図１】 本発明の実施例断面図
【図２】 本発明の実施例一部拡大断面図
【図３】 従来例ステム平面図
【図４】 従来例ステムＡＡ’断面図
【図５】 従来例容器断面図
【符号の説明】
１ ステム １ａ ヘッダー部 １ｂ 封止部 １ｃ 段差 ２ ゲート引出し線 ３ ドレイン引出し線 ４ ソース引出し線 ６ 導電パターン ７ ボンデングワイヤ ８ キャップ ９ メタライズ層 １０ 接着剤 １１ アルミナコート １２ テーパ面

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 上面に半導体チップ（５）を搭載するヘ
    ッダー部（１ａ）が設けられ，該上面に該ヘッダー部
    （１ａ）を囲む封止部（１ｂ）が設けられた第一の絶縁
    体からなるステム（１）と，少なくとも表面の一部にメ
    タライズ層（９）が設けられた第二の絶縁体からなる蓋
    状のキャップ（８）であって，キャップ口縁（８ａ）を
    絶縁性接着剤（１０）により該封止部（１ｂ）に接着し
    て該チップ（５）を封止する該キャップ（８）とを有す
    る半導体装置用容器において， 該封止部（１ｂ）に，該キャップ口縁（８ａ）に設けら
    れた第一の段差（８ｂ）と嵌合し，かつ該キャップ
    （８）表面の該メタライズ層（９）と該ステム（１）と
    が当接するように形成された第二の段差（１ｃ）が設け
    られ， 該第一及び第二の段差（８ｂ，１ｃ）の対向する側面を
    該キャップ８と該ステム１との接着面とすることを特徴
    とする半導体装置用容器。
  2. 【請求項２】 請求項１記載の半導体装置用容器におい
    て， 該封止部（１ｂ）及び該キャップ口縁（８ａ）に形成さ
    れた段差（１ｃ，８ｂ）のうち該メタライズ層（９）と
    該ステム（１）とが当接する面をテーパ面（１２）とす
    ることを特徴とする半導体装置用容器。
JP5149647A 1993-06-22 1993-06-22 半導体装置用容器 Withdrawn JPH0714936A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5149647A JPH0714936A (ja) 1993-06-22 1993-06-22 半導体装置用容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5149647A JPH0714936A (ja) 1993-06-22 1993-06-22 半導体装置用容器

Publications (1)

Publication Number Publication Date
JPH0714936A true JPH0714936A (ja) 1995-01-17

Family

ID=15479802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5149647A Withdrawn JPH0714936A (ja) 1993-06-22 1993-06-22 半導体装置用容器

Country Status (1)

Country Link
JP (1) JPH0714936A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334944A (ja) * 2001-05-08 2002-11-22 Nec Corp 中空構造パッケージ
KR100411206B1 (ko) * 2001-02-19 2003-12-18 삼성전자주식회사 반도체 패키지
JP2017059814A (ja) * 2015-09-16 2017-03-23 京セラ株式会社 電子部品収納用パッケージおよび電子装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100411206B1 (ko) * 2001-02-19 2003-12-18 삼성전자주식회사 반도체 패키지
JP2002334944A (ja) * 2001-05-08 2002-11-22 Nec Corp 中空構造パッケージ
JP2017059814A (ja) * 2015-09-16 2017-03-23 京セラ株式会社 電子部品収納用パッケージおよび電子装置

Similar Documents

Publication Publication Date Title
US6700189B2 (en) Resin sealed semiconductor device
JPH09260550A (ja) 半導体装置
JPH02303037A (ja) 半導体装置
JPH08288776A (ja) プラスチック封止ｓａｗ装置および方法
JP2001230347A (ja) 半導体装置及びその製造方法
JP2004135193A (ja) 表面実装型ｓａｗデバイス、及びその製造方法
JPH0319703B2 (ja)
JPH0714936A (ja) 半導体装置用容器
US4527010A (en) Electronic part mounting construction and method for manufacturing the same
JP2001053180A (ja) 半導体装置の製造方法
JP2001035961A (ja) 半導体装置及びその製造方法
JP2000058692A (ja) 電子部品用パッケージ
JPH0783070B2 (ja) 半導体装置
JP3670863B2 (ja) 半導体装置
JP3269235B2 (ja) 電子部品
JP3209119B2 (ja) 圧力センサ
CN220065432U (zh) 电子部件封装
JP3274661B2 (ja) 半導体装置
JP2762974B2 (ja) 半導体容器
JPH0352149Y2 (ja)
JPS5930538Y2 (ja) 半導体装置
JPS6236290Y2 (ja)
JP2726555B2 (ja) 樹脂封止型半導体装置
JPS6236299Y2 (ja)
JP2726863B2 (ja) 半導体素子パッケージ

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000905