JPH02303037A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02303037A JPH02303037A JP1122783A JP12278389A JPH02303037A JP H02303037 A JPH02303037 A JP H02303037A JP 1122783 A JP1122783 A JP 1122783A JP 12278389 A JP12278389 A JP 12278389A JP H02303037 A JPH02303037 A JP H02303037A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- semiconductor chip
- support
- package body
- internal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 102
- 229910052751 metal Inorganic materials 0.000 claims description 76
- 239000002184 metal Substances 0.000 claims description 76
- 239000000853 adhesive Substances 0.000 claims description 10
- 230000001070 adhesive effect Effects 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 abstract description 4
- 238000010276 construction Methods 0.000 abstract 1
- 239000000919 ceramic Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49558—Insulating layers on lead frames, e.g. bridging members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/4917—Crossed wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10162—Shape being a cuboid with a square active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
- H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
- H01L2924/15157—Top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置に係り、特に電極数の多い半導
体チップを搭載した半導体装置に関する。
体チップを搭載した半導体装置に関する。
半導体装置の高密度化に伴い、を極数の多い半導体チッ
プを搭載した半導体装置として、第9図及び第10図に
示すようなものが用いられている。
プを搭載した半導体装置として、第9図及び第10図に
示すようなものが用いられている。
半導体チップ(1)がパッケージ本体(3)の中央部に
形成された矩形状の凹部(34)内に固定されている。
形成された矩形状の凹部(34)内に固定されている。
パッケージ本体(3)には、四部(34)の外周部にこ
の凹部(34)を囲むように第1の段部(31)が形成
され、さらに第1の段部(31)の外周部にこの第1の
段部(31)を囲むように第2の段部(32)が形成さ
れている。これら第1及び第2の段部(31)及び(3
2)上にはそれぞれ複数の内部電極(51)及び(52
)が形成されており、半導体チップ(1)の上面に形成
されている複数の電極(2)とこれに対応する内部電極
(51)あるいは(52)とが金属ワイヤ(41)ある
いは(42)により接続されている。また、パッケージ
本体(3)の下面には複数の外部電極(6)が設けられ
、それぞれ対応する内部電極(51)あるいは(52)
に電気的に接続されている。
の凹部(34)を囲むように第1の段部(31)が形成
され、さらに第1の段部(31)の外周部にこの第1の
段部(31)を囲むように第2の段部(32)が形成さ
れている。これら第1及び第2の段部(31)及び(3
2)上にはそれぞれ複数の内部電極(51)及び(52
)が形成されており、半導体チップ(1)の上面に形成
されている複数の電極(2)とこれに対応する内部電極
(51)あるいは(52)とが金属ワイヤ(41)ある
いは(42)により接続されている。また、パッケージ
本体(3)の下面には複数の外部電極(6)が設けられ
、それぞれ対応する内部電極(51)あるいは(52)
に電気的に接続されている。
この半導体装置では、内部電極(51)及び(52)が
互いに階段状に配置されているので、電極数の多い半導
体チップ(1)を搭載しても隣接する内部電極(51)
あるいは(52)間の配設ピッチを大きくとることがで
きる。
互いに階段状に配置されているので、電極数の多い半導
体チップ(1)を搭載しても隣接する内部電極(51)
あるいは(52)間の配設ピッチを大きくとることがで
きる。
しかしながら、第10図に示すように、半導体チップ(
1)に近接した第1の段部(31)上の内部電極(51
)と半導体チップ(1)の電極(2)との距離!1は短
くて済むが、半導体チップ(1)から離れた第2の段部
(32)上の内部電極(52)と半導体チップ(1)の
電極(2)との距離12は長くなる。さらに、半導体チ
ップ(1)のtfl数が増えて内部電極が三段以上の多
段に配置された場合には、最外部の内部電極と半導体チ
ップ(1)の電極(2)との間の距離は益々長くなる6
例えば、第11図に示すように、パッケージ本体(3)
の第1、第2及び第3の段部(31)、(32)及び〈
33)にわたって三段に内部電極(51)、(52)及
び(53)が配′11されると、半導体チップ(1)の
電極(2)から第3の段部(33)上の内部電極(53
)までの距離はさらに長<13となる。
1)に近接した第1の段部(31)上の内部電極(51
)と半導体チップ(1)の電極(2)との距離!1は短
くて済むが、半導体チップ(1)から離れた第2の段部
(32)上の内部電極(52)と半導体チップ(1)の
電極(2)との距離12は長くなる。さらに、半導体チ
ップ(1)のtfl数が増えて内部電極が三段以上の多
段に配置された場合には、最外部の内部電極と半導体チ
ップ(1)の電極(2)との間の距離は益々長くなる6
例えば、第11図に示すように、パッケージ本体(3)
の第1、第2及び第3の段部(31)、(32)及び〈
33)にわたって三段に内部電極(51)、(52)及
び(53)が配′11されると、半導体チップ(1)の
電極(2)から第3の段部(33)上の内部電極(53
)までの距離はさらに長<13となる。
このようにパッケージ本体(3)に設けられた内部電極
(53)と半導体チップ(1)の電111(2)との距
離が長くなると、これら両者を接続する金属ワイヤ(4
3)も必然的に長くなる。このため、長い金属ワイヤ(
43)が、自身の巻きぐせ又はこの半導体装置に加わる
振動等により、例えば第11図に示すように垂れ下がっ
て下側の第2の段部(32)上の内部電極(52)ある
いは第1の段部(31)上の内部を極(5!)に接触し
たり、第12図に示すように隣接する金属ワイヤ(42
)が互いに接触する恐れがあった。
(53)と半導体チップ(1)の電111(2)との距
離が長くなると、これら両者を接続する金属ワイヤ(4
3)も必然的に長くなる。このため、長い金属ワイヤ(
43)が、自身の巻きぐせ又はこの半導体装置に加わる
振動等により、例えば第11図に示すように垂れ下がっ
て下側の第2の段部(32)上の内部電極(52)ある
いは第1の段部(31)上の内部を極(5!)に接触し
たり、第12図に示すように隣接する金属ワイヤ(42
)が互いに接触する恐れがあった。
すなわち、電気的短絡事故が起こり易く、半導体装置と
しての信頼性の低下を招くという問題点があった。
しての信頼性の低下を招くという問題点があった。
この発明はこのような問題点を解消するためになされた
もので、電極数の多い半導体チップを搭載しながらも金
属ワイヤの短絡事故を防止することができ、信頼性の高
い半導体装置を提供することを目的とする。
もので、電極数の多い半導体チップを搭載しながらも金
属ワイヤの短絡事故を防止することができ、信頼性の高
い半導体装置を提供することを目的とする。
この発明の請求項1に記載された半導体装置は、複数の
電極が形成された半導体チップと、この半導体チップを
収容するパッケージ本体と、パッケージ本体に設けられ
ると共に半導体チップの周辺部に多重に配列された複数
の内部電極列と、パッケージ本体に設けられると共にそ
れぞれ対応する内部電極に電気的に接続された複数の外
部電極と、それぞれ互いに対応する半導体チップの電極
と内部電極とを接続する複数の金属ワイヤと、パッケー
ジ本体上で且つ内側の内?!6電極列と外側の内部電極
列との間に設けられると共に外側の内部電極列の各内部
電極と半導体チップの電極とを接続する各金属ワイヤを
支持するための突起状の支持体とを備えたものである。
電極が形成された半導体チップと、この半導体チップを
収容するパッケージ本体と、パッケージ本体に設けられ
ると共に半導体チップの周辺部に多重に配列された複数
の内部電極列と、パッケージ本体に設けられると共にそ
れぞれ対応する内部電極に電気的に接続された複数の外
部電極と、それぞれ互いに対応する半導体チップの電極
と内部電極とを接続する複数の金属ワイヤと、パッケー
ジ本体上で且つ内側の内?!6電極列と外側の内部電極
列との間に設けられると共に外側の内部電極列の各内部
電極と半導体チップの電極とを接続する各金属ワイヤを
支持するための突起状の支持体とを備えたものである。
なお、支持体により支持される各金属ワイヤを固定する
ために、請求項2に記載するように、支持体に接着手段
を設けることができる。
ために、請求項2に記載するように、支持体に接着手段
を設けることができる。
さらに、支持体により支持される各金属ワイヤ間の浮遊
電気容量を小さくするために、請求項3に記載するよう
に、支持体に導電層を形成するとよい。
電気容量を小さくするために、請求項3に記載するよう
に、支持体に導電層を形成するとよい。
また、請求項4に記載された半導体装置は、複数の電極
が形成された半導体チップと、この半導体チップを搭載
するグイパッドと、半導体チップの周辺部に配置された
複数のリードと、それぞれ互いに対応する半導体チップ
の電極とリードの一端部とを接続する複数の金属ワイヤ
と、これら金属ワイヤの中間部を支持すると共に各金属
ワイヤ間の浮遊電気容量を小さくするための導電層を有
する支持体と、リードの他端部が露出するように半導体
チップ、グイパッド、リードの一端部、金属ワイヤ及び
支持体を封止するパッケージ本体とを備えたものである
。
が形成された半導体チップと、この半導体チップを搭載
するグイパッドと、半導体チップの周辺部に配置された
複数のリードと、それぞれ互いに対応する半導体チップ
の電極とリードの一端部とを接続する複数の金属ワイヤ
と、これら金属ワイヤの中間部を支持すると共に各金属
ワイヤ間の浮遊電気容量を小さくするための導電層を有
する支持体と、リードの他端部が露出するように半導体
チップ、グイパッド、リードの一端部、金属ワイヤ及び
支持体を封止するパッケージ本体とを備えたものである
。
請求項1記載の半導体装置においては、支持体が、外側
の内部電極列の各内部電極と半導体チップの電極とを接
続する各金属ワイヤを特徴する請求項2に記載するよう
に支持体に接着手段を設ければ、支持体により支持され
る各金属ワイヤが接着手段によって固定される。
の内部電極列の各内部電極と半導体チップの電極とを接
続する各金属ワイヤを特徴する請求項2に記載するよう
に支持体に接着手段を設ければ、支持体により支持され
る各金属ワイヤが接着手段によって固定される。
また、請求項3に記載するように支持体に導電層を形成
した場合、この導電層が支持体により支持される各金属
ワイヤ間の浮遊電気容量を低減させる。
した場合、この導電層が支持体により支持される各金属
ワイヤ間の浮遊電気容量を低減させる。
さらに、請求項4記載の半導体装置においては、支持体
が、金属ワイヤの中間部を支持すると共にこれら金属ワ
イヤ間の浮遊電気容量を低減させる。
が、金属ワイヤの中間部を支持すると共にこれら金属ワ
イヤ間の浮遊電気容量を低減させる。
以下、この発明の実施例を添付図面に基づいて説明する
。
。
第1図は本発明の第1実施例に係る半導体装置の断面図
である。この半導体装置は、セラミックから形成された
パッケージ本体(7)を有しており、このパッケージ本
体(7)の中央部に形成された矩形状の凹部(74)内
に半導体チップ(1)が固定されている。パッケージ本
体(7)には、凹部(74)の外周部にこの凹部(74
)を囲むように第1の段部(71)が、この第1の段部
()1)の外周部にこの第1の段部(71)を囲むよう
に第2の段部()2)が0、さらに第2の段部(72)
を囲むように第3の段部(73)がそれぞれ階段状に形
成されている。第1、第2及び第3の段部(71)、(
)2)及び()3)上にはそれぞれ複数の第1、第2及
び第3の内部TL極(51)、(52)及び(53)が
配列形成されており、これらにより半導体チ・ツブ(1
)の外周部に三重に内部電極列が形成されている。半導
体チップ(1)の上面に形成されている複数の電f!(
2)とこれに対応する内部電極(51)、(52)ある
いは(53)とはそれぞれ金属ワイヤ(41)、(42
)あるいは(43)により接続されている。
である。この半導体装置は、セラミックから形成された
パッケージ本体(7)を有しており、このパッケージ本
体(7)の中央部に形成された矩形状の凹部(74)内
に半導体チップ(1)が固定されている。パッケージ本
体(7)には、凹部(74)の外周部にこの凹部(74
)を囲むように第1の段部(71)が、この第1の段部
()1)の外周部にこの第1の段部(71)を囲むよう
に第2の段部()2)が0、さらに第2の段部(72)
を囲むように第3の段部(73)がそれぞれ階段状に形
成されている。第1、第2及び第3の段部(71)、(
)2)及び()3)上にはそれぞれ複数の第1、第2及
び第3の内部TL極(51)、(52)及び(53)が
配列形成されており、これらにより半導体チ・ツブ(1
)の外周部に三重に内部電極列が形成されている。半導
体チップ(1)の上面に形成されている複数の電f!(
2)とこれに対応する内部電極(51)、(52)ある
いは(53)とはそれぞれ金属ワイヤ(41)、(42
)あるいは(43)により接続されている。
パッケージ本体(7)の下面には複数の外部電極(6)
が設けられ、それぞれ対応する内部電極(51)、(5
2)あるいは(53)に電気的に接続されている。
が設けられ、それぞれ対応する内部電極(51)、(5
2)あるいは(53)に電気的に接続されている。
また、パッケージ本体(7)には、第2の段部(72)
の外周部に沿って第2の段部(72)と第3の段部()
3)との間を区画するように突起状の支持体部(8)が
形成されている。この支持体部(8)は第3の段部(7
3)より高く且つパッケージ本体(7)の周縁部(75
)より低く形成されている。第3の段部()3)上に形
成されている各内部電極(53)と半導体チップ(1)
の電[i (2)とを接続する各金属ワイヤ(43)は
それぞれ支持体部(8)の上を通ることとなり、この支
持体部(8)により金属ワイヤ(43)の中間部が支持
されている。
の外周部に沿って第2の段部(72)と第3の段部()
3)との間を区画するように突起状の支持体部(8)が
形成されている。この支持体部(8)は第3の段部(7
3)より高く且つパッケージ本体(7)の周縁部(75
)より低く形成されている。第3の段部()3)上に形
成されている各内部電極(53)と半導体チップ(1)
の電[i (2)とを接続する各金属ワイヤ(43)は
それぞれ支持体部(8)の上を通ることとなり、この支
持体部(8)により金属ワイヤ(43)の中間部が支持
されている。
尚、図示していないが、パッケージ本体(7)の周縁部
(75)上には、パッケージ本体(7)内部を閏じるよ
うに平板状の蓋体が設けられている。
(75)上には、パッケージ本体(7)内部を閏じるよ
うに平板状の蓋体が設けられている。
このように、第1実施例に係る半導体装置では、複数の
内部電極列の内、最も外側の内部電極列を形成する第3
の内部電極(53)と半導体チップ(1)の電極(2)
とを接続する長い金属ワイヤ(43)が支持体部(8)
によって支持されるので、この金属ワイヤ(43)が、
自身の巻きぐせ又はこの半導体装置に加わる振動等によ
り垂れ下がって下側の第2の段部(72)上の内部電極
(52)あるいは第1の段部(71)上の内部電極(5
1)に接触したり、隣接する金属ワイヤ(43)に接触
する事故が防止される。このため、隣接する内部!極間
の配設ピッチを小さくとることができ、半導体装置の多
ビン化が可能となる。また、半導体装置に振動が加えら
れても、金属ワイヤ(43)に過度の振動が生じないの
で、金属ワイヤ(43)の疲労破壊、金属ワイヤ(43
)のボンディング部の破壊等の故障も防止される。
内部電極列の内、最も外側の内部電極列を形成する第3
の内部電極(53)と半導体チップ(1)の電極(2)
とを接続する長い金属ワイヤ(43)が支持体部(8)
によって支持されるので、この金属ワイヤ(43)が、
自身の巻きぐせ又はこの半導体装置に加わる振動等によ
り垂れ下がって下側の第2の段部(72)上の内部電極
(52)あるいは第1の段部(71)上の内部電極(5
1)に接触したり、隣接する金属ワイヤ(43)に接触
する事故が防止される。このため、隣接する内部!極間
の配設ピッチを小さくとることができ、半導体装置の多
ビン化が可能となる。また、半導体装置に振動が加えら
れても、金属ワイヤ(43)に過度の振動が生じないの
で、金属ワイヤ(43)の疲労破壊、金属ワイヤ(43
)のボンディング部の破壊等の故障も防止される。
尚、第1実施例では、三重に配列された内部電極(51
)、(52)及び(53)の内、第2の内部電極(52
)と第3の内部T;、極(53)との間のみに支持体部
(8)を形成したが、第1の内部電極(51)と第2の
内部電極(52)との間にも同様の支持体部を形成する
ことができる。また、内部電極列は三重に限るものでは
なく、二重あるいは四重以上であってもよい。
)、(52)及び(53)の内、第2の内部電極(52
)と第3の内部T;、極(53)との間のみに支持体部
(8)を形成したが、第1の内部電極(51)と第2の
内部電極(52)との間にも同様の支持体部を形成する
ことができる。また、内部電極列は三重に限るものでは
なく、二重あるいは四重以上であってもよい。
ここで、第2図を参照して支持体部(8)の高さについ
て考察する。この第2図では、説明を簡単にするために
、パッケージ本体(17)が第1及び第2の段部(17
1)及び(172)を有し、これらの間に支持体部(1
8)が形成された場合を示している0通常、金属ワイヤ
のボンディング時には金属ワイヤに多少の弛みDを持た
せるが、第2図に二点鎖線で示すように、余尺ワイヤ(
42)がこの弛みDだけ下方に垂れ下がったときに金属
ワイヤ(42)が第1の段部(171)上の内部型1’
1(51)に接触しないように、支持体部(18)の高
さを設定する必要がある。例えば、第2図において、半
導木チップ(1)の厚さTを0.5mm、半導体チップ
(1)の側面から第1の段部(171)及び第2の段部
(172)までの水平距離り、及びL2をそれぞれ05
11及び1,5I、第1の段部(171>及び第2の段
部(172)の段高H2及びH2をそれぞれ0.611
111.金属ワイヤ(42)の弛みDを0.2mmとし
た場合、支持体部(18)の第2の段部(172)から
の高さ■(は0.3+II+n程度以上となる。
て考察する。この第2図では、説明を簡単にするために
、パッケージ本体(17)が第1及び第2の段部(17
1)及び(172)を有し、これらの間に支持体部(1
8)が形成された場合を示している0通常、金属ワイヤ
のボンディング時には金属ワイヤに多少の弛みDを持た
せるが、第2図に二点鎖線で示すように、余尺ワイヤ(
42)がこの弛みDだけ下方に垂れ下がったときに金属
ワイヤ(42)が第1の段部(171)上の内部型1’
1(51)に接触しないように、支持体部(18)の高
さを設定する必要がある。例えば、第2図において、半
導木チップ(1)の厚さTを0.5mm、半導体チップ
(1)の側面から第1の段部(171)及び第2の段部
(172)までの水平距離り、及びL2をそれぞれ05
11及び1,5I、第1の段部(171>及び第2の段
部(172)の段高H2及びH2をそれぞれ0.611
111.金属ワイヤ(42)の弛みDを0.2mmとし
た場合、支持体部(18)の第2の段部(172)から
の高さ■(は0.3+II+n程度以上となる。
このような支持体部(8)及び(18)は、パッケージ
本体())及び(17)と一体にセラミックから形成し
、パッケージ本体(7)及び(17)の焼成時に同時に
焼成することにより作成される。また、支持体部を有し
ないパッケージ本体を焼成する一方、パッケージ本体と
は別に電気的絶縁材料から環状の支持体部を作成し、こ
の支持体部をパッケージ本体に接合してもよい。
本体())及び(17)と一体にセラミックから形成し
、パッケージ本体(7)及び(17)の焼成時に同時に
焼成することにより作成される。また、支持体部を有し
ないパッケージ本体を焼成する一方、パッケージ本体と
は別に電気的絶縁材料から環状の支持体部を作成し、こ
の支持体部をパッケージ本体に接合してもよい。
この発明の第2実施例を第3図及び第4図に示す、この
実施例では、パッケージ本体(z7)の第1の段部(2
71)と第2の段部(272)とが同一高さに形成され
、これら段部(271)及び(2)2)の間に突起状の
支持体部(28)が形成されている。そして、第1及び
第2の段部(271)及び(272)上にそれぞれ第1
及シ第2の内部型fM (51)及び(52)が形成さ
れており、第2の内部型ffi (52)と半導体チッ
プ(1)の電極(2)とを接続する金属ワイヤ(42)
が支持体部(28)に支持されている。この第2実施例
のように、各内部電極(51)及び(52)を同一平面
上に配置すれば。
実施例では、パッケージ本体(z7)の第1の段部(2
71)と第2の段部(272)とが同一高さに形成され
、これら段部(271)及び(2)2)の間に突起状の
支持体部(28)が形成されている。そして、第1及び
第2の段部(271)及び(272)上にそれぞれ第1
及シ第2の内部型fM (51)及び(52)が形成さ
れており、第2の内部型ffi (52)と半導体チッ
プ(1)の電極(2)とを接続する金属ワイヤ(42)
が支持体部(28)に支持されている。この第2実施例
のように、各内部電極(51)及び(52)を同一平面
上に配置すれば。
これら内部型ff1(51)及び(52)を一工程で作
成することができるので、半導体装置の製造が容易とな
る。
成することができるので、半導体装置の製造が容易とな
る。
尚、半導体チップ(1)の電極数が多い場合には、第3
図に示すように、第1の内部電極(51)と第2の内部
電極(52)とを互いに千鳥状に配置することが好まし
い、これにより、第1の内部電極(51)に接続される
金属ワイヤ(41)と第2の内部電極(52)に接続さ
れる金属ワイヤ(42)との接触がより確実に防止され
る。また、同一平面上に三重以上に内部電極を配列する
こともできる。ただし、この場合には各内部電極列の間
にそれぞれ支持体部を形成することが望ましい。
図に示すように、第1の内部電極(51)と第2の内部
電極(52)とを互いに千鳥状に配置することが好まし
い、これにより、第1の内部電極(51)に接続される
金属ワイヤ(41)と第2の内部電極(52)に接続さ
れる金属ワイヤ(42)との接触がより確実に防止され
る。また、同一平面上に三重以上に内部電極を配列する
こともできる。ただし、この場合には各内部電極列の間
にそれぞれ支持体部を形成することが望ましい。
この発明の第3実施例を第5図に示す。パッケージ本体
(37)の第1の段部(371)と第2の段部(372
)との間に支持体部(38)が形成され、第2の段部(
372Lhに形成された第2の内部型IIi!(52)
と半導体チップ(1)の電極(2)とを接続する金属ワ
イヤ(42)が支持体部(38)に支持されると共にこ
の金属ワイヤ(42)が支持体部(38)上に設けられ
た接着剤(9)により固着されている。このように、支
持体部(38)で支持される金属ワイヤ(42)を接着
剤(9)で固定することにより、振動等による金属ワイ
ヤ(42)の移動が阻止されるので、金属ワイヤ(42
)の電気的短絡事故等を防止しつつ、さらに半導体装置
の多ビン化を実現することができる。
(37)の第1の段部(371)と第2の段部(372
)との間に支持体部(38)が形成され、第2の段部(
372Lhに形成された第2の内部型IIi!(52)
と半導体チップ(1)の電極(2)とを接続する金属ワ
イヤ(42)が支持体部(38)に支持されると共にこ
の金属ワイヤ(42)が支持体部(38)上に設けられ
た接着剤(9)により固着されている。このように、支
持体部(38)で支持される金属ワイヤ(42)を接着
剤(9)で固定することにより、振動等による金属ワイ
ヤ(42)の移動が阻止されるので、金属ワイヤ(42
)の電気的短絡事故等を防止しつつ、さらに半導体装置
の多ビン化を実現することができる。
尚、金属ワイヤ(42)の接着手段となる接着剤(9)
としては、エポキシ樹脂、ポリイミド樹脂、その他無機
材料、有機材料を問わず各種のものを用いることができ
る。ただし、電気的絶縁性を有する必要がある。また、
接着剤(9)は金属ワイヤ(42)を固定することがで
きれば、硬化状態で用いても、未硬化状態で用いてもよ
い。
としては、エポキシ樹脂、ポリイミド樹脂、その他無機
材料、有機材料を問わず各種のものを用いることができ
る。ただし、電気的絶縁性を有する必要がある。また、
接着剤(9)は金属ワイヤ(42)を固定することがで
きれば、硬化状態で用いても、未硬化状態で用いてもよ
い。
この発明の第4実施例を第6図に示す。この実施例では
、パッケージ本体(47)の第1の段部(471)と第
2の段部(4)2)との間に形成された支持体部(48
)内に導電層(10)が形成されている。そして、第1
及び第2の段部(471)及び(472)上にそれぞれ
第1及び第2の内部電極(51)及び(52)が形成さ
れており、第2の内部電極(52)と半導体チップ(1
)の電極(2)とを接続する金属ワイヤ(42)が支持
体部(48)に支持されている。金属ワイヤ(42)は
長くなる程、隣接する金属ワイヤ(42)との間の浮遊
電気容量が増加するが、この実施例においては支持体部
〈48)内に導電M (10)が形成されているので、
支持体部(48)に支持される各金属ワイヤ(42)間
の浮遊電気容量が小さくなり、その結果金属ワイヤ(4
2)に電気的雑音が発生することが防止される。
、パッケージ本体(47)の第1の段部(471)と第
2の段部(4)2)との間に形成された支持体部(48
)内に導電層(10)が形成されている。そして、第1
及び第2の段部(471)及び(472)上にそれぞれ
第1及び第2の内部電極(51)及び(52)が形成さ
れており、第2の内部電極(52)と半導体チップ(1
)の電極(2)とを接続する金属ワイヤ(42)が支持
体部(48)に支持されている。金属ワイヤ(42)は
長くなる程、隣接する金属ワイヤ(42)との間の浮遊
電気容量が増加するが、この実施例においては支持体部
〈48)内に導電M (10)が形成されているので、
支持体部(48)に支持される各金属ワイヤ(42)間
の浮遊電気容量が小さくなり、その結果金属ワイヤ(4
2)に電気的雑音が発生することが防止される。
従って、高速ICを用いた半導体装置に特に効果的であ
る。
る。
導電層(10)はモリブデンとマンガンとの合金、タン
グステン等各種導体から形成することができる。また、
導電層(10)の製造法としては、予め表面を絶縁被覆
した導電層(10)を作成してこれを支持体部(48)
の基体となるセラミック製の突起の上に張り付ける方法
、あるいはパッケージ本体〈47)に一体に形成された
セラミック製の突起の上に蒸着法により導電層〈10)
を形成した後、導電層(10〉の上に絶縁層を被覆形成
する方法等がある。
グステン等各種導体から形成することができる。また、
導電層(10)の製造法としては、予め表面を絶縁被覆
した導電層(10)を作成してこれを支持体部(48)
の基体となるセラミック製の突起の上に張り付ける方法
、あるいはパッケージ本体〈47)に一体に形成された
セラミック製の突起の上に蒸着法により導電層〈10)
を形成した後、導電層(10〉の上に絶縁層を被覆形成
する方法等がある。
尚、導電層(10)をパッケージ本体(4))内を介し
てグラウンド接続用外部電1 (6)あるいは電源接続
用外部電極(6)に電気的に接続すれば、より効果的に
各金属ワイヤ(42)間の浮遊電気容量を低減すること
が可能となる。
てグラウンド接続用外部電1 (6)あるいは電源接続
用外部電極(6)に電気的に接続すれば、より効果的に
各金属ワイヤ(42)間の浮遊電気容量を低減すること
が可能となる。
この発明の第5実施例を第7図に示す―この実施例は樹
脂モールドされた半導体装置に導電層を有する支持体部
を形成した例である。半導体チップ(1)がダイパッド
(11)上に搭載されており、ダイパッド(11)の周
辺部に複数のリード(12)が配列されている。各リー
ド(12)はダイパッド(11)に近接した一端部がイ
ンナーリード(12a)を形成し。
脂モールドされた半導体装置に導電層を有する支持体部
を形成した例である。半導体チップ(1)がダイパッド
(11)上に搭載されており、ダイパッド(11)の周
辺部に複数のリード(12)が配列されている。各リー
ド(12)はダイパッド(11)に近接した一端部がイ
ンナーリード(12a)を形成し。
ダイパッド(11)から離れた他端部がアウターリード
(t2b)を形成している。各リード(12)のインナ
ーリード(12a)先端部には支持体部(58)が形成
され、この支持体部(58)内に導電JIW (20)
が形成されている。半導体チップ(1)の電極(2)と
これに対応するリード(12)のインナーリード(12
m)とがそれぞれ金属ワイヤ(44)により接続され、
この金属ワイヤ(44)の中間部が支持体部(58)に
支持されている。そして、半導体チップ(1)、ダイパ
ッド(11)、リード(12)のインナーリード(12
a)、支持体部(58)及び金属ワイヤ(44)が樹脂
からなるパッケージ本体(57)により封止されている
。
(t2b)を形成している。各リード(12)のインナ
ーリード(12a)先端部には支持体部(58)が形成
され、この支持体部(58)内に導電JIW (20)
が形成されている。半導体チップ(1)の電極(2)と
これに対応するリード(12)のインナーリード(12
m)とがそれぞれ金属ワイヤ(44)により接続され、
この金属ワイヤ(44)の中間部が支持体部(58)に
支持されている。そして、半導体チップ(1)、ダイパ
ッド(11)、リード(12)のインナーリード(12
a)、支持体部(58)及び金属ワイヤ(44)が樹脂
からなるパッケージ本体(57)により封止されている
。
この半導体装置においては、金属ワイヤ(44)が支持
体部(58)により支持されているので、例えば金型内
に樹脂を注入してモールドする際に樹脂の注入圧により
金属ワイヤ(44)が隣接する金属ワイヤ(44)やリ
ード(12)に接触することが防止される。
体部(58)により支持されているので、例えば金型内
に樹脂を注入してモールドする際に樹脂の注入圧により
金属ワイヤ(44)が隣接する金属ワイヤ(44)やリ
ード(12)に接触することが防止される。
このなめ、隣接するり−ド(12)間を狭めることがで
き、多ビンで且つ信頼性の寓い半導体装置を得ることが
可能となる。また、支持体部(58)には導電層(20
)が形成されているので、各金属ワイヤ(44)間の浮
遊電気容量が低減され、電気的雑音の発生が防止される
。
き、多ビンで且つ信頼性の寓い半導体装置を得ることが
可能となる。また、支持体部(58)には導電層(20
)が形成されているので、各金属ワイヤ(44)間の浮
遊電気容量が低減され、電気的雑音の発生が防止される
。
尚、支持体部(58)をリード(12)上に設ける代わ
りに1、第8図に示すように、ダイパッド(11)上で
且つ半導体チップ(1)の周辺部に沿って、導電層(3
0)を有する支持体部(68)を形成しても同様の効果
が得られる。
りに1、第8図に示すように、ダイパッド(11)上で
且つ半導体チップ(1)の周辺部に沿って、導電層(3
0)を有する支持体部(68)を形成しても同様の効果
が得られる。
以上説明したように、請求項1に記載された半導体装置
は、複数の電極が形成された半導体チップと、この半導
体チップを収容するパッケージ本体と、パッケージ本体
に設けられると共に半導体チップの周辺部に多重に配列
された複数の内部電極列と、パッケージ本体に設けられ
ると共にそれぞれ対応する内部電極に電気的に接続され
た複数の外#電極と、それぞれ互いに対応する半導体チ
ツブの電極と内部電極とを接続する複数の金属ワイヤと
、パッケージ本体上で且つ内側の内部電極列と外側の内
部電極列との間に設けられると共に外側の内部電極列の
各内部電極と半導体チップの電極とを接続する各金属ワ
イヤを支持するための突起状の支持体とを備えているの
で、電極数の多い半導体チップを搭載しながらも金属ワ
イヤの短絡事故や故障が防止され、信頼性の向上を図る
ことができる。
は、複数の電極が形成された半導体チップと、この半導
体チップを収容するパッケージ本体と、パッケージ本体
に設けられると共に半導体チップの周辺部に多重に配列
された複数の内部電極列と、パッケージ本体に設けられ
ると共にそれぞれ対応する内部電極に電気的に接続され
た複数の外#電極と、それぞれ互いに対応する半導体チ
ツブの電極と内部電極とを接続する複数の金属ワイヤと
、パッケージ本体上で且つ内側の内部電極列と外側の内
部電極列との間に設けられると共に外側の内部電極列の
各内部電極と半導体チップの電極とを接続する各金属ワ
イヤを支持するための突起状の支持体とを備えているの
で、電極数の多い半導体チップを搭載しながらも金属ワ
イヤの短絡事故や故障が防止され、信頼性の向上を図る
ことができる。
請求項2に記載された半導体装置では、支持体で支持さ
れる各金属ワイヤが接着手段により固定されるため、振
動等による金属ワイヤの移動が防止される。従って、さ
らに半導体装置の信頼性の向上がなされると共に多ピン
化が可能となる。
れる各金属ワイヤが接着手段により固定されるため、振
動等による金属ワイヤの移動が防止される。従って、さ
らに半導体装置の信頼性の向上がなされると共に多ピン
化が可能となる。
また、請求項3に記載された半導体装置では、支持体に
導電層が形成されているので、支持体により支持される
各金属ワイヤ間の浮遊電気容量が低減され、このため電
気的雑音の発生を防止することができる。
導電層が形成されているので、支持体により支持される
各金属ワイヤ間の浮遊電気容量が低減され、このため電
気的雑音の発生を防止することができる。
さらに、請求項4に記載された半導体装置は、複数の電
極が形成された半導体チップと、この半導体チップを搭
載するダイパッドと、半導体チップの周辺部に配置され
た複数のリードと、それぞれ互いに対応する半導体チッ
プの電極とリードの一端部とを接続する複数の金属ワイ
ヤと、これら金属ワイヤの中間部を支持すると共に各金
属ワイヤ間の浮遊電気容量を小さくするための導電層を
有する支持体と、リードの他端部が露出するように半導
体チップ、ダイパッド、リードの一端部、金属ワイヤ及
び支持体を封止するパッケージ本体とを備えているので
、電極数の多い半導体チップを搭載しても、金属ワイヤ
の短絡事故や故障が防止されると共に各金属ワイヤ間の
浮遊電気容量が低減され電気的雑音の発生が防止される
。
極が形成された半導体チップと、この半導体チップを搭
載するダイパッドと、半導体チップの周辺部に配置され
た複数のリードと、それぞれ互いに対応する半導体チッ
プの電極とリードの一端部とを接続する複数の金属ワイ
ヤと、これら金属ワイヤの中間部を支持すると共に各金
属ワイヤ間の浮遊電気容量を小さくするための導電層を
有する支持体と、リードの他端部が露出するように半導
体チップ、ダイパッド、リードの一端部、金属ワイヤ及
び支持体を封止するパッケージ本体とを備えているので
、電極数の多い半導体チップを搭載しても、金属ワイヤ
の短絡事故や故障が防止されると共に各金属ワイヤ間の
浮遊電気容量が低減され電気的雑音の発生が防止される
。
第1図は本発明の第1実施例に係る半導体装置を示す断
面図、第2図は支持体部の高さと金属ワイヤの弛みとの
関係を示す断面図、第3図は第2実施例を示す斜視図、
第4図は第3図の■−■線断面図、第5図は第3実施例
を示す断面図、第6図は第4実施例を示す断面図、第7
図は第5実施例を示す断面図、第8図は第5実施例の変
形例を示す断面図、第9図は従来の半導体装置を示す斜
視図、第10図は第9図の1−1線断面図、第11図及
び第12図はそれぞれ従来技術の問題点を示す断面図及
び平面図である。 図において、(1)は半導体チップ、(2)は電極、(
6)は外部電極、<7L(17)、(27)、(37)
、(47)及び(57)はパッケージ本体、(8) 、
(1g) 、(2B> 、(3B)、(48) 、(5
8)及び(68)は支持体部、(9)は接着剤、(10
)、(20)及び(30)は導電層、(41)、(42
)、(43)及び(44)は金属ワイヤ、(51)は第
1の内部@、81!、(52)は第2の内部電極、(5
3)は第3の内部電極である。 なお、各図中同一符号は同一または相当部分を示す。 昂1図 昂4記 昂6図 昂7図 肩8図 昂9図 市10図
面図、第2図は支持体部の高さと金属ワイヤの弛みとの
関係を示す断面図、第3図は第2実施例を示す斜視図、
第4図は第3図の■−■線断面図、第5図は第3実施例
を示す断面図、第6図は第4実施例を示す断面図、第7
図は第5実施例を示す断面図、第8図は第5実施例の変
形例を示す断面図、第9図は従来の半導体装置を示す斜
視図、第10図は第9図の1−1線断面図、第11図及
び第12図はそれぞれ従来技術の問題点を示す断面図及
び平面図である。 図において、(1)は半導体チップ、(2)は電極、(
6)は外部電極、<7L(17)、(27)、(37)
、(47)及び(57)はパッケージ本体、(8) 、
(1g) 、(2B> 、(3B)、(48) 、(5
8)及び(68)は支持体部、(9)は接着剤、(10
)、(20)及び(30)は導電層、(41)、(42
)、(43)及び(44)は金属ワイヤ、(51)は第
1の内部@、81!、(52)は第2の内部電極、(5
3)は第3の内部電極である。 なお、各図中同一符号は同一または相当部分を示す。 昂1図 昂4記 昂6図 昂7図 肩8図 昂9図 市10図
Claims (1)
- 【特許請求の範囲】 1、複数の電極が形成された半導体チップと、前記半導
体チップを収容するパッケージ本体と、前記パッケージ
本体に設けられると共に前記半導体チップの周辺部に多
重に配列された複数の内部電極列と、 前記パッケージ本体に設けられると共にそれぞれ対応す
る前記内部電極に電気的に接続された複数の外部電極と
、 それぞれ互いに対応する前記半導体チップの電極と前記
内部電極とを接続する複数の金属ワイヤと、 前記パッケージ本体上で且つ内側の内部電極列と外側の
内部電極列との間に設けられると共に外側の内部電極列
の各内部電極と前記半導体チップの電極とを接続する各
金属ワイヤを支持するための突起状の支持体と を備えた半導体装置。 2、前記支持体は、この支持体により支持される各金属
ワイヤを固定するための接着手段を有する請求項1記載
の半導体装置。 3、前記支持体は、この支持体により支持される各金属
ワイヤ間の浮遊電気容量を小さくするための導電層を有
する請求項1記載の半導体装置。 4、複数の電極が形成された半導体チップと、前記半導
体チップを搭載するダイパッドと、前記半導体チップの
周辺部に配置された複数のリードと、 それぞれ互いに対応する前記半導体チップの電極と前記
リードの一端部とを接続する複数の金属ワイヤと、 前記金属ワイヤの中間部を支持すると共に各金属ワイヤ
間の浮遊電気容量を小さくするための導電層を有する支
持体と、 前記リードの他端部が露出するように前記半導体チップ
、前記ダイパッド、前記リードの一端部、前記金属ワイ
ヤ及び前記支持体を封止するパッケージ本体と を備えた半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1122783A JP2598129B2 (ja) | 1989-05-18 | 1989-05-18 | 半導体装置 |
US07/405,313 US5091772A (en) | 1989-05-18 | 1989-09-11 | Semiconductor device and package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1122783A JP2598129B2 (ja) | 1989-05-18 | 1989-05-18 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02303037A true JPH02303037A (ja) | 1990-12-17 |
JP2598129B2 JP2598129B2 (ja) | 1997-04-09 |
Family
ID=14844501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1122783A Expired - Lifetime JP2598129B2 (ja) | 1989-05-18 | 1989-05-18 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5091772A (ja) |
JP (1) | JP2598129B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5818114A (en) * | 1995-05-26 | 1998-10-06 | Hewlett-Packard Company | Radially staggered bond pad arrangements for integrated circuit pad circuitry |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5917707A (en) * | 1993-11-16 | 1999-06-29 | Formfactor, Inc. | Flexible contact structure with an electrically conductive shell |
US5476211A (en) | 1993-11-16 | 1995-12-19 | Form Factor, Inc. | Method of manufacturing electrical contacts, using a sacrificial member |
EP0460554A1 (en) * | 1990-05-30 | 1991-12-11 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device |
US5296744A (en) * | 1991-07-12 | 1994-03-22 | Vlsi Technology, Inc. | Lead frame assembly and method for wiring same |
JPH06244231A (ja) * | 1993-02-01 | 1994-09-02 | Motorola Inc | 気密半導体デバイスおよびその製造方法 |
US7200930B2 (en) * | 1994-11-15 | 2007-04-10 | Formfactor, Inc. | Probe for semiconductor devices |
US7084656B1 (en) | 1993-11-16 | 2006-08-01 | Formfactor, Inc. | Probe for semiconductor devices |
US6339191B1 (en) * | 1994-03-11 | 2002-01-15 | Silicon Bandwidth Inc. | Prefabricated semiconductor chip carrier |
US5824950A (en) * | 1994-03-11 | 1998-10-20 | The Panda Project | Low profile semiconductor die carrier |
US5821457A (en) * | 1994-03-11 | 1998-10-13 | The Panda Project | Semiconductor die carrier having a dielectric epoxy between adjacent leads |
US5468999A (en) * | 1994-05-26 | 1995-11-21 | Motorola, Inc. | Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding |
JP3471111B2 (ja) * | 1995-03-20 | 2003-11-25 | 三菱電機株式会社 | 半導体装置 |
WO1997019470A1 (en) * | 1995-11-20 | 1997-05-29 | Olin Corporation | Ground ring for metal electronic package |
JP2842355B2 (ja) * | 1996-02-01 | 1999-01-06 | 日本電気株式会社 | パッケージ |
US5814892A (en) * | 1996-06-07 | 1998-09-29 | Lsi Logic Corporation | Semiconductor die with staggered bond pads |
US5895977A (en) | 1996-08-08 | 1999-04-20 | Intel Corporation | Bond pad functional layout on die to improve package manufacturability and assembly |
US6090237A (en) * | 1996-12-03 | 2000-07-18 | Reynolds; Carl V. | Apparatus for restraining adhesive overflow in a multilayer substrate assembly during lamination |
US6078102A (en) * | 1998-03-03 | 2000-06-20 | Silicon Bandwidth, Inc. | Semiconductor die package for mounting in horizontal and upright configurations |
US6141869A (en) * | 1998-10-26 | 2000-11-07 | Silicon Bandwidth, Inc. | Apparatus for and method of manufacturing a semiconductor die carrier |
JP4511278B2 (ja) * | 2004-08-11 | 2010-07-28 | 三洋電機株式会社 | セラミックパッケージ |
US8288876B2 (en) | 2010-05-14 | 2012-10-16 | Continental Automotive Systems, Inc. | Bonding wire profile for minimizing vibration fatigue failure |
US8648456B1 (en) * | 2012-07-18 | 2014-02-11 | Infineon Technologies Ag | Embedded integrated circuit package and method for manufacturing an embedded integrated circuit package |
WO2014185088A1 (ja) * | 2013-05-17 | 2014-11-20 | 富士通株式会社 | 半導体装置とその製造方法、及び電子機器 |
CN103763857B (zh) * | 2013-12-31 | 2017-01-25 | 三星半导体(中国)研究开发有限公司 | 板上芯片印刷电路板 |
CN103762200B (zh) * | 2013-12-31 | 2016-09-07 | 三星半导体(中国)研究开发有限公司 | 芯片封装件及其封装方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57136339A (en) * | 1981-02-18 | 1982-08-23 | Toshiba Corp | Resin sealing type semiconductor device |
JPS61127140A (ja) * | 1984-11-24 | 1986-06-14 | Rohm Co Ltd | 半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57190330A (en) * | 1981-05-20 | 1982-11-22 | Nec Corp | Semiconductor device |
JPS5810850A (ja) * | 1981-07-10 | 1983-01-21 | Nec Corp | 半導体装置 |
JPS59188954A (ja) * | 1983-04-12 | 1984-10-26 | Nec Corp | 半導体装置 |
JPS62119933A (ja) * | 1985-11-19 | 1987-06-01 | Nec Ic Microcomput Syst Ltd | 集積回路装置 |
-
1989
- 1989-05-18 JP JP1122783A patent/JP2598129B2/ja not_active Expired - Lifetime
- 1989-09-11 US US07/405,313 patent/US5091772A/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57136339A (en) * | 1981-02-18 | 1982-08-23 | Toshiba Corp | Resin sealing type semiconductor device |
JPS61127140A (ja) * | 1984-11-24 | 1986-06-14 | Rohm Co Ltd | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5818114A (en) * | 1995-05-26 | 1998-10-06 | Hewlett-Packard Company | Radially staggered bond pad arrangements for integrated circuit pad circuitry |
Also Published As
Publication number | Publication date |
---|---|
JP2598129B2 (ja) | 1997-04-09 |
US5091772A (en) | 1992-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02303037A (ja) | 半導体装置 | |
US6770964B2 (en) | Semiconductor device including intermediate wiring element | |
KR100328143B1 (ko) | 계층화된 도전 평면을 갖는 리드 프레임 | |
JP3480950B2 (ja) | 半導体装置と半導体装置用フイルムキャリア | |
KR900017153A (ko) | 반도체 장치 및 그 제조방법 | |
JPH11135663A (ja) | モールドbga型半導体装置及びその製造方法 | |
JPH07283341A (ja) | 表面取り付け型周辺リード及びボール・グリッド・アレー・パッケージ | |
JPH08316405A (ja) | Loc半導体パッケージ及び半導体装置のパッケージング方法 | |
KR100287243B1 (ko) | Loc구조를갖는반도체장치및그제조방법 | |
KR20010006889A (ko) | 반도체 장치 및 그 제조 방법 | |
JPH05198701A (ja) | 半導体装置用パッケージ | |
JP2691799B2 (ja) | リードフレームに接合された介在ダイ取付基板を有する集積回路パッケージ設計 | |
JPH0645504A (ja) | 半導体装置 | |
JPH11121477A (ja) | 半導体装置およびその製造方法 | |
US6310389B1 (en) | Semiconductor package | |
US7492038B2 (en) | Semiconductor device | |
JP3495566B2 (ja) | 半導体装置 | |
JP2763234B2 (ja) | 半導体装置 | |
JPH07335818A (ja) | 半導体装置 | |
JP2587722Y2 (ja) | 半導体装置 | |
JPH08316361A (ja) | 半導体装置 | |
JP3041849B2 (ja) | 半導体装置及びその製造方法 | |
JPH05291476A (ja) | 半導体装置 | |
JPH1126666A (ja) | 半導体装置 | |
JPH01215049A (ja) | 半導体装置 |