JPH0714827A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0714827A
JPH0714827A JP14875593A JP14875593A JPH0714827A JP H0714827 A JPH0714827 A JP H0714827A JP 14875593 A JP14875593 A JP 14875593A JP 14875593 A JP14875593 A JP 14875593A JP H0714827 A JPH0714827 A JP H0714827A
Authority
JP
Japan
Prior art keywords
boron
wafer
heat treatment
semiconductor wafer
nitrogen gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14875593A
Other languages
English (en)
Inventor
Noboru Tatefuru
昇 立古
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP14875593A priority Critical patent/JPH0714827A/ja
Publication of JPH0714827A publication Critical patent/JPH0714827A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】 結晶欠陥の発生を防止する。また、製造工程
の一部を省略する。 【構成】 半導体ウエーハにボロン不純物層を形成し、
該ボロン不純層の上に熱酸化膜を形成する半導体装置の
製造方法において、前記ボロン不純層を形成した半導体
ウエーハを窒素ガス雰囲気中で熱処理を行った後、酸化
雰囲気中で酸化処理を行って半導体ウエーハの表面に酸
化膜を形成する。また、前記窒素ガス雰囲気中での熱処
理と酸化雰囲気中での熱処理を同一処理炉で連続して行
う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、シリコン(Si)ウエーハ表面に半導体
領域及び熱酸化膜の形成方法に適用して有効な技術に関
する。
【0002】
【従来の技術】従来、シリコンウエーハにボロンを拡散
してボロン拡散領域を形成し、その表面に熱酸化を形成
するタイプの半導体ウエーハの製造方法は、図4に示す
工程により行われていた。この従来技術を図4に示す各
作業工程と図5乃至図9に示す各工程におけるシリコン
ウエーハの断面図及び図10に示す熱処理のシーケンス
を対比しながら説明する。
【0003】図4において、ボロンデポジション工程1
0を行うと、図5に示すように、シリコンウエーハ1内
には、ボロンデポジション層2が形成され、その上にボ
ロンシリサイド層3が形成され、さらに、その上ボロン
ガラス層4が形成される。
【0004】ボロンガラス層4の除去工程11をふつ酸
(HF)系のエッチにより行うと、図6に示すように、
ボロンガラス層4は除去されるが、ふつ酸(HF)系の
溶液には不溶のボロンシリサイド層3は残ったままであ
る。
【0005】次に、これを8800℃の酸化雰囲気中で
熱処理するライト酸化膜5の中に取り込む。さらに、ふ
つ酸(HF)系の溶液によるライト酸化膜除去工程13
を行うと、図8に示すように、ライト酸化膜5が除去さ
れる。
【0006】このようなシリコンウエーハ1に対し、酸
化拡散工程14、すなわち図10に示す熱処理シーケン
スを行う。すなわち、図8に示すシリコンウエーハ1を
ウエット酸化雰囲気中で800℃から1000℃まで、
毎分5℃の割分で約40分かけて温度を上げる。100
0℃で180分経過後、毎分3℃の割分で約67分かけ
て800℃まで温度を下げる。
【0007】この酸化拡散工程14により、図9に示す
ように、ボロンデポジション層2が引き伸され(拡散さ
れ)、ボロン拡散層6を形成するとともにシリコンウエ
ーハ1の表面に熱酸化膜7が形成される。
【0008】
【発明が解決しようとする課題】しかしながら、本発明
者は、前記従来技術を検討した結果、以下のような問題
点を見い出した。
【0009】前記従来技術では、ボロンシリサイド層3
は、ボロンデポジション処理により、重金属類等の汚染
物質をゲッタ効果により寄せ集るた層となっている。そ
のため、ライト酸化工程12において、熱処理によるそ
の拡散効果により、この汚染物質の一部がシリコンウエ
ーハ1内に放出されて拡散し、その後の酸化処理によっ
て結晶欠陥が誘起され易いという問題があった。この結
晶欠陥があると、リーク電流不良等半導体製品としての
特性不良の原因となる。
【0010】本発明の目的は、結晶欠陥の発生を防止す
ることが可能な技術を提供することにある。
【0011】本発明の他の目的は、製造工程の一部を省
略することが可能な技術を提供することになる。
【0012】本発明の前記ならびにその他の目的及び新
規な特徴は、本明細書の記述及び添付図面によって明ら
かになるであろう。
【0013】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を説明すれば以下の通
りである。
【0014】(1)半導体ウエーハにボロン不純物層を
形成し、該ボロン不純層の上に熱酸化膜を形成する半導
体装置の製造方法において、前記ボロン不純層を形成し
た半導体ウエーハを窒素ガス雰囲気中で熱処理を行った
後、酸化雰囲気中で酸化処理を行って半導体ウエーハの
表面に酸化膜を形成する。
【0015】(2)前記窒素ガス雰囲気中での熱処理と
酸化雰囲気中での熱処理を同一処理炉で連続して行う。
【0016】
【作用】前述の手段によれば、ボロン不純層を形成した
半導体ウエーハを窒素ガス雰囲気中で熱処理を行うこと
により、ボロンシリサイド層からの汚染物により誘起さ
れる微細な結晶欠陥がウエーハの外に拡散(アニールア
ウト)されるので、熱酸化処理において誘起される結晶
欠陥の発生を抑制することができる。
【0017】また、窒素ガス雰囲気中での熱処理と酸化
雰囲気中での熱処理を同一処理炉で連続して行うので、
製造工程の一部を省略することができる。
【0018】
【実施例】以下、図面を参照して、本発明の実施例を詳
細に説明する。
【0019】図1は、本発明の半導体装置の製造方法の
一実施例における半導体ウエーハの表面酸化膜形成工程
を説明するためのフローチャートである。
【0020】図1において、ボロンデポジション工程1
0及びボロンガラス層除去工程11は、従来技術と同じ
であるので、ここでは、その説明は省略する。
【0021】ボロンデポジション工程10及びボロンガ
ラス層除去工程11により、図6に示すボロンガラス層
を除去したシリコンウエーハが得られる。
【0022】次に、ボロンガラス層を除去したシリコン
ウエーハに対し、窒素アニール酸化(拡散)工程15を
行う。この工程15についての詳細を図2(窒素アニー
ル酸化・拡散処理シーケンス)を用いて説明する。
【0023】図2において、ボロンガス層を除去したシ
リコンウエーハを窒素(N2)雰囲気の炉に入れ、80
0℃から1000℃まで毎分5℃の割合で40分かけ温
度を上げる。1000℃になると、その温度を保持した
状態で60分経過後、炉内の温度を1000℃に保持し
たままで窒素(N2)雰囲気からウエット酸素(O2)雰
囲気にして180分間保持する。その後毎分3℃の割合
で67分かけて800℃まで温度を下げる。
【0024】また、前記窒素アニール酸化(拡散)工程
15は、図3に示すように、窒素アニール処理の温度を
900℃としてもよい。この窒素アニール処理の温度を
900℃にするかあるいは1000℃にするかは、拡散
深さ等のプロセス設計仕様に合せて選択すればよい。
【0025】このように、ボロン不純層を形成したシリ
コンウエーハを窒素ガス雰囲気中で熱処理を行うことに
より、ボロンシリサイド層からの汚染物により誘起され
る微細な結晶欠陥がシリコンウエーハの外に拡散(アニ
ールアウト)されるので、熱酸化処理において誘起され
る結晶欠陥の発生を抑制することができる。
【0026】また、窒素ガス雰囲気中での熱処理と酸化
雰囲気中での熱処理を同一処理炉で連続して行うので、
ボロンシリサイド層を除去するためのライト酸化処理工
程、ライト酸化膜除去工程を省略することができる。
【0027】なお、前記実施例では、窒素アニール処理
を酸化処理より先に行ったが、その逆でも相当の効果を
得ることができる。
【0028】また、前記実施例では、窒素アニール処理
と酸化処理を同一の炉内で連続して行ったが、別の炉内
で行っても相当の効果が得られる。
【0029】以上、本発明を実施例に基づいて具体的に
説明したが、本発明は、前記実施例に限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更し
得ることはいうまでもない。
【0030】
【発明の効果】本願において、開示される発明のうち代
表的なものによって得られる効果を簡単に説明すれば以
下の通りである。
【0031】(1)結晶欠陥の発生を防止することがで
きる。
【0032】(2)製造工程の一部を省略することがで
きる。
【図面の簡単な説明】
【図1】 本発明の半導体装置の製造方法の一実施例に
おける半導体ウエーハの表面酸化膜形成工程を説明する
ためのフローチャート、
【図2】 本実施例のシリコンウエーハの熱処理シーケ
ンスを示す図、
【図3】 本実施例のシリコンウエーハの他の熱処理シ
ーケンスを示す図、
【図4】 従来の半導体ウエーハの表面酸化膜形成工程
を説明するためのフローチャート、
【図5】 従来のボロンデポジション工程終了後の半導
体ウエーハの断面図、
【図6】 従来のボロンガラス層除去工程終了後の半導
体ウエーハの断面図、
【図7】 従来のライト酸化工程終了後の半導体ウエー
ハの断面図、
【図8】 従来のライト酸化膜除去工程終了後の半導体
ウエーハの断面図、
【図9】 従来の酸化(拡散)工程終了後の半導体ウエ
ーハの断面図、
【図10】 従来の半導体ウエーハの熱処理シーケンス
を示す図。
【符号の説明】
1…シリコンウエーハ、2…ボロンデポジション層、3
…ボロンシリサイド層、4…ボロンガラス層、5…ライ
ト酸化膜、6…ボロン拡散層、7…熱酸化膜、10…ボ
ロンデポジション工程、11…ボロンガラス層除去工
程、12…ライト酸化工程、13…ライト酸化膜除去工
程、14…酸化(拡散)工程、15…窒素アニール酸化
(拡散)工程。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体ウエーハにボロン不純物層を形成
    し、該ボロン不純層の上に熱酸化膜を形成する半導体装
    置の製造方法において、前記ボロン不純層を形成した半
    導体ウエーハを窒素ガス雰囲気中で熱処理を行った後、
    酸化雰囲気中で酸化処理を行って半導体ウエーハの表面
    に酸化膜を形成することを特徴とする半導体装置の製造
    方法。
  2. 【請求項2】 請求項1に記載の半導体装置の製造方法
    において、前記窒素ガス雰囲気中での熱処理と酸化雰囲
    気中での熱処理を同一処理炉で連続して行うことを特徴
    する半導体装置の製造方法。
JP14875593A 1993-06-21 1993-06-21 半導体装置の製造方法 Pending JPH0714827A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14875593A JPH0714827A (ja) 1993-06-21 1993-06-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14875593A JPH0714827A (ja) 1993-06-21 1993-06-21 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0714827A true JPH0714827A (ja) 1995-01-17

Family

ID=15459915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14875593A Pending JPH0714827A (ja) 1993-06-21 1993-06-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0714827A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001017024A1 (fr) * 1999-08-27 2001-03-08 Shin-Etsu Handotai Co., Ltd. Procede de fabrication d'une tranche du type silicium sur isolant collee et tranche du type silicium sur isolant collee

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001017024A1 (fr) * 1999-08-27 2001-03-08 Shin-Etsu Handotai Co., Ltd. Procede de fabrication d'une tranche du type silicium sur isolant collee et tranche du type silicium sur isolant collee
US6492682B1 (en) 1999-08-27 2002-12-10 Shin-Etsu Handotal Co., Ltd. Method of producing a bonded wafer and the bonded wafer
US6680260B2 (en) 1999-08-27 2004-01-20 Shin-Etsu Handotai Co., Ltd. Method of producing a bonded wafer and the bonded wafer
KR100733111B1 (ko) * 1999-08-27 2007-06-27 신에쯔 한도타이 가부시키가이샤 접합 soi 웨이퍼의 제조방법 및 접합 soi 웨이퍼

Similar Documents

Publication Publication Date Title
KR940006183A (ko) 반도체기판 및 그 처리방법
JPH0997789A (ja) 半導体装置の製造方法
JPH11168106A (ja) 半導体基板の処理方法
KR970003671A (ko) 실리콘 웨이퍼 가공방법
JP2907095B2 (ja) 半導体装置の製造方法
JP4131105B2 (ja) シリコンボートの製造方法
JPS62123098A (ja) シリコン単結晶の製造方法
JPH0714827A (ja) 半導体装置の製造方法
JP3292545B2 (ja) 半導体基板の熱処理方法
JP2004072066A (ja) アニールウェーハの製造方法
JP2006024758A (ja) 半導体装置の製造方法および半導体装置
JPH0555233A (ja) 半導体基板の製造方法
JPH0350186A (ja) イントリンジック・ゲッタリング方法
JP2002033325A (ja) シリコンウェーハの製造方法
JPH06295913A (ja) シリコンウエハの製造方法及びシリコンウエハ
KR100312971B1 (ko) 실리콘 웨이퍼내의 산소 불순물 농도 감소방법
JPH04171827A (ja) 半導体装置の製造方法
KR100545990B1 (ko) 실리콘웨이퍼 내의 금속 불순물 제거 방법
KR100367405B1 (ko) 웨이퍼의 제조 방법
JP2001044206A (ja) シリコンウェーハの熱処理方法
JPH06196459A (ja) 半導体シリコンウェーハの製造方法
JPH0160932B2 (ja)
JPH03266434A (ja) 半導体装置の製造方法
JPH07335656A (ja) ゲッタリング処理方法
JPS6115335A (ja) シリコンウエ−ハのゲツタリング方法