JPH03266434A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03266434A JPH03266434A JP6512790A JP6512790A JPH03266434A JP H03266434 A JPH03266434 A JP H03266434A JP 6512790 A JP6512790 A JP 6512790A JP 6512790 A JP6512790 A JP 6512790A JP H03266434 A JPH03266434 A JP H03266434A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- gate oxide
- polysilicon
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 43
- 229920005591 polysilicon Polymers 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 26
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 abstract description 14
- 238000007254 oxidation reaction Methods 0.000 abstract description 14
- 239000002245 particle Substances 0.000 abstract description 12
- 230000001590 oxidative effect Effects 0.000 abstract description 8
- 238000009751 slip forming Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 30
- 239000007789 gas Substances 0.000 description 26
- 238000010586 diagram Methods 0.000 description 15
- 229910052581 Si3N4 Inorganic materials 0.000 description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910005091 Si3N Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 235000014121 butter Nutrition 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係り、ＭＯＳトランジ
スタ等の製造方法に適用することができ、特に、ゲート
酸化膜とゲート電極形成用のポリシリコン膜間への異物
のパーティクル付着を十分抑えることができる半導体装
置の製造方法に関する。
スタ等の製造方法に適用することができ、特に、ゲート
酸化膜とゲート電極形成用のポリシリコン膜間への異物
のパーティクル付着を十分抑えることができる半導体装
置の製造方法に関する。
近時、熱処理炉内で熱酸化によりＳｉＯ２からなるゲー
ト酸化膜を形成した後、ＣＶＤ装置内でＣＶＤ法により
ポリシリコンからなるゲート電極を形成する半導体装置
の製造方法では、熱処理炉からＣＶＤ装置にウェーハを
移し替える際、ウェーハが空気にさらされるため、ゲー
ト酸化膜とポリシリコン膜間に異物がパーティクル付着
してしまい、ゲート酸化膜の耐圧が劣化してしまうとい
う問題があった。
ト酸化膜を形成した後、ＣＶＤ装置内でＣＶＤ法により
ポリシリコンからなるゲート電極を形成する半導体装置
の製造方法では、熱処理炉からＣＶＤ装置にウェーハを
移し替える際、ウェーハが空気にさらされるため、ゲー
ト酸化膜とポリシリコン膜間に異物がパーティクル付着
してしまい、ゲート酸化膜の耐圧が劣化してしまうとい
う問題があった。
このため、ゲート酸化膜とポリシリコン膜間への異物の
パーティクル付着を抑えてゲート酸化膜の耐圧を向上さ
せることができる半導体装置の製造方法が要求されてい
る。
パーティクル付着を抑えてゲート酸化膜の耐圧を向上さ
せることができる半導体装置の製造方法が要求されてい
る。
第４図（ａ）〜（ｇ）は従来の半導体装置の製造方法を
説明する図である。
説明する図である。
この図において、３１はＳｉ等からなる基板、３２は５
ｉ０２等からなるシリコン酸化膜、３３はＳｉ３Ｎ４か
らなるシリコン窒化膜、３４はシリコン窒化膜３３に形
成された開口部、３５はＳｉＯ□等からなるフィールド
酸化膜、３６は５ｉ０２等からなるゲート酸化膜、３７
はゲート電極形成用のポリシリコン膜、３７ａはポリＳ
ｉ等からなるゲート電極、３８はレジスト膜、３９はソ
ース／ドレイン拡散層、４０はＰＳＧ等からなる眉間絶
縁膜、４１はコンタクトホール、４２はＡ１．等からな
る配線層である。
ｉ０２等からなるシリコン酸化膜、３３はＳｉ３Ｎ４か
らなるシリコン窒化膜、３４はシリコン窒化膜３３に形
成された開口部、３５はＳｉＯ□等からなるフィールド
酸化膜、３６は５ｉ０２等からなるゲート酸化膜、３７
はゲート電極形成用のポリシリコン膜、３７ａはポリＳ
ｉ等からなるゲート電極、３８はレジスト膜、３９はソ
ース／ドレイン拡散層、４０はＰＳＧ等からなる眉間絶
縁膜、４１はコンタクトホール、４２はＡ１．等からな
る配線層である。
次に、その製造方法について説明する。
まず、第４図（ａ）に示すように、例えば熱酸化により
基板３１を酸化して基板３１上に初期酸化膜としてのシ
リコン酸化膜３２を形成した後、例えばＣＶＤ法により
シリコン酸化膜３２上にＳｉ３Ｎ。
基板３１を酸化して基板３１上に初期酸化膜としてのシ
リコン酸化膜３２を形成した後、例えばＣＶＤ法により
シリコン酸化膜３２上にＳｉ３Ｎ。
を堆積してシリコン窒化膜３３を形成する。
次に、第４図（ｂ）に示すように、例えばＲＩＥにより
シリコン窒化膜３３を素子領域のみに残るように選択的
にエツチングしてフィールド酸化膜形成用の開口部３４
を形成する。この時、開口部３４内にシリコン酸化膜３
２が露出される。
シリコン窒化膜３３を素子領域のみに残るように選択的
にエツチングしてフィールド酸化膜形成用の開口部３４
を形成する。この時、開口部３４内にシリコン酸化膜３
２が露出される。
次に、第４図（Ｃ）に示すように、ＬＯＣＯ３によりシ
リコン窒化膜３３をマスクとして、開口部３４を介して
基板３１を選択的に酸化することによりフィールド酸化
膜３５を形成する。
リコン窒化膜３３をマスクとして、開口部３４を介して
基板３１を選択的に酸化することによりフィールド酸化
膜３５を形成する。
次に、第４図（ｄ）に示すように、例えば１５０°Ｃ程
度のリン酸溶液によるウェットエツチングによりシリコ
ン窒化膜３３を除去した後、例えばフン酸溶液によるウ
ェットエツチングによりシリコン酸化膜３２を除去して
基板３１を露出させる。この時、素子領域が形成される
。
度のリン酸溶液によるウェットエツチングによりシリコ
ン窒化膜３３を除去した後、例えばフン酸溶液によるウ
ェットエツチングによりシリコン酸化膜３２を除去して
基板３１を露出させる。この時、素子領域が形成される
。
次に、第４図（ｅ）に示すように、熱処理炉（図示せず
）に第４図（ｄ）に示すシリコン酸化膜３２を除去した
ウェーハをセットし、熱酸化により基板３１を酸化して
基板３１上にゲート酸化膜３６を形成した後、ゲート酸
化膜３６が形成されたウェーハを熱処理炉からＣＶＤ装
置に移し替えてセットし、ＣＶＤ法によりゲート酸化膜
３６を覆うようにゲート電極形成用のポリシリコン膜３
７を形成する。
）に第４図（ｄ）に示すシリコン酸化膜３２を除去した
ウェーハをセットし、熱酸化により基板３１を酸化して
基板３１上にゲート酸化膜３６を形成した後、ゲート酸
化膜３６が形成されたウェーハを熱処理炉からＣＶＤ装
置に移し替えてセットし、ＣＶＤ法によりゲート酸化膜
３６を覆うようにゲート電極形成用のポリシリコン膜３
７を形成する。
次いで、ポリシリコン膜３７上にレジストを塗布してレ
ジスト膜３８を形成した後、露光・現像によりレジスト
膜３８をゲート電極に対応するポリシリコン膜３７上の
領域のみに残るようにパターニングする。
ジスト膜３８を形成した後、露光・現像によりレジスト
膜３８をゲート電極に対応するポリシリコン膜３７上の
領域のみに残るようにパターニングする。
次に、第４図（ｆ）に示すように、例えばＲＩＥにより
レジスト膜３８をマスクとしてポリシリコン膜３７を選
択的にエツチングしてゲート電極３７ａを形成し、レジ
スト膜３８を除去した後、例えばイオン注入によりゲー
ト電極３７ａをマスクとして基板３１に不純物を導入し
、アニール処理することによりソース／ドレイン拡散層
３９を形成する。
レジスト膜３８をマスクとしてポリシリコン膜３７を選
択的にエツチングしてゲート電極３７ａを形成し、レジ
スト膜３８を除去した後、例えばイオン注入によりゲー
ト電極３７ａをマスクとして基板３１に不純物を導入し
、アニール処理することによりソース／ドレイン拡散層
３９を形成する。
そして、全面にＰＳＧからなる眉間絶縁膜４０を形成し
、眉間絶縁膜４０及びゲート酸化膜３６にコンタクトホ
ール４１を形成した後、ソース／ドレイン拡散層３９及
びゲート電極３７ａとコンタクトを取るように配線層４
２を形成することにより、第４図（ｇ）に示すような半
導体装置を得ることができる。
、眉間絶縁膜４０及びゲート酸化膜３６にコンタクトホ
ール４１を形成した後、ソース／ドレイン拡散層３９及
びゲート電極３７ａとコンタクトを取るように配線層４
２を形成することにより、第４図（ｇ）に示すような半
導体装置を得ることができる。
なお、上記した半導体装置の製造方法は熱処理炉に第４
図（ｄ）に示すシリコン酸化膜３２を除去したウェーハ
を入れて熱酸化により基板３１を酸化して基板３１上に
ゲート酸化膜３６を形成し、次いで、ゲート酸化膜３６
が形成されたウェーハを熱処理炉からＣＶＤ装置に移し
替えセットしてＣＶＤ法によりゲート酸化膜３６上にゲ
ート電極形成用のポリシリコン膜３７を形成する場合で
あるが、ゲート酸化膜３６とゲート電極形成用のポリシ
リコン膜を形成するその他の従来技術としては、ＣＶＤ
装置内で基板上にＣＶＤ法によりゲート酸化膜を形成し
、次いで同じＣＶＤ装置を用いてゲート酸化膜上にＣＶ
Ｄ法によりポリシリコン膜を連続して形成する場合があ
る。
図（ｄ）に示すシリコン酸化膜３２を除去したウェーハ
を入れて熱酸化により基板３１を酸化して基板３１上に
ゲート酸化膜３６を形成し、次いで、ゲート酸化膜３６
が形成されたウェーハを熱処理炉からＣＶＤ装置に移し
替えセットしてＣＶＤ法によりゲート酸化膜３６上にゲ
ート電極形成用のポリシリコン膜３７を形成する場合で
あるが、ゲート酸化膜３６とゲート電極形成用のポリシ
リコン膜を形成するその他の従来技術としては、ＣＶＤ
装置内で基板上にＣＶＤ法によりゲート酸化膜を形成し
、次いで同じＣＶＤ装置を用いてゲート酸化膜上にＣＶ
Ｄ法によりポリシリコン膜を連続して形成する場合があ
る。
更には、ゲート酸化膜形成装置とＣＶＤ法によるポリシ
リコン膜成長装置との間をウェーハが空気に触れないよ
うに搬送するいわゆるマルチチャンバー装置を用いて、
ゲート酸化膜とゲート電極形成用のポリシリコン膜を形
成する場合も挙げられる。
リコン膜成長装置との間をウェーハが空気に触れないよ
うに搬送するいわゆるマルチチャンバー装置を用いて、
ゲート酸化膜とゲート電極形成用のポリシリコン膜を形
成する場合も挙げられる。
しかしながら、上記した熱処理炉内で熱酸化によりゲー
ト酸化膜３６を形成した後、ＣＶＤ装置内でＣＶＤ法に
よりポリシリコン膜３７を形成する従来の半導体装置の
製造方法は、熱処理炉からＣＶＤ装置にウェーハを移し
替える際、ウェーハが空気にさらされるため、ゲート酸
化膜３６とポリシリコン膜３７の間に異物がパーティク
ル付着してしまい、ゲート酸化膜３６の耐圧が劣化して
しまうという問題があった。
ト酸化膜３６を形成した後、ＣＶＤ装置内でＣＶＤ法に
よりポリシリコン膜３７を形成する従来の半導体装置の
製造方法は、熱処理炉からＣＶＤ装置にウェーハを移し
替える際、ウェーハが空気にさらされるため、ゲート酸
化膜３６とポリシリコン膜３７の間に異物がパーティク
ル付着してしまい、ゲート酸化膜３６の耐圧が劣化して
しまうという問題があった。
また、上記したＣＶＤ法によりゲート酸化膜およびゲー
ト電極形成用のポリシリコン膜を連続して形成する従来
の半導体装置の製造方法は、上記ウェーハを空気にさら
す場合よりもパーティクル付着の問題を解消するとこと
ができるという利点があるが、ＣＶＤ法によって形成さ
れたＳｉｎ。
ト電極形成用のポリシリコン膜を連続して形成する従来
の半導体装置の製造方法は、上記ウェーハを空気にさら
す場合よりもパーティクル付着の問題を解消するとこと
ができるという利点があるが、ＣＶＤ法によって形成さ
れたＳｉｎ。
からなるゲート酸化膜は膜質が熱酸化膜に比べて悪く安
定性に欠けるという問題があった。これは、膜厚が薄く
なる程顕著になり、特に数＋ｎｍ以下（数百Å以下でも
良い）のゲート酸化膜としては適さない。
定性に欠けるという問題があった。これは、膜厚が薄く
なる程顕著になり、特に数＋ｎｍ以下（数百Å以下でも
良い）のゲート酸化膜としては適さない。
更には、上記したマルチチャンバー装置を用いた従来の
半導体装置の製造方法は、熱酸化によってゲート酸化膜
を形成することができるため上記のＣＶＤ法によってゲ
ート酸化膜を形成する場合よりもゲート酸化膜の膜質を
良好にすることができ、しかも上記のウェーハを大気に
さらす場合よりもパーティクル付着を少なくすることが
できる利点がある。しかしながら、これとてウェーハを
搬送しているためウェーハ搬送時のパーティクル付着を
防止するには十分ではないという問題があった。
半導体装置の製造方法は、熱酸化によってゲート酸化膜
を形成することができるため上記のＣＶＤ法によってゲ
ート酸化膜を形成する場合よりもゲート酸化膜の膜質を
良好にすることができ、しかも上記のウェーハを大気に
さらす場合よりもパーティクル付着を少なくすることが
できる利点がある。しかしながら、これとてウェーハを
搬送しているためウェーハ搬送時のパーティクル付着を
防止するには十分ではないという問題があった。
そこで、本発明は、良質な膜質のゲート酸化膜を形成す
ることができ、かつゲート酸化膜とゲート電極形成用の
ポリシリコン膜間ぺの異物のパーティクル付着を十分抑
えることができ、ゲート酸化膜の耐圧性を向上させるこ
とができ、素子の信頼性を向上させることができる半導
体装置の製造方法を提供することを目的としている。
ることができ、かつゲート酸化膜とゲート電極形成用の
ポリシリコン膜間ぺの異物のパーティクル付着を十分抑
えることができ、ゲート酸化膜の耐圧性を向上させるこ
とができ、素子の信頼性を向上させることができる半導
体装置の製造方法を提供することを目的としている。
本発明による半導体装置の製造方法は上記目的達成のた
め、シリコン基板を熱酸化してシリコン酸化膜を形成し
、次いで、該シリコン酸化膜を形成した装置と同一装置
のチャンバー内で該シリコン酸化膜上に化学気相成長法
によりポリシリコン膜を形成する工程を含むものである
。
め、シリコン基板を熱酸化してシリコン酸化膜を形成し
、次いで、該シリコン酸化膜を形成した装置と同一装置
のチャンバー内で該シリコン酸化膜上に化学気相成長法
によりポリシリコン膜を形成する工程を含むものである
。
本発明においては、前記シリコン酸化膜を除去する前に
前記装置内で、かつ還元ガス雰囲気またはエツチングガ
ス雰囲気中で前記シリコン基板を熱処理することにより
自然酸化膜を除去する場合があってもよく、この場合、
更に膜質が良好なシリコン酸化膜を形成することができ
、更にシリコン酸化膜の耐圧性を向上させることができ
る。
前記装置内で、かつ還元ガス雰囲気またはエツチングガ
ス雰囲気中で前記シリコン基板を熱処理することにより
自然酸化膜を除去する場合があってもよく、この場合、
更に膜質が良好なシリコン酸化膜を形成することができ
、更にシリコン酸化膜の耐圧性を向上させることができ
る。
本発明は第１図（ｇ）、（ｈ）に示すように、シリコン
基板１が熱酸化されてゲート酸化膜７が形成され、次い
で、ゲート酸化膜７を形成した第２図に示す装置と同一
装置のチャンバー１７内でゲ−ト酸化膜７上に化学気相
成長法によりポリシリコン膜８が形成される。
基板１が熱酸化されてゲート酸化膜７が形成され、次い
で、ゲート酸化膜７を形成した第２図に示す装置と同一
装置のチャンバー１７内でゲ−ト酸化膜７上に化学気相
成長法によりポリシリコン膜８が形成される。
このように、ゲート酸化膜７を熱酸化によって形成し、
ゲート酸化膜７及びポリシリコン膜８をウェーハ搬送せ
ずに同一チャンバー１７内で連続で形成するようにした
ため、良質な膜質のゲート酸化膜を形成することができ
るようになり、かつゲート酸化膜とゲート電極形成用の
ポリシリコン膜間への異物のパーティクル付着を十分抑
えることができるようになる。
ゲート酸化膜７及びポリシリコン膜８をウェーハ搬送せ
ずに同一チャンバー１７内で連続で形成するようにした
ため、良質な膜質のゲート酸化膜を形成することができ
るようになり、かつゲート酸化膜とゲート電極形成用の
ポリシリコン膜間への異物のパーティクル付着を十分抑
えることができるようになる。
以下、本発明を図面に基づいて説明する。
第１図及び第２図は本発明に係る半導体装置の製造方法
の一実施例を説明する図であり、第１図は一実施例の製
造方法を説明する図、第２図は一実施例の製造装置を示
す概略図である。
の一実施例を説明する図であり、第１図は一実施例の製
造方法を説明する図、第２図は一実施例の製造装置を示
す概略図である。
これらの図において、１はＳｉ等からなる基板、２はＳ
ｉＯ□等からなるシリコン酸化膜、３はＳｉ３Ｎ、から
なるシリコン窒化膜、４はシリコン窒化膜３に形成され
た開口部、５は５ｉｏｚ等からなるフィールド酸化膜、
６はＳｉＯ□等からなる自然酸化膜、７はＳｉＯ□等か
らなるゲート酸化膜、８はゲート電極形成用のポリシリ
コン膜、８ａはポリＳｉ等からなるゲート電極、９はレ
ジスト膜、１０はソース／ドレイン拡散層、１１はＰＳ
Ｇ等からなる眉間絶縁膜、１２はコンタクトホール、１
３はＡ１等からなる配線層、１４はウェーハ、１５はウ
ェーハ１４を支持するサセプタ、１６はヒーター１７は
石英等からなるチャンバーである。
ｉＯ□等からなるシリコン酸化膜、３はＳｉ３Ｎ、から
なるシリコン窒化膜、４はシリコン窒化膜３に形成され
た開口部、５は５ｉｏｚ等からなるフィールド酸化膜、
６はＳｉＯ□等からなる自然酸化膜、７はＳｉＯ□等か
らなるゲート酸化膜、８はゲート電極形成用のポリシリ
コン膜、８ａはポリＳｉ等からなるゲート電極、９はレ
ジスト膜、１０はソース／ドレイン拡散層、１１はＰＳ
Ｇ等からなる眉間絶縁膜、１２はコンタクトホール、１
３はＡ１等からなる配線層、１４はウェーハ、１５はウ
ェーハ１４を支持するサセプタ、１６はヒーター１７は
石英等からなるチャンバーである。
次に、その製造方法について説明する。
なお、第２図に示す製造装置は、公知のバレル型エピタ
キシャル装置に、還元ガスとしてＮ２ガス、熱酸化用ガ
スとして０２ガス、ポリＳｉ成長用ガスとして５ｉＨａ
ガス、キャリアガスとしてＮｔガスまたはＡｒガスの各
々ガス系が接続されたものであり、主に自然酸化膜６の
還元除去、熱酸化によるゲート酸化膜形成及びＣＶＤ法
によるポリシリコン膜形成を行うものである。
キシャル装置に、還元ガスとしてＮ２ガス、熱酸化用ガ
スとして０２ガス、ポリＳｉ成長用ガスとして５ｉＨａ
ガス、キャリアガスとしてＮｔガスまたはＡｒガスの各
々ガス系が接続されたものであり、主に自然酸化膜６の
還元除去、熱酸化によるゲート酸化膜形成及びＣＶＤ法
によるポリシリコン膜形成を行うものである。
まず、第１図（ａ）に示すように、例えば熱酸化により
基板工を酸化して基板１上に初期酸化膜としてのシリコ
ン酸化膜２を形成した後、例えばＣＶＤ法によりシリコ
ン酸化膜２上にＳｉ３Ｎ４を堆積してシリコン窒化膜３
を形成する。
基板工を酸化して基板１上に初期酸化膜としてのシリコ
ン酸化膜２を形成した後、例えばＣＶＤ法によりシリコ
ン酸化膜２上にＳｉ３Ｎ４を堆積してシリコン窒化膜３
を形成する。
次に、第１図（ｂ）に示すように、例えばＲＩＥにより
シリコン窒化膜３を素子領域のみに残るように選択的に
エツチングしてフィールド酸化膜形成用の開口部４を形
成する。この時、開口部４内にシリコン酸化１１２が露
出される。
シリコン窒化膜３を素子領域のみに残るように選択的に
エツチングしてフィールド酸化膜形成用の開口部４を形
成する。この時、開口部４内にシリコン酸化１１２が露
出される。
次に、第１図（ｃ）に示すように、ＬＯＧＯ３によりシ
リコン窒化膜３をマスクとして、開口部４を介して基板
１を選択的に酸化することによりフィールド酸化膜５を
形成する。
リコン窒化膜３をマスクとして、開口部４を介して基板
１を選択的に酸化することによりフィールド酸化膜５を
形成する。
次に、第１図（ｄ）に示すように、例えば１５０℃程度
のリン酸溶液によるウェットエツチングによりシリコン
窒化膜３を除去した後、例えばフッ酸溶液によるウェッ
トエツチングによりシリコン酸化膜°２を除去して基板
１を露出させる。この時、素子領域が形成される。
のリン酸溶液によるウェットエツチングによりシリコン
窒化膜３を除去した後、例えばフッ酸溶液によるウェッ
トエツチングによりシリコン酸化膜°２を除去して基板
１を露出させる。この時、素子領域が形成される。
次に、シリコン酸化膜２を除去したウェーハをウェット
エツチング装置（図示せず）から第２図に示す製造装置
のチャンバー１７内に移し替える。
エツチング装置（図示せず）から第２図に示す製造装置
のチャンバー１７内に移し替える。
この際、ウェーハは空気にさらされるため、第１図（ｅ
）に示すように、基板１上に４０人程度の自然酸化膜６
が発生する。
）に示すように、基板１上に４０人程度の自然酸化膜６
が発生する。
次に、第１図（ｅ）に示すように、還元ガスとしてＨｚ
ガス雰囲気中で基板１を熱処理することにより基ｌｌ１
Ｉ上に発生した自然酸化膜６を除去する。具体的には、
第２図に示す製造装置のチャンバー１７内のサセプタ１
５にウェーハ１４（第１図（ｅ）に示すウェーハ）をセ
ットし、Ｎ２ガスまたはＡｒガスにてチャンバー１７内
を置換し、更にＮ２またはＮ２＋ＨＣ４（数％）ガスに
てチャンバー１７内を置換した後、ヒーター１６により
１０００〜１１００°Ｃに昇温し、１〜１０分程度プレ
ヒートした状態で自然酸化膜６の還元除去を行う。
ガス雰囲気中で基板１を熱処理することにより基ｌｌ１
Ｉ上に発生した自然酸化膜６を除去する。具体的には、
第２図に示す製造装置のチャンバー１７内のサセプタ１
５にウェーハ１４（第１図（ｅ）に示すウェーハ）をセ
ットし、Ｎ２ガスまたはＡｒガスにてチャンバー１７内
を置換し、更にＮ２またはＮ２＋ＨＣ４（数％）ガスに
てチャンバー１７内を置換した後、ヒーター１６により
１０００〜１１００°Ｃに昇温し、１〜１０分程度プレ
ヒートした状態で自然酸化膜６の還元除去を行う。
なお、Ｈ，＋ＨＣｆ （数％）のエツチングガス雰囲気
のときには、Ｓｉ基板１表面もわずかにエツチングされ
、更に膜質の向上が図れる。
のときには、Ｓｉ基板１表面もわずかにエツチングされ
、更に膜質の向上が図れる。
次に、第１図（ｇ）に示すように、熱酸化により基板１
を酸化して基板１上に膜厚が例えば２００〜５００人の
ゲート酸化膜７を形成する。具体的には、自然酸化膜６
除去後、ウェーハ１４を第２図に示す装置から取り出さ
ないでこの装置を用いて熱酸化を行う。即ち、自然酸化
膜６除去後、Ｎ２ガスまたはＡｒガスにてチャンバー１
７内を置換し、更にＯｚガスにてチャンバー１７内を置
換した後、例えば１０００℃、５〜１０分程度基板ｌを
熱酸化してゲート酸化膜７を形成する。
を酸化して基板１上に膜厚が例えば２００〜５００人の
ゲート酸化膜７を形成する。具体的には、自然酸化膜６
除去後、ウェーハ１４を第２図に示す装置から取り出さ
ないでこの装置を用いて熱酸化を行う。即ち、自然酸化
膜６除去後、Ｎ２ガスまたはＡｒガスにてチャンバー１
７内を置換し、更にＯｚガスにてチャンバー１７内を置
換した後、例えば１０００℃、５〜１０分程度基板ｌを
熱酸化してゲート酸化膜７を形成する。
次に、第１図（ｈ）に示すように、ＣＶＤ法によりゲー
ト酸化膜７上にゲート電極形成用の膜厚が例えば２００
０〜４０００人のポリシリコン膜８を形成する。具体的
には、ゲート酸化膜７形成後ウエーハ１４を第２図に示
す装置から取り出さないでこの装置を用いてＣＶＤを行
う。即ち、ゲート酸化膜７形成後、Ｎ２ガスまたはＡｒ
ガスにてチャンバー１７内を置換し、９００″Ｃ程度に
降温した後、更にＨｚガス（１０〜５０ｆ／分）＋Ｓｉ
Ｈ４ガス（１００〜３００ｃｃ／分）を導入してＣＶＤ
法によりポリシリコン膜８を形成する。なお、この時、
ＰＨ３ガス等を同時に流してポリシリコン膜８にＰ゛を
導入することにより抵抗率の低い膜を形成することがで
きる。次いで、ポリシリコン膜８形成後、Ｎｔガスまた
はＡｒガスにてチャンバー１７内を置換しウェーハ１４
を装置から取り出し次工程に移る。
ト酸化膜７上にゲート電極形成用の膜厚が例えば２００
０〜４０００人のポリシリコン膜８を形成する。具体的
には、ゲート酸化膜７形成後ウエーハ１４を第２図に示
す装置から取り出さないでこの装置を用いてＣＶＤを行
う。即ち、ゲート酸化膜７形成後、Ｎ２ガスまたはＡｒ
ガスにてチャンバー１７内を置換し、９００″Ｃ程度に
降温した後、更にＨｚガス（１０〜５０ｆ／分）＋Ｓｉ
Ｈ４ガス（１００〜３００ｃｃ／分）を導入してＣＶＤ
法によりポリシリコン膜８を形成する。なお、この時、
ＰＨ３ガス等を同時に流してポリシリコン膜８にＰ゛を
導入することにより抵抗率の低い膜を形成することがで
きる。次いで、ポリシリコン膜８形成後、Ｎｔガスまた
はＡｒガスにてチャンバー１７内を置換しウェーハ１４
を装置から取り出し次工程に移る。
次に、第１図（ｉ）に示すように、ポリシリコン膜８上
にレジストを塗布してレジスト膜９を形成した後、露光
・現像によりレジスト膜９をゲート電極に対応するポリ
シリコン膜８上の領域のみに残るようにバターニングす
る。
にレジストを塗布してレジスト膜９を形成した後、露光
・現像によりレジスト膜９をゲート電極に対応するポリ
シリコン膜８上の領域のみに残るようにバターニングす
る。
次に、第１図（ｊ）に示すように、例えばＲＩＥにより
レジスト膜９をマスクとしてポリシリコン膜８を選択的
にエツチングしてゲート電極８ａ形成し、レジスト膜９
を除去した後、例えばイオン注入によりゲート電極８ａ
をマスクとして基板１に不純物を導入し、アニール処理
することによりソース／ドレイン拡散層１０を形成する
。
レジスト膜９をマスクとしてポリシリコン膜８を選択的
にエツチングしてゲート電極８ａ形成し、レジスト膜９
を除去した後、例えばイオン注入によりゲート電極８ａ
をマスクとして基板１に不純物を導入し、アニール処理
することによりソース／ドレイン拡散層１０を形成する
。
そして、全面にＰＳＧからなる眉間絶縁膜１１を形成し
、眉間絶縁膜１１及びゲート酸化膜７にコンタクトホー
ル１２を形成した後、コンタクトホール１２を介してソ
ース／ドレイン拡散層１０及びゲート電極８ａとコンタ
クトを取るように配線層１３を形成することにより、第
１図（ｈ）に示すような半導体装置を得ることができる
。
、眉間絶縁膜１１及びゲート酸化膜７にコンタクトホー
ル１２を形成した後、コンタクトホール１２を介してソ
ース／ドレイン拡散層１０及びゲート電極８ａとコンタ
クトを取るように配線層１３を形成することにより、第
１図（ｈ）に示すような半導体装置を得ることができる
。
すなわち、上記実施例では、熱酸化よるゲート酸化膜７
とＣＶＤ法によるゲート電極形成用のポリシリコン膜８
とを第２図に示す同一装置のチャンバー１７内で連続で
形成するようにしたため、ゲート酸化膜７上にポリシコ
ン膜８を形成する際、ウェーハを空気にさらさないで、
かつウェーハを移し替える移動をなくすことができる。
とＣＶＤ法によるゲート電極形成用のポリシリコン膜８
とを第２図に示す同一装置のチャンバー１７内で連続で
形成するようにしたため、ゲート酸化膜７上にポリシコ
ン膜８を形成する際、ウェーハを空気にさらさないで、
かつウェーハを移し替える移動をなくすことができる。
このため、ゲート酸化膜７とポリシリコン膜８間への異
物のパーティクル付着を十分抑えることができる。また
、ゲート酸化膜７をＣＶＤ法ではなく熱酸化によって形
成することができるため、膜質を良好にすることができ
る。そして、上記実施例では、第２図に示す装置内でＮ
２ガスによる還元作用により自然酸化膜６を除去してか
ら、そのままウェーハを移動させないで、ゲート酸化膜
７を形成するようにしたため、良好な膜質のゲート酸化
膜７を好ましく形成することができる。したがって、ゲ
ート酸化膜７の耐圧性を向上させことができ、素子の信
頼性を向上させることができる。
物のパーティクル付着を十分抑えることができる。また
、ゲート酸化膜７をＣＶＤ法ではなく熱酸化によって形
成することができるため、膜質を良好にすることができ
る。そして、上記実施例では、第２図に示す装置内でＮ
２ガスによる還元作用により自然酸化膜６を除去してか
ら、そのままウェーハを移動させないで、ゲート酸化膜
７を形成するようにしたため、良好な膜質のゲート酸化
膜７を好ましく形成することができる。したがって、ゲ
ート酸化膜７の耐圧性を向上させことができ、素子の信
頼性を向上させることができる。
なお、上記実施例では、自然酸化膜６の除去、ゲート酸
化膜７形成及びポリシリコン膜８の形成を公知のバレル
型エピタキシャル装置を用いて行う場合について説明し
たが、本発明はこれに限定されるものではなく、第３図
に示すような公知の減圧ＣＶＤ装置を用いて行う場合で
あってもよい。
化膜７形成及びポリシリコン膜８の形成を公知のバレル
型エピタキシャル装置を用いて行う場合について説明し
たが、本発明はこれに限定されるものではなく、第３図
に示すような公知の減圧ＣＶＤ装置を用いて行う場合で
あってもよい。
〔発明の効果］
本発明によれば、良質な膜質のゲート酸化膜を形成する
ことができ、かつゲート酸化膜とゲート電極形成用のポ
リシリコン膜間ぺの異物のパーティクル付着を十分抑え
ることができ、ゲート酸化膜の耐圧性を向上させること
ができ、素子の信頼性を向上させることができるという
効果がある。
ことができ、かつゲート酸化膜とゲート電極形成用のポ
リシリコン膜間ぺの異物のパーティクル付着を十分抑え
ることができ、ゲート酸化膜の耐圧性を向上させること
ができ、素子の信頼性を向上させることができるという
効果がある。
第１図及び第２図は本発明に係る半導体装置の製造方法
の一実施例を説明する図であり、第１図は一実施例の製
造方法を説明する図、第２図は一実施例の製造装置を示
す概略図、第３図は他の実施例の製造装置を示す概略図
、第４図は従来例の製造方法を説明する図である。 １・・・・・・シリコン基板、 ６・・・・・・自然酸化膜、 ７・・・・・・ゲート酸化膜、 ８・・・・・・ポリシリコン膜、 １７・・・・・・チャンバー １：シリコン基板 ６：自然酸化膜 一実施例の製造方法を説明する図 第１図 一実施例の製造方法を説明する図 第１図 一実施例の製造方法を説明する図 第１図 ＧＡＳ ↓ 排気 １７：チャンパー 一実施例の製造装置を示す概略図 他の実施例の製造装置を示す概略同 第 図
の一実施例を説明する図であり、第１図は一実施例の製
造方法を説明する図、第２図は一実施例の製造装置を示
す概略図、第３図は他の実施例の製造装置を示す概略図
、第４図は従来例の製造方法を説明する図である。 １・・・・・・シリコン基板、 ６・・・・・・自然酸化膜、 ７・・・・・・ゲート酸化膜、 ８・・・・・・ポリシリコン膜、 １７・・・・・・チャンバー １：シリコン基板 ６：自然酸化膜 一実施例の製造方法を説明する図 第１図 一実施例の製造方法を説明する図 第１図 一実施例の製造方法を説明する図 第１図 ＧＡＳ ↓ 排気 １７：チャンパー 一実施例の製造装置を示す概略図 他の実施例の製造装置を示す概略同 第 図
Claims (2)
- （１）シリコン基板（１）を熱酸化してシリコン酸化膜
（７）を形成し、次いで、該シリコン酸化膜（７）を形
成した装置と同一装置のチャンバー（１７）内で該シリ
コン酸化膜（７）上に化学気相成長法によりポリシリコ
ン膜（８）を形成する工程を含むことを特徴とする半導
体装置の製造方法。 - （２）前記シリコン酸化膜（７）を形成する前に前記装
置の前記チャンバー（１７）内で、かつ還元ガス雰囲気
またはエッチングガス雰囲気中で前記シリコン基板（１
）を熱処理することにより自然酸化膜（６）を除去する
工程を含むことを特徴とする請求項１記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6512790A JPH03266434A (ja) | 1990-03-15 | 1990-03-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6512790A JPH03266434A (ja) | 1990-03-15 | 1990-03-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03266434A true JPH03266434A (ja) | 1991-11-27 |
Family
ID=13277899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6512790A Pending JPH03266434A (ja) | 1990-03-15 | 1990-03-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03266434A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5538917A (en) * | 1993-10-07 | 1996-07-23 | Nec Corporation | Fabrication method of semiconductor integrated circuit device |
| JP2000357659A (ja) * | 1999-06-14 | 2000-12-26 | Nec Corp | 半導体装置の製造方法 |
| US8317921B2 (en) | 1998-01-09 | 2012-11-27 | Asm America, Inc. | In situ growth of oxide and silicon layers |
-
1990
- 1990-03-15 JP JP6512790A patent/JPH03266434A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5538917A (en) * | 1993-10-07 | 1996-07-23 | Nec Corporation | Fabrication method of semiconductor integrated circuit device |
| US8317921B2 (en) | 1998-01-09 | 2012-11-27 | Asm America, Inc. | In situ growth of oxide and silicon layers |
| JP2000357659A (ja) * | 1999-06-14 | 2000-12-26 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002314076A (ja) | 金属ゲートの形成方法 | |
| US5637528A (en) | Semiconductor device manufacturing method including dry oxidation | |
| JPH0629311A (ja) | 半導体装置の製法 | |
| JPH07176627A (ja) | 半導体装置の製造方法 | |
| JP3143670B2 (ja) | 酸化薄膜形成方法 | |
| JPH03266434A (ja) | 半導体装置の製造方法 | |
| JPH10270434A (ja) | 半導体ウエーハの洗浄方法及び酸化膜の形成方法 | |
| JP2000216241A (ja) | 半導体装置の製造方法 | |
| JP3959203B2 (ja) | 半導体装置の製造方法 | |
| JP2001068670A (ja) | 半導体装置の製造方法 | |
| JP2739593B2 (ja) | 半導体装置の製造法 | |
| JPH07245268A (ja) | 薄膜形成方法 | |
| JPH04113621A (ja) | 膜形成方法 | |
| JP2006319137A (ja) | 半導体装置及びその製造方法 | |
| JP3686163B2 (ja) | 半導体集積回路装置の製造方法およびその製造装置 | |
| JP3156680B2 (ja) | 半導体装置の製造方法 | |
| JPH04332130A (ja) | 半導体素子の製造方法 | |
| JP3038898B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| KR100445058B1 (ko) | 반도체장치의게이트산화막형성방법 | |
| JP2002184774A (ja) | シリコン酸化膜の形成方法と半導体ウェーハ、及びｍｏｓデバイス用ウェーハの製造方法とｍｏｓデバイス用ウェーハ | |
| JPH05335337A (ja) | 薄膜トランジスタの製造方法 | |
| TW410380B (en) | Method of forming the gate oxide | |
| JPH02181918A (ja) | 半導体装置の製造方法 | |
| JPH01289271A (ja) | 半導体装置の製造方法 |